CN117008410A - 半导体器件和光掩模的制造方法 - Google Patents

Abstract

本申请提供了半导体器件和光掩模的制造方法。在一种制造光掩模的方法中，获取包括多个图案的原始图案布局，每个图案由不透明区域限定，确定图像对数斜率(ILS)的下界，调整多个图案的尺寸以使得多个图案的曝光剂量减少，同时多个图案的ILS值不会降得低于ILS的下界，对已经过尺寸调整的多个图案执行光学接近校正(OPC)操作以获得掩模数据，以及通过使用掩模数据来制造光掩模。

Description

半导体器件和光掩模的制造方法

技术领域

本公开涉及半导体器件和光掩模的制造方法。

背景技术

在7nm或更小的半导体技术节点，线-空间(line-and-space，L/S)图案化要求光学光刻中的间距分辨率小于约32nm。通常，即使采用极紫外(EUV)光刻，EUV单次曝光技术(SPT)的分辨率限制也有约28nm至约34nm。

发明内容

根据本申请的一方面，提供一种制造光掩模的方法，包括：获取包括多个图案的原始图案布局，多个图案中的每一个由不透明区域限定；确定图像对数斜率(ILS)的下界；调整多个图案的尺寸，以使得多个图案的曝光剂量减少，同时多个图案的ILS值不会降得低于ILS的下界；对已经过尺寸调整的多个图案执行光学接近校正(OPC)操作，以获得掩模数据；以及通过使用掩模数据来制造光掩模。

根据本申请的另一方面，提供一种制造光掩模的方法，包括：获取包括多个图案的原始图案布局，多个图案中的每一个由不透明区域限定；确定图像对数斜率(ILS)的下界；对多个图案执行光学接近校正(OPC)操作以获得掩模数据，使得多个图案的曝光剂量减少，同时多个图案的ILS值不会降得低于ILS的下界；以及通过使用掩模数据来制造光掩模。

根据本申请的又一方面，提供一种制造光掩模的方法，包括：获取包括多个图案的原始图案布局，多个图案中的每一个由不透明区域限定；基于尺寸或形状中的至少一个将多个图案分为多个组；确定多个组中的每一组的图像对数斜率(ILS)的下界；对多个图案执行光学接近校正(OPC)操作以获得掩模数据，使得多个图案的曝光剂量减少，同时多个组的ILS值不会降得低于ILS的下界；以及通过使用掩模数据来制造光掩模。

附图说明

在结合附图阅读时，可以从下面的具体实施方式中最佳地理解本公开的各方面。应注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1示出了光刻操作的各种参数。

图2A示出了图像对数斜率和剂量量之间相对于图案宽度的关系。

图2B示出了EUV光掩模的结构。

图2C示出了目标尺寸和掩模尺寸之间的关系。

图3是根据本公开实施例的半导体器件的顺序制造操作的流程图。

图4示出了根据本公开实施例的顺序图案校正操作的流程图。

图5A示出了根据本公开实施例的制造半导体器件的方法的流程图，并且图5B、图5C、图5D和图5E示出了根据本公开实施例的制造半导体器件的方法的顺序制造操作。

图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I和图6J示出了根据本公开实施例的进行掩模偏置校正的各种图案。

图7A和图7B示出了根据本公开实施例的用于执行掩模尺寸调整方法的装置。

图8示出了根据本公开实施例的掩模尺寸调整的效果的模拟结果。

具体实施方式

应理解，下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体实施例或示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，元素的尺寸不限于所公开的范围或值，而是可以取决于工艺条件和/或器件的预期特性。此外，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。为了简单性和清楚性，各种特征可以任意地以不同的比例绘制。在附图中，为了简化可能省略了一些层/特征。

此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。器件可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。此外，术语“由…制成”可以指“包括…”或“由…组成”。此外，在下面的制造工艺中，在所描述的操作之间可以存在一个或多个额外的操作，而且操作的顺序可以改变。在本公开中，短语“A、B和C中的至少一个”是指A、B、C、A+B、A+C、B+C或A+B+C中的一个，而不是指一个A、一个B和一个C，除非另有解释。

所公开的实施例涉及一种半导体器件，特别是互补金属氧化物半导体场效应晶体管(CMOS FET)，例如，鳍式场效应晶体管(FinFET)，及其制造方法。如本文所公开的实施例通常不仅适用于FinFET，而且还适用于平面FET、双栅极FET、环绕栅极FET、欧米茄栅极(omega-gate)FET或栅极全环绕(gate-all-around，GAA)FET和/或纳米线FET，或任何合适的具有三维沟道结构的器件。在本公开中，将解释一种改进的掩模图案调整方法，以减少光刻操作中的剂量量，这进而提高了光刻操作的吞吐量。

EUV光刻可以形成小于例如约20-40nm的纳米级图案，但需要非常昂贵的EUV光刻设备。因此，提高EUV光刻操作的生产率(吞吐量，例如，每小时处理的半导体晶圆的数量)是降低半导体器件的制造成本的关键问题之一。

存在若干方式来提高EUV光刻操作的生产率。例如，减少EUV曝光光的每次曝光所需的剂量量可以提高EUV光刻操作的吞吐量。例如，可以通过提高EUV光致抗蚀剂的灵敏度来减少EUV曝光的每次曝光所需的剂量量。在一些实施例中，EUV光致抗蚀剂的灵敏度通常可以通过优化EUV光致抗蚀剂本身的成分来提高。还可以在一些实施例中通过优化在对EUV光的曝光之后并且经曝光的EUV光致抗蚀剂的显影之前执行的曝光后烘烤(PEB)温度(例如，提高PEB温度)，以及在其他实施例中通过减小EUV光致抗蚀剂的厚度，来提高EUV光致抗蚀剂的灵敏度(或者可以减少所需的剂量量)。

在其他实施例中，可以通过调整EUV光掩模的掩模偏置量来减少所需的剂量量。例如，当使用正性(positive tone)抗蚀剂工艺时，与原始掩模图案相比，减小由EUV反射掩模的吸收剂图案形成的不透明(黑暗)区域(增大未设置吸收剂图案的反射或明亮区域)可以减少剂量量。明亮区域被黑暗(不透明)区域限定或包围。当使用负性(positive tone)抗蚀剂工艺时，与原始掩模图案相比，增大不透明(黑暗)区域(减小反射或明亮区域)可以减少剂量量。在下面的实施例中，假定采用正性抗蚀剂工艺。

虽然减少剂量量以提高吞吐量是优选的，但同时EUV光刻操作要求所需的图案分辨率(EUV光刻操作可实现的最小图案尺寸)和/或图案质量(例如，较小线边缘粗糙度)。光刻操作的参数包括：分辨率，可定义为(线和空间图案的)图案间距(pitch)的一半，即近轴聚焦深度(DOF)，可定义为/>调制(即对比度，Contrast)，可定义为/>图像对数斜率(ILS)，可定义为/>归一化图像对数斜率(NILS)，定义为/>掩模误差增强因子(MEEF)，可定义为/>以及曝光宽容度(EL)，可定义为/>参见图1。具体地，空间图像(aerial image)的质量(例如，图像对数斜率)决定了通过EUV或DUV光刻形成的抗蚀剂图案的质量。

图2A示出了图像对数斜率(ILS)和图案宽度之间的关系。图2B示出了EUV光掩模的截面图。在一些实施例中，EUV光掩模包括由例如低热膨胀材料(LTEM)制成的衬底、由交替堆叠的Mo和Si层形成的多层反射层、由例如Si形成的中间层、由例如Ru形成的帽盖层、由例如TaBN形成的吸收剂层、以及由例如TaBO形成的抗反射(或覆盖)层，如图2B所示。在一些实施例中，设置由例如TaB形成的背侧导电层。吸收剂层和覆盖层被图案化以暴露帽盖层的一些部分，这些部分对应于反射入射EUV光的明亮区域。吸收层和覆盖层的其余部分对应于不反射EUV光的不透明或黑暗区域。

图2A和图2B中的图案宽度Wd针对被具有宽度Wb的光反射区包围的不透明线图案。如图2A所示，获取所需图案宽度的剂量量随着掩模图案宽度Wd的减少而减少。图2C进一步解释了掩模尺寸调整和所需的剂量减少。当使用原始的(未调整尺寸的)掩模图案时，需要普通剂量来在晶圆上获得目标尺寸(CD：临界尺寸)作为光致抗蚀剂图案。然而，通过减小掩模尺寸(吸收剂尺寸)，在晶圆上获得目标CD所需的剂量可被减少约20％或约30％，如图2C所示。当剂量量减少时，光刻操作的吞吐量增大。

如上所述，当剂量量减少时，光刻操作的吞吐量可以增大。另一方面，当获得所需图案宽度的剂量量减少时，图像对数斜率(ILS)也减小，这意味着空间图像质量下降，进而降低了抗蚀剂图案的质量。例如，当ILS减小时，线边缘(或线宽)粗糙度可能增大。也就是说，剂量量(吞吐量)和ILS处于折衷关系。在本公开中，通过调整掩模偏置量，同时考虑图案的空间图像质量，实现了低剂量EUV光刻。

图3示出了根据本公开实施例的光掩模和半导体器件的顺序制造操作的流程图。可以理解，可以在图3的操作之前、期间和之后提供额外的操作，并且针对该方法的额外实施例，下面描述的一些操作可以被替换或消除。操作/工艺的顺序可以是可互换的。

在图3的S301，获取给定层的原始图案布局。在一些实施例中，给定层是栅极电极层或布线层。在一些实施例中，图案布局以图形数据系统(GDS)格式(例如，GDS-II)制备。

在图3的S302，调整图案布局中的图案的图案尺寸。在一些实施例中，确定图像对数斜率的下界，并且增大明亮图案的尺寸和/或减小黑暗图案的尺寸，使得图案的图像对数斜率不会降得低于下界(下限)。在一些实施例中，增大给定明亮图案的尺寸和/或减小给定黑暗图案的尺寸，直到给定图案的图像对数斜率达到下界。在一些实施例中，图像对数斜率的下界在约80μm^-1至约110μm^-1的范围内，在其他实施例中在约90μm^-1至约100μm^-1的范围内，取决于EUV光刻设备的参数(例如，EUV光刻设备的光学器件的数值孔径(NA))和/或抗蚀剂工艺。在一些实施例中，图像对数斜率的下界被确定为使得经显影的光致抗蚀剂图案(或蚀刻的图案)具有可接受的形状和/或尺寸，这在一些实施例中可以被预先确定。

在一些实施例中，不同的NA值产生图案的不同图像对数斜率范围。例如，对于各种图案，当NA为0.33时，(所计算的空间图像的)图像对数斜率的范围为约80-200μm^-1，而当NA为0.55时，图像对数斜率的范围为约200-400μm^-1。这表示如果设置相同的图像对数斜率的下界(例如，80μm^-1)，则对于较高NA条件可以设置较大掩模偏置量(明亮区域的增大量)。

在一些实施例中，图3的S302处的尺寸调整操作由基于规则的光学接近校正(OPC)操作(例如，基于规则的逻辑操作)执行。

在图3的S303，已在S302处经尺寸修改的图案进一步进行基于模型的OPC操作，以进一步调整图案的尺寸、修改图案的形状和/或向图案添加额外的(辅助)特征。在一些实施例中，确定锚定图案。在一些实施例中，锚定图案是在光刻操作中限定目标剂量的标准图案，并且通常具有由设计规则限定的最小间距和/或尺寸、和/或由特定掩模层限定的特定几何(形状)。在一些实施例中，通过评估图像对数斜率值和剂量量的折衷来获得锚定图案尺寸调整值。在一些实施例中，针对具有不同尺寸的图案获得锚定图案尺寸调整值。然后，基于模型的OPC的一个或多个参数通过使用锚定图案尺寸调整值而被调整。通过使用经调整的参数，掩模图案通过基于模型的OPC操作被修改。在一些实施例中，基于模型的OPC操作被执行为使得图案的图像对数斜率不会降得低于下界(下限)。

在一些实施例中，S302和S303的操作被组合为一个操作。

在一些实施例中，如果在基于模型的OPC操作中不能在不违反图像对数斜率的下界的情况下进行适当修正，则操作返回到S302，并且图像对数斜率的下界被更新(例如，增大)，然后利用更新的图像对数斜率的下界来执行掩模尺寸调整。

图4示出了根据本公开实施例的图3的S303中的基于模型的OPC操作的流程图。可以理解，可以在图4的操作之前、期间和之后提供额外的操作，并且针对该方法的额外实施例，下面描述的一些操作可以被替换或消除。操作/工艺的顺序可以是可互换的。

在图4的S401，确定EUV光刻工艺的一些关键参数。在一些实施例中，关键参数包括光致抗蚀剂属性、蚀刻属性、掩模类型、EUV光刻设备的光学属性等。在一些实施例中，光致抗蚀剂属性包括抗蚀剂厚度、抗蚀剂的灵敏度、抗蚀剂对抗蚀剂显影剂的显影属性、烘烤时间和/或温度、从下层的反射等。在一些实施例中，蚀刻属性包括气体、等离子体功率、蚀刻选择性、工艺温度、工艺压力等。在一些实施例中，经受修改的光掩模包括二元掩模或相移掩模，并且光掩模的属性包括光掩模的反射率、吸收剂的吸收值、薄膜属性等。在一些实施例中，EUV光刻设备的光学属性包括EUV光的波长、EUV光的相干性、EUV光的偏振性、光学器件的数值孔径(NA)等。此外，工艺参数包括聚焦深度(聚焦宽容度)、曝光剂量宽容度等。

在S402，针对所有临界图案，基于在S401中定义的一个或多个定义的关键参数计算所有关键性能指标(KPI)。在一些实施例中，关键性能指标包括图像对数斜率、聚焦深度、剂量宽容度、掩模误差增强因子(MEEF)、线宽度(边缘)粗糙度(LWR或LER)、CD均匀性(CDU)、边缘放置误差(EPE)等。在一些实施例中，图案包括在一个方向上延伸的一维图案以及在两个或更多个方向上延伸的二维图案。在一些实施例中，临界图案包括尺寸等于或小于阈值尺寸的图案，和/或与相邻的(一个或多个)图案的隔开距离(空间)等于或小于阈值隔开距离的图案。在一些实施例中，可以排除特定图案，即使该图案满足临界图案定义。

在图4的S403，确定图像对数斜率的下界。在一些实施例中，针对所有临界图案计算图像对数斜率值，并且图像对数斜率的最小值被确定为图像对数斜率的下界。在其他实施例中，计算图像对数斜率值的标准差(σ)，并且图像对数斜率值的平均值减去n×σ的值被设置为图像对数斜率的下界。在一些实施例中，n为2、3、4、5或6。在一些实施例中，图像对数斜率的下界在约80μm^-1至约110μm^-1的范围内，在其他实施例中，在约90μm^-1至约100μm^-1的范围内。

在图4的S404，基于一个或多个工艺参数和/或关键性能指标确定或调整基于模型的OPC的一个或多个参数。

在图4的S405，考虑图像对数斜率的下界来对掩模图案执行基于模型的OPC。在一些实施例中，基于模型的OPC被执行为使得经校正的图案中的图案的图像对数斜率没有小于图像对数斜率的下界(下限)的。在一些实施例中，基于模型的OPC仅对临界图案执行。在一些实施例中，考虑图像对数斜率的下界的基于模型的OPC仅对临界图案执行。在一些实施例中，在基于模型的OPC操作之后，大多数图案(例如，80％或更多)的图像对数斜率下降，但不会降得低于下界。在一些实施例中，一些图案(例如，1-10％)的图像对数斜率保持不变。在一些实施例中，一些图案(例如，1-10％)的图像对数斜率增大。

在一些实施例中，基于模型的OPC操作之后的图像对数斜率值的平均值小于原始掩模图案的图像对数斜率值的平均值。在一些实施例中，基于模型的OPC操作之后的图像对数斜率值的平均值是原始掩模图案的图像对数斜率值的平均值的约30％至约80％。在一些实施例中，基于模型的OPC操作之后的图像对数斜率值的标准差(σ)小于原始掩模图案的图像对数斜率值的标准差。在一些实施例中，基于模型的OPC操作之后的图像对数斜率值的标准差(σ)是原始掩模图案的图像对数斜率值的标准差的约30％至约80％。

在S304，准备用于电子束写入的掩模数据。然后，在S305，从用于EUV光掩模的掩模坯件制造EUV光掩模。

在一些实施例中，掩模坯件包括设置在覆盖层之上的硬掩模层。在制造EUV光掩模时，在EUV光掩模坯件的硬掩模层之上形成第一光致抗蚀剂层，并且利用掩模数据将光致抗蚀剂层35选择性地暴露于光化辐射(例如，电子束)。经选择性曝光的第一光致抗蚀剂层被显影以形成抗蚀剂图案。接下来，抗蚀剂图案被扩展到硬掩模层中，暴露覆盖层的一些部分。在一些实施例中，使用对覆盖层有选择性的合适的湿法或干法蚀刻剂，通过蚀刻来图案化硬掩模层。然后，硬掩模图案被延伸到覆盖层和吸收剂层中，暴露帽盖层的一些部分，然后硬掩模层被去除。在一些实施例中，在覆盖层之上形成第二光致抗蚀剂层，并且第二光致抗蚀剂层被选择性地暴露于光化辐射，例如，电子束。经选择性曝光的第二光致抗蚀剂层被显影以形成围绕电路图案的黑色边界的图案。黑色边界是通过在电路图案区域周围的区域中去除EUV光掩模上的所有多层而形成的框架形状区域。第二光致抗蚀剂层中的图案被扩展到覆盖层、吸收剂层、帽盖层和Mo/Si多层中，形成黑色边界图案。

在图3的S306，制造的EUV光掩模经受检查操作，并且如果必要，则执行修复操作以去除缺陷或校正有缺陷的图案。在图3的S307和S308，将EUV光掩模用于EUV光刻操作以在半导体衬底之上形成电路图案，并且执行蚀刻操作。

图5A示出了根据本公开实施例的制造半导体器件的方法的流程图，并且图5B、图5C、图5D和图5E示出了根据本公开实施例的S307和S308的操作中的制造半导体器件的方法的顺序制造操作。提供半导体衬底或其他合适的衬底，衬底将被图案化以在其上形成集成电路。在一些实施例中，半导体衬底包括硅。替代地或另外地，半导体衬底包括锗、硅锗或其他合适的半导体材料，例如，III-V族半导体材料。在图5A的S501，在半导体衬底之上形成要被图案化的目标层。在某些实施例中，目标层是半导体衬底。在一些实施例中，目标层包括：导电层，例如，金属层或多晶硅层；电介质层，例如，氧化硅、氮化硅、SiON、SiOC、SiOCN、SiCN、氧化铪或氧化铝；或半导体层，例如，外延形成的半导体层。在一些实施例中，目标层形成在下层结构之上，例如，隔离结构、晶体管或导线。在图5A的S502，在目标层之上形成光致抗蚀剂层，如图5B所示。在随后的光刻曝光工艺期间，光致抗蚀剂层对来自曝光源的辐射敏感。在本实施例中，光致抗蚀剂层对光刻曝光工艺中使用的EUV光敏感。光致抗蚀剂层可以通过旋涂或其他合适的技术而形成在目标层之上。所涂覆的光致抗蚀剂层可以进一步被烘烤以驱除光致抗蚀剂层中的溶剂。在图5A的S503，使用如上所述的EUV反射掩模对光致抗蚀剂层进行图案化，如图5B所示。对光致抗蚀剂层的图案化包括由EUV曝光系统使用EUV掩模执行光刻曝光工艺。在曝光工艺期间，在EUV掩模上限定的集成电路(IC)设计图案被成像到光致抗蚀剂层以在其上形成潜在图案。对光致抗蚀剂层的图案化还包括对经曝光的光致抗蚀剂层进行显影，以形成具有一个或多个开口的图案化光致抗蚀剂层。在其中光致抗蚀剂层是正性光致抗蚀剂层的一个实施例中，光致抗蚀剂层的曝光部分在显影工艺期间被去除。对光致抗蚀剂层的图案化可以进一步包括其他工艺步骤，例如，在不同阶段的各种烘烤步骤。例如，可以在光刻曝光工艺之后并且显影工艺之前实施曝光后烘烤(PEB)工艺。

在图5A的S504，利用经图案化的光致抗蚀剂层作为蚀刻掩模对目标层进行图案化，如图5D所示。在一些实施例中，图案化目标层包括利用经图案化的光致抗蚀剂层作为蚀刻掩模来对目标层施加蚀刻工艺。在经图案化的光致抗蚀剂层的开口内暴露的目标层的部分被蚀刻，而其他部分被保护不被蚀刻。此外，如图5E所示，可以通过湿法剥离或等离子体灰化去除经图案化的光致抗蚀剂层。

在一些实施例中，针对各组图案计算或确定图像对数斜率的下界。在一些实施例中，这些组中的一个或多个组包括在一个方向(例如，X方向)延伸的简单的线图案，如图6A所示。在一些实施例中，此组包括在Y方向延伸的线图案。在一些实施例中，简单的线图案与其他图案隔开一定空间，例如，线图案的宽度的5倍或更多倍。在一些实施例中，这些组中的一个或多个组包括二维图案，如图6B-图6F所示。在一些实施例中，二维图案包括如图6B所示的L形图案、如图6C所示的H形图案、如图6D所示的曲柄形图案、如图6E所示的Π形图案、和/或如图6F所示的交叉形图案。在一些实施例中，这些组中的一个或多个组包括周期性图案(到相邻图案的空间是图案的宽度的4倍或更少倍(或与之相同))，如图6G和图6H所示。在一些实施例中，图6A-图6H中的图案分别具有相同的宽度。在一些实施例中，如图6I和图6J所示，这些组中的一个或多个组包括具有不同宽度的图案。

在一些实施例中，经受OPC的图案基于图案的尺寸和/或形状被分组，并且为每组图案确定图像对数斜率的下界。例如，一些图案的图像对数斜率对于图案宽度可能是高度敏感的(图2A中的较陡斜率)，而其他图案的图像对数斜率对于图案宽度可能不是那么敏感。在这种情况下，与较不敏感的图案相比，为对于图案宽度敏感的图案的图像对数斜率的下界设置相对较高的值。在一些实施例中，至少一个组具有不同的图像对数斜率的下界。

图7A和图7B示出了根据本公开一些实施例的用于针对半导体电路的EUV光掩模执行掩模尺寸调整(基于规则的OPC)和基于模型的OPC的装置。在一些实施例中，该装置是光学模拟器和/或掩模数据准备装置。

图7A是计算机系统(掩模布局系统)的示意图，该系统执行根据如上所述的一个或多个实施例的用于准备光刻掩模数据的过程。上述实施例的过程、方法和/或操作中的全部或一部分可以使用计算机硬件和在其上执行的计算机程序来实现。这些操作包括如上所述的图案尺寸调整。在图7A中，计算机系统1100提供有计算机1101，其包括光盘只读存储器(例如，CD-ROM或DVD-ROM)驱动器1105和磁盘驱动器1106、键盘1102、鼠标1103和显示器1104。

图7B是示出计算机系统1100的内部配置的图。除了光盘驱动器1105和磁盘驱动器1106之外，计算机1101还提供有一个或多个处理器1111(例如，微处理单元(MPU))、只读存储器(ROM)1112(其中存储程序，如启动程序)、随机存取存储器(RAM)1113(连接到MPU1111，并且在其中临时存储应用程序的命令并提供临时存储区域)、硬盘1114(其中存储应用程序、系统程序和数据)、以及连接MPU 1111、ROM 1112等的总线1115。注意，计算机1101可以包括网卡(未示出)，用于提供与LAN的连接。

用于使计算机系统1100执行上述实施例中的调整掩模图案尺寸的过程的程序可以存储在光盘1121或磁盘1122中(它们被插入光盘驱动器1105或磁盘驱动器1106中)并传输到硬盘1114。替代地，程序可以通过网络(未示出)传输到计算机1101并存储在硬盘1114中。在执行时，程序被加载到RAM 1113中。程序可以从光盘1121或磁盘1122加载，或直接从网络加载。程序不一定必须包括例如操作系统(OS)或第三方程序以使计算机1101执行上述实施例中的制造半导体器件的光刻掩模的过程。程序可以包括命令部分，以便以受控模式调用适当的功能(模块)并获得所需的结果。

图8示出了掩模尺寸调整的效果的模拟结果。在模拟中，评估具有33.6nm(目标宽度)的原始宽度的矩形明亮图案。如图8所示，通过增大掩模图案宽度，印刷具有目标宽度(33.6nm)的抗蚀剂图案所需的剂量(归一化剂量)减少了多达36％。另一方面，图像对数斜率随着掩模图案宽度的增大而减小。如图8所示，对于给定光刻工艺条件，原始图案的图像对数斜率为173μm^-1，并且对于43.2nm的更宽掩模宽度(在一侧有4.8nm偏置)时，图像对数斜率下降到129μm^-1。由于图像对数斜率的下界设置为100μm^-1，该掩模偏置是可以接受的。类似地，其他维度的图像对数斜率值(例如，图案长度或端到端空间)也被评估，并确认满足图像对数斜率的下界，超过100μm^-1。

上述技术适用于制造任何半导体器件，例如，逻辑电路(例如，CPU、图形处理器等)、存储器(例如，静态随机存取存储器、动态随机存取存储器、电可擦除可编程只读存储器、闪存、只读存储器等)、或其他半导体器件。此外，上述技术适用于使用透光型光掩模的DUV光刻。考虑到为DUV光刻工艺条件计算的图像对数斜率的下界来调整(增大)光透射区域的尺寸。

在上述实施例中，考虑到图像对数斜率的下界来调整(增大)明亮区域(光反射或透射区域)的尺寸，使得光刻工艺中的剂量减少。剂量的减少增大了吞吐量，使得半导体器件的制造成本降低。

将理解，本文不一定讨论了所有的优点，没有特定优点对于所有的实施例或示例是必需的，并且其他实施例或示例可以提供不同的优点。

根据本公开的一个方面，在一种制造光掩模的方法中，获取包括多个图案的原始图案布局，每个图案由不透明区域限定，确定图像对数斜率(ILS)的下界，调整多个图案的尺寸以使得多个图案的曝光剂量减少，同时多个图案的ILS值不会降得低于ILS的下界，对已经尺寸调整的多个图案执行光学接近校正(OPC)操作以获得掩模数据，以及通过使用掩模数据来制造光掩模。在上述及以下的一个或多个实施例中，ILS的下界是基于下列项中的至少一项确定的：曝光剂量、图案尺寸、显影抗蚀剂图案的线宽粗糙度(LWR)、聚焦余量、掩模误差增强因子、边缘放置误差或CD均匀性。在上述及以下的一个或多个实施例中，ILS的下界被设置为90μm^-1至100μm^-1。在上述及以下一个或多个实施例中，多个图案的尺寸被增大。在上述及以下的一个或多个实施例中，多个图案中的至少一个图案的ILS值减小。在上述及以下的一个或多个实施例中，多个图案的ILS值减小。在上述及以下的一个或多个实施例中，获得多个图案在尺寸调整之前的初始ILS值，并且ILS的下界是基于初始ILS值确定的。在上述及以下的一个或多个实施例中，ILS的下界等于初始ILS值中的最小值。

根据本公开的另一个方面，在一种制造光掩模的方法中，获取包括多个图案的原始图案布局，每个图案由不透明区域限定，确定图像对数斜率(ILS)的下界，对多个图案执行光学接近校正(OPC)操作以使得多个图案的曝光剂量减少，同时多个图案的ILS值不会降得低于ILS的下界，以及通过使用掩模数据来制造光掩模。在上述及以下的一个或多个实施例中，多个图案的总面积在OPC操作之后增大。在上述及以下的一个或多个实施例中，多个图案的平均ILS值在OPC操作之后减小。在上述及以下的一个或多个实施例中，ILS的下界是基于下列项中的至少一项确定的：曝光剂量、图案尺寸、显影抗蚀剂图案的线宽粗糙度(LWR)、聚焦余量、掩模误差增强因子、边缘放置误差或CD均匀性。在上述及以下的一个或多个实施例中，ILS的下界被设置为80μm^-1至100μm^-1。在上述及以下的一个或多个实施例中，获得多个图案在OPC操作之前的初始ILS值，并且ILS的下界是基于初始ILS值确定的。在上述及以下的一个或多个实施例中，ILS的下界大于初始ILS值中的最小值。

根据本公开的另一个方面，在一种制造光掩模的方法中，获取包括多个图案的原始图案布局，每个图案由不透明区域限定，多个图案基于尺寸或形状中的至少一个被分为多个组，确定多个组中的每一组的图像对数斜率(ILS)的下界，对多个图案执行光学接近校正(OPC)操作以使得多个图案的曝光剂量减少，同时多个组的ILS值不会降得低于ILS的下界，以及通过使用掩模数据来制造光掩模。在上述及以下的一个或多个实施例中，多个组中的至少一组包括在一个方向上延伸的图案，并且多个组中的至少一组包括在两个方向上延伸的图案。在上述及以下的一个或多个实施例中，多个图案的平均ILS值在OPC操作之后减小。在上述及以下的一个或多个实施例中，ILS的下界是基于下列项中的至少一项确定的：曝光剂量、图案尺寸、显影抗蚀剂图案的线宽粗糙度(LWR)、聚焦余量、掩模误差增强因子、边缘放置误差或CD均匀性。在上述和以下的一个或多个实施例中，获得多个组在OPC操作之前的初始ILS值被，并且ILS的下界是基于初始ILS值确定的。

根据本公开的另一个方面，一种装置包括处理器和存储程序的非临时性存储器。该程序在由处理器执行时使得处理器执行根据前述的一个或多个实施例(方法)的方法。

以上公开内容概述了若干实施例或示例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实施本文介绍的实施例或示例的相同目的和/或实现本文介绍的实施例或示例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。

Claims (10)

1.一种制造光掩模的方法，包括：

获取包括多个图案的原始图案布局，所述多个图案中的每一个由不透明区域限定；

确定图像对数斜率(ILS)的下界；

调整所述多个图案的尺寸，以使得所述多个图案的曝光剂量减少，同时所述多个图案的ILS值不会降得低于所述ILS的下界；

对已经过尺寸调整的所述多个图案执行光学接近校正(OPC)操作，以获得掩模数据；以及

通过所述使用掩模数据来制造光掩模。

2.根据权利要求1所述的方法，其中，所述ILS的下界是基于下列项中的至少一项确定的：曝光剂量、图案尺寸、显影抗蚀剂图案的线宽粗糙度(LWR)、聚焦余量、掩模误差增强因子、边缘放置误差或临界尺寸(CD)均匀性。

3.根据权利要求1所述的方法，其中，所述ILS的下界被设置为90μm^-1至100μm^-1。

4.根据权利要求1所述的方法，其中，所述多个图案的尺寸在调整所述多个图案的尺寸期间被增大。

5.根据权利要求4所述的方法，其中，所述多个图案中的至少一个图案的ILS值减小。

6.根据权利要求4所述的方法，其中，所述多个图案的ILS值减小。

7.根据权利要求1所述的方法，还包括：获得所述多个图案在所述尺寸调整之前的初始ILS值，

其中，所述ILS的下界是基于所述初始ILS值确定的。

8.根据权利要求7所述的方法，其中，所述ILS的下界等于所述初始ILS值中的最小值。

9.一种制造光掩模的方法，包括：

获取包括多个图案的原始图案布局，所述多个图案中的每一个由不透明区域限定；

确定图像对数斜率(ILS)的下界；

对所述多个图案执行光学接近校正(OPC)操作以获得掩模数据，使得所述多个图案的曝光剂量减少，同时所述多个图案的ILS值不会降得低于所述ILS的下界；以及

通过使用所述掩模数据来制造光掩模。

10.一种制造光掩模的方法，包括：

获取包括多个图案的原始图案布局，所述多个图案中的每一个由不透明区域限定；

基于尺寸或形状中的至少一个将所述多个图案分为多个组；

确定所述多个组中的每一组的图像对数斜率(ILS)的下界；

对所述多个图案执行光学接近校正(OPC)操作以获得掩模数据，使得所述多个图案的曝光剂量减少，同时所述多个组的ILS值不会降得低于所述ILS的下界；以及

通过使用所述掩模数据来制造光掩模。