JP4671473B2 - マスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法 - Google Patents
マスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法 Download PDFInfo
- Publication number
- JP4671473B2 JP4671473B2 JP2000214002A JP2000214002A JP4671473B2 JP 4671473 B2 JP4671473 B2 JP 4671473B2 JP 2000214002 A JP2000214002 A JP 2000214002A JP 2000214002 A JP2000214002 A JP 2000214002A JP 4671473 B2 JP4671473 B2 JP 4671473B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- unit
- mesh
- mask
- mask data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31793—Problems associated with lithography
- H01J2237/31794—Problems associated with lithography affecting masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、マスクデータ補正装置、フーリエ変換装置、アップサンプリング装置、ダウンサンプリング装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法に関し、特に、精度を保ちつつ能率を向上させるための改良に関する。
【０００２】
【従来の技術】
近年において、大規模集積回路（ＬＳＩ）の微細化の進展にはめざましいものがあるが、これを可能にしたのが微細加工技術の発展である。その中でも光転写技術は、一括露光による高いスループット、１００年来連綿と培ってきた光学技術の実績などにより、現在もなお、微細加工技術の中心に位置している。
【０００３】
しかしながら、微細パターンの加工寸法が、露光光の波長よりも小さくなってしまった現在では、光転写技術の限界を見極めること、解像力および焦点深度の限界を克服することなどが重要となっている。このような解析を行うために、光学像計算を行う技術、計算した光学像から発生したひずみを補正する技術などは、近年特に注目を浴びている。図３２は、その一例として、特開平８−２９７６９２号公報（以下、文献１）に開示される本願発明者の発明になるマスクデータ補正方法の手順を示すフローチャートである。
【０００４】
この方法は、文献１に詳細に開示されており、既に周知技術であるので、ここでは簡単に紹介するにとどめる。この方法による処理Ｓ９０が開始されると、回路設計およびレイアウト設計が行われることにより（Ｓ９１，Ｓ９２）、まず、レイアウトデータが記憶媒体に格納される（Ｓ９３）。このレイアウトデータは、階層構造を有する図形の基本要素の形状と階層構造とを規定する。つぎに、レイアウトデータが展開され（Ｓ９４）、プロセス条件が入力される（Ｓ９５）。その後、メッシュが生成され（Ｓ９６）、画像計算が行われる（Ｓ９７）。つぎに、画像計算の結果とレイアウトデータとの比較を通じて、図形の補正が行われ（Ｓ９８）、その結果である補正データが出力される（Ｓ９９）ことにより、処理Ｓ９０が終了する。
【０００５】
さらに、これらの技術の使用にあたっては、光学系の収差に起因する光学像の劣化などにも注意を払う必要がある。この技術に関しては、いずれも本願発明者の発明になる特開平９−１６７７３１号公報（以下、文献２）あるいは特開平１０−３３５２２４号公報（以下、文献３）に、その詳細が述べられている。さらに、フルショットレベルの長距離相関が問題となるケースもある。
【０００６】
これらの評価あるいは最適化を行うためには、様々なケースに関して、光学像に関する計算結果と実験結果との対応関係を調べる必要がある。しかしながら、光学像に関する計算は、マスク図形をフーリエ変換した後、逆フーリエ変換する必要があるなど、一般的に多大な計算量を必要とする。そのため、フーリエ変換を高速に実行するために、多くの提案がなされている。一般的なものとしては：
(1) 高速フーリエ変換（FFT；Fast Fourier Transformation）（例えば、「科学計測のための波形データ処理」南茂夫，ＣＱ出版社，に記載）；
(2) OCA（Optical Coherent Approximation）（例えば、Y.C Pali and T.Kailath J.OP Soc.Am A,Vol.11(1994)2438に記載）；
(3) 不等間隔フーリエ変換（例えば、E.Barouch,B.Bradie,U.Hollerbach,and S.A.Orszag,J.Vac.Sci.and Technol.B8(1990)1432；E.Barouch,B.Bradie, U.Hollerbach,and S.A.Orszag,Proc.SPIE Vol.1465(1991)254；E.Barouch,U.Hollerbach,S.A.Orszag,B.Bradie and M.Peckcrar,IEEE Electron Device Lett.,EDL-12(1991)513などに記載）；
(4) 部分コピーレント近似（例えば、M.Yeung:Proc,Kodak Microelectoronics Seminar INTERFACE '85（KTI Chemicals,Inc,San Diego,1986）p.115；M.Yeung：Proc.SPIE Vol.922(1988)149などに記載)；および、
(5) 超並列演算（例えば、K,Kamon, W.Wakamiya,H.Nagata a,K.Moriizumi,T,Miyamoto ,Y ,Myoi and M.Tanaka;Proc,SPIE Vol.2512(1995)491；T.Hanawa,K.kamon,A.Nakae,S.Nakao,and K.Moriizumi: Proc,SPIE Vol.2726(1996)640；A.Nakae,K.Kamon,T.Hanawa,K.Moriizumi and S.Nakao :Jpn.J.Appl.phys.Vol.35(1996)6395などに記載)が、知られている。
【０００７】
これらの技術を通じて、近年には、著しい高速度化が進められてきた。これらの技術は、それぞれに非常に有効な技術であり、微細加工技術の革新に多大な貢献をなしたが、ＬＳＩのフルショット計算をするには、これらを組み合わせてもまだ十分とは云えない。なぜなら、一例として現在開発中である１Ｇ（ギガ）ビットのＤＲＡＭを挙げると、１Ｇ個という膨大な数のトランジスタを縦横に敷き詰めることにより、メモリセルアレイが形成されるからである。また、ロジックデバイス（論理回路）であっても、小規模なＲＡＭが数多く含まれた構造を有している。さらに加えて、ＬＳＩは今後ともますます高集積化が進むものと考えられている。
【０００８】
従来は、一旦フラット展開を行った後で図形データを処理する手法（例えば、cadence社のdracula）が一般的であった。これに対して、大量の図形を扱うために、図形データの階層構造を利用してレイアウト検証等の演算を実行する装置（例えば、arant社のhercules；menter社のcaliber；lucent社のcloverなど）が、最近において開発されている。これらの装置では、図３３が例示するように、いくつかのデータをセル９１にまとめると共に、セル同士の配置や階層構造を維持したまま、図形演算等処理することによって高速化が図られていた。図３３では、画像生成領域９０に多数のセル９１が配置され、セル９１の中に図形の基本要素９２が配置されている。
【０００９】
これらの装置は、図形同士の単純な演算、比較などを速く実行できるので、デザインルールチェック、簡単な図形同士の論理演算、あるいはサイジング等の用途に適している。
【００１０】
【発明が解決しようとする課題】
しかしながら、ある図形の影響あるいは相関が、複数のセルにまたがって広く及ぶ場合では、各要素セルを展開せざるを得ないので、データ処理の高速化を達成できないばかりでなく、むしろ、処理能力が劣化する場合すらあることが知られている。
【００１１】
一方、光学像計算の用途では、ある図形の影響は、光学系の可干渉距離内に及んでいる。また、ドライエッチングにおけるマイクロローディング効果あるいはマスク描画における近接効果は、約１０μｍにも及ぶ場合がある、従って、図形要素同士が互いに干渉や影響し合う様子を計算する必要がある。むしろ、リソグラフィをはじめとする各種のプロセスシミュレーションでは、この相関の様子を計算することこそが本質であると言える。そして、この光学的な干渉性あるいは各種近接効果は、一般に複数のセルにまたがっている場合が多いので、従来においてはセルを全展開して評価する必要があった。従って、階層化されたデータを近接補正計算に利用しても、最終的にはやはり全展開せざるを得ず、階層処理の有効性を十分に発揮できないという問題点があった。
【００１２】
本発明は、従来の技術における上記した問題点を解消するためになされたもので、レイアウトデータの階層構造を有効に利用して、精度を高く維持しつつ処理の能率を高めることのできるマスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明の装置は、階層構造を有する図形の基本要素の形状と前記階層構造とを規定するレイアウトデータと、製造プロセス条件とにもとづいて、製造プロセスに用いられる転写用マスクのパターン形状を表現するマスクデータを、製造プロセスで予測されるひずみを抑制する形態で生成するマスクデータ補正装置であって、前記基本要素をフーリエ変換することにより前記基本要素のフーリエ像を得るフーリエ変換部と、前記階層構造にもとづいて前記基本要素の前記フーリエ像をフーリエ空間内で合成することにより前記図形のフーリエ像を得る合成部と、前記図形の前記フーリエ像に対して、前記ひずみに対応した空間フィルタ処理を施す空間フィルタ部と、前記空間フィルタ処理を施された前記フーリエ像に対して、逆フーリエ変換を行うことにより、前記ひずみを反映した逆フーリエ像を得る逆フーリエ変換部と、前記図形変換部が出力する前記図形と前記レイアウトデータが規定する前記図形とを比較することにより、前記ひずみを抑制する方向へ、前記レイアウトデータが規定する前記図形を補正し、前記マスクデータとして出力する図形補正部と、を備える。
【００１４】
第２の発明の装置では、第１の発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて電子線描画を用いて前記転写用マスクを形成する際に生じる描画ひずみを含む。
【００１５】
第３の発明の装置では、第１または第２の発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを用いて転写を実行するときに転写像に生じる転写ひずみを含む。
【００１６】
第４の発明の装置では、第１ないし第３のいずれかの発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを転写することにより形成されたレジストパターンを用いて選択的エッチングを実行するときに、エッチングパターンに生じるエッチングひずみを含む。
【００１７】
第５の発明の装置では、第１ないし第４のいずれかの発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを転写することにより形成されたレジストパターンを用いて選択的エッチングを実行した後に、堆積された膜に対する研磨処理を実行するときに研磨後のパターンに生じる研磨ひずみを含む。
【００１８】
第６の発明の装置では、第１ないし第４のいずれかの発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを転写することにより形成されたレジストパターンを用いて選択的エッチングを実行した後に、堆積された膜に対するエッチバック処理を実行するときにエッチバック後のパターンに生じるエッチバックひずみを含む。
【００１９】
第７の発明の装置では、第１ないし第６のいずれかの発明のマスクデータ補正装置において、前記フーリエ変換部が、前記基本要素を、三角形と四角形と円形とのいずれかである要素図形の群へと分割する図形分割部と、前記要素図形の群の各々に対して個別にフーリエ変換を行うことにより、前記要素図形の群の各々のフーリエ像を得る要素図形フーリエ変換部と、を備える。
【００２０】
第８の発明の装置では、第７の発明のマスクデータ補正装置において、前記要素図形フーリエ変換部が、前記フーリエ像を得るために空間周波数成分を算出する際に、原始関数を用いて解析的に定積分計算を行う。
【００２１】
第９の発明の装置では、第１ないし第８のいずれかの発明のマスクデータ補正装置において、実空間と前記フーリエ空間とに画像生成領域を設定し、当該画像生成領域にメッシュを設定するメッシュ生成部をさらに備え、前記メッシュ生成部は、前記製造プロセス条件にもとづいて、前記製造プロセスにおける最小相関距離を算出する最小相関距離算出部と、メッシュ幅が前記最小相関距離を超えない範囲で最も大きく、かつメッシュ数が正の整数となるように、前記画像生成領域の直交する二方向の各々に沿ったメッシュの数を決定するメッシュ数最適化部と、を備える。
【００２２】
第１０の発明の装置では、第９の発明のマスクデータ補正装置において、前記メッシュ数最適化部が、前記正の整数をｎ＝２i３j５k（ｉ，ｊ，ｋはいずれも０または正の整数）で規定される正の整数ｎへと限定し、前記フーリエ変換部が、高速フーリエ変換を用いて前記フーリエ変換を行う。
【００２３】
第１１の発明の装置では、第１ないし第８のいずれかの発明のマスクデータ補正装置において、実空間と前記フーリエ空間とに画像生成領域を設定し、当該画像生成領域にメッシュを設定するメッシュ生成部と、前記空間フィルタ処理後の画像データに新たなメッシュを付加するメッシュ付加部と、付加された前記メッシュ上の画像データにゼロの値を設定し、前記メッシュが付加される前の前記画像データとともに出力する新メッシュデータ設定部と、をさらに備え、前記逆フーリエ変換部は、前記新メッシュデータ設定部が出力する画像データに対して前記逆フーリエ変換を行う。
【００２４】
第１２の発明の装置では、第１ないし第８のいずれかの発明のマスクデータ補正装置において、実空間と前記フーリエ空間とに画像生成領域を設定し、当該画像生成領域にメッシュを設定するメッシュ生成部と、前記空間フィルタ処理後の画像データから一部のメッシュを除去するメッシュ除去部とを、さらに備え、前記逆フーリエ変換部は、前記メッシュ除去部が出力する画像データに対して前記逆フーリエ変換を行う。
【００２５】
第１３の発明の製造方法は、転写用マスクの製造方法であって、(a)第１ないし第１２のいずれかの発明のマスクデータ補正装置を用いて前記マスクデータを生成する工程と、(b)前記工程(a)で生成されたマスクデータを用いて転写用マスクを形成する工程と、を備える。
【００２６】
第１４の発明の製造方法は、パターン構造を有する装置の製造方法であって、(a)第１ないし第１２のいずれかの発明のマスクデータ補正装置を用いて前記マスクデータを生成する工程と、(b)前記工程(a)で生成されたマスクデータを用いて転写用マスクを形成する工程と、(c)製造対象としての装置の材料の表面にレジストを形成する工程と、(d)前記工程(b)で形成された転写用マスクを前記レジストへ転写する工程と、(e)前記工程(d)で転写されたパターン形状に前記レジストをパターニングする工程と、(f)パターニングされた前記レジストを遮蔽体として用いることにより、前記材料へ選択的処理を施す工程と、を備える。
【００３０】
【発明の実施の形態】
実施の形態１．
図１は、製造対象としての装置（例えば、半導体装置および液晶表示装置）の回路設計から製品出荷へ至る本実施の形態の製造プロセスを実行する各種の製造装置の構成を示すブロック図である。図２は、図１における画像計算部４２の内部構成を示すブロック図である。さらに、図３は、図１の各種の製造装置を用いて実行される製造プロセスの手順を示すフローチャートである。
【００３１】
以下において、図１〜図３を参照しつつ、本実施の形態の装置および方法について説明する。なお、図１における画像計算部４２以外の各要素、および図３における画像計算工程（Ｓ２４）以外の各工程は、それ自体においては従来周知の技術であるので、それらについての詳細な説明は略し、簡単な説明を付するにとどめる。また、以下の説明では、製造対象としての装置が半導体装置である例を、主として取り上げるが、本発明はこの形態に限定されるものではない。
【００３２】
製造対象としての装置の製造プロセスが開始されると、元図を表現するレイアウトデータが元図作成装置３０によって作成される（Ｓ１）。ここで、元図とは、図形補正（Ｓ３）が加えられた後の図形と対比される図形補正の前の図形を意味している。元図作成装置３０では、まず、オペレータが外部から与える設計条件にもとづいて、回路設計部３１によって回路設計（Ｓ１１）が行われる。回路設計は、設計対象とされる回路が所望の機能および性能を達成できるように行われる。
【００３３】
その後、回路設計がなされた回路に関するデータと、外部から与えられる設計条件とにもとづいて、レイアウト設計部３２によってレイアウト設計（Ｓ１２）が行われる。すなわち、設計された回路を半導体基板の上に実現するための転写用マスクのパターン形状を規定するレイアウトデータが生成される。生成されたレイアウトデータは、レイアウトデータ用記憶媒体３３へ格納される（Ｓ１３）。
【００３４】
大規模集積回路では、メモリセルアレイなどの回路要素の中に、基本要素がアレイ状に数多く配列する場合が多い。このような回路のレイアウトデータは、基本要素＋階層構造という形式で格納しておくと、記憶媒体の記憶容量を節約できるので効率がよい。このため、大規模集積回路のレイアウトデータは、階層構造を有する図形の基本要素の形状と階層構造とを規定するデータとして格納される。
【００３５】
図４は、レイアウトデータにおける階層構造を例示する説明図である。図４の例では、半導体チップ１にメモリ２、入出力インタフェース３、およびロジック（論理）回路４が配置されている（図４(a)）。メモリ２には、周辺回路５とメモリセルアレイ６とが配置されており、メモリセルアレイ６には、多数のメモリセル７がマトリクス状に配置されている（図４(b)）。メモリセル７には、階層構造の最下位に位置する図形である基本要素１０，１１，１２が配置されている（図４(c)）。
【００３６】
つぎに、図形補正が行われない場合には（Ｓ１ａ）、レイアウトデータは、転写用マスクを形成するためのマスクデータとして、そのまま利用される。一方、図形補正が行われる場合には（Ｓ１ａ）、マスクデータ補正装置２９により、画像生成（Ｓ２）および図形補正（Ｓ３）が実行される。画像生成（Ｓ２）は画像生成装置４０によって実行され、図形補正（Ｓ３）は図形補正装置５０によって実行される。
【００３７】
画像生成（Ｓ２）では、まず、レイアウトデータ用記憶媒体３３から階層構造を有するレイアウトデータが入力され（Ｓ２１）、さらに外部からプロセス条件（すなわち、製造プロセスに関する条件）が入力される（Ｓ２２）。プロセス条件は、例えば、転写用マスクの描画方法（電子線描画、レーザー描画、低反射マスクの種類、位相シフト法の種類）、露光装置の光学パラメータ（波長、開口数、開口数比σ、超解像の種類、など）、レジストに関する条件（プリベーク、ＰＥＢ、ネガ・ポジ、ノボラック系、化学増幅系、ドライ／ウェット現象、など）、およびエッチング条件（ドライ／ウェットなど）などを規定する。
【００３８】
つぎに、メッシュ生成部４１によって、実空間とフーリエ空間とに画像生成領域（すなわち、評価対象の計算対象領域）が設定され、この画像生成領域にメッシュが設定される（Ｓ２３）。具体的には、図示しない記憶媒体の中に、実空間の画像生成領域およびフーリエ空間の画像生成領域に対応したメモリ領域が割り当てられる。
【００３９】
つぎに、画像計算部４２によって、画像計算が行われる（Ｓ２４）。画像計算（Ｓ２４）では、まずフーリエ変換部４２１（図２）によって、レイアウトデータに規定される基本要素がフーリエ変換され、それにより基本要素のフーリエ像が得られる。つぎに、合成部４２２によって、レイアウトデータに規定される階層構造にもとづいて基本要素のフーリエ像がフーリエ空間内で重ね合わされることにより、画像生成領域全体の図形のフーリエ像が得られる（Ｓ２４２）。
【００４０】
つづいて、空間フィルタ部４２３によって、全体の図形のフーリエ像に対して、製造プロセスで予測されるひずみ（歪）に対応した空間フィルタ処理が施される。ひずみは、プロセス条件にもとづいて予測される。実施の形態２で詳述するように、製造工程の各段階で様々なひずみＥ１〜Ｅ５が生まれる。これらのいずれを反映させるかについては、図１に示すように、オペレータが外部から指示することが可能である。
【００４１】
各種のひずみに対応した空間フィルタ処理それ自体は、周知技術である。例えば、光学系の開口数の影響を考慮するには、円形のローパスフィルタ処理を行うと良い。また、製造装置の特性における方向依存性を考慮するには、楕円形のフィルタ処理を行うと良い。
【００４２】
つぎに、逆フーリエ変換部４２４により、空間フィルタ処理後のフーリエ像に対して、逆フーリエ変換が行われることにより、ひずみを反映した逆フーリエ像が得られる。すなわち、画像計算部４２からは、ひずみを反映した逆フーリエ像が出力される。
【００４３】
図５および図６は、以上に述べたメッシュ生成部４１および画像計算部４２の動作を例示する説明図である。図５の例では、図４に例示したメモリ２に画像生成領域Ｌが設定されている。メッシュ生成部４１が生成するメッシュ２０は、実空間における画像生成領域Ｌには、図５(a)が例示するように設定される。空間フィルタ処理が施されない場合、すなわち、ひずみが反映されない場合には、画像計算部４２が出力する逆フーリエ像は、例えば図５(b)が示すとおりとなる。図５(b)には、図４(c)に描かれる基本要素１２の逆フーリエ像が例示されている。
【００４４】
図４(c)に例示される基本要素１０，１１，１２は、レイアウトデータにおいては、図形データとして記述されている。図形データでは、基本要素１０，１１，１２の形状が、例えばそれら各々の角の座標値の組で記述される。これに対して、フーリエ変換部４２１は、従来周知のようにフーリエ空間に設定されたメッシュ上の画像データとして、フーリエ像を生成する。
【００４５】
また、逆フーリエ変換部４２４は、図５(b)が例示するように、実空間に設定されたメッシュ２０上の画像データとして、逆フーリエ像を生成する。図５(b)は、画像データの数値をメッシュ２０の区画ごとに例示している。図５(b)の例では、基本要素１２が存在する区画では、数値は０であり、存在しない区画では１である。存在する比率に応じて、０〜１の範囲の値が付与されている。
【００４６】
図５(b)の例では、ひずみが反映されていないので、逆フーリエ像が表現する基本要素１２の形状は、レイアウトデータが表現する基本要素１２（図４(c)）と同一である。これに対して、空間フィルタ処理が施される場合、すなわち、ひずみが反映される場合には、画像計算部４２が出力する逆フーリエ像は、例えば図６が示すとおりとなる。
【００４７】
図１〜３に戻って、画像計算部４２が出力する画像データである逆フーリエ像は、図形変換部４３によって、レイアウトデータと同様の図形データの形式へと変換される（Ｓ２５）。図形補正部５０は、図形変換部４３が出力する図形とレイアウトデータが規定する図形とを比較することにより、ひずみを抑制する方向へ、レイアウトデータが規定する図形を補正し、マスクデータとして出力する（Ｓ３）。
【００４８】
例えば、画像計算部４２による計算の結果、大きく仕上がると予想される部分については、アンダーサイジング、逆に小さく仕上がると予想される部分にはオーバーサイジングを行うことにより、総合的なプロセスマージンの向上が図られる。図７は補正後の基本要素１２ｂの形状を例示する説明図である。図７の例では、ひずみがないときの基本要素１２の形状が図５(b)のとおりであり、ひずみを考慮したときの基本要素１２ａの形状が、図６のとおりであるため、ひずみを抑制ないし解消するために、図７が示すように図形補正が行われる。なお、図形補正部５０の構成および動作については、文献１に詳細に開示されており、周知技術の一つであるので、その詳細な説明は略する。
【００４９】
マスク生成装置６１は、図形補正部５０が出力するマスクデータにもとづいて、転写用マスクを生成する（Ｓ４）。光転写装置６２は、半導体装置の材料としての半導体基板の表面に形成されたレジストへ、転写用マスクを転写する（Ｓ５）。周知のように、転写後のレジストは、転写されたパターン形状にパターニングされる。基板エッチング装置６３は、パターニングされたレジストを遮蔽体として用いることにより、半導体基板へ選択的エッチング処理を施す（Ｓ６）。ＣＭＰ装置またはエッチバック装置６４は、選択的エッチング処理が施された半導体基板の上に堆積された膜に対して、ＣＭＰ（化学的機械的研磨）またはエッチバック処理を施す（Ｓ７）。このような各種の処理を経ることにより、半導体装置が製品へと完成される。
【００５０】
以上のように、本実施の形態のマスクデータ補正装置２９では、階層構造にもとづいて、基本要素のフーリエ像を合成することにより図形全体のフーリエ像が得られるので、図形に大量の基本要素が含まれるマスクデータの補正が、精度を保ちつつ高能率で達成される。
【００５１】
実施の形態２．
本実施の形態では、画像計算部４２に反映される製造プロセス上の様々なひずみについて説明する。一例として、製造対象としての装置が半導体装置である場合を取り上げるが、液晶表示装置など他の装置の製造プロセスにおいても、同様のひずみを想定することができ、画像計算部４２へ反映させることが可能である。これらのひずみを空間フィルタ部４２３へ反映させる技術、および図形補正装置５０でひずみを抑制させる技術それ自体は、従来周知である。
【００５２】
図８は、マスク生成装置６１の周知の構成例を示す部分切取斜視図である。ＬａＢ６電子銃６１０で生成された電子ビームは、可変成型レンズ部６１ａを構成する第１成形アパーチャ６１１、第１成形レンズ６１２、第１成形偏向器６１３、第２成形レンズ６１４、第２成形アパーチャ６１５、縮小レンズ６１６およびブランキング電極６１７を通過した後、収束偏向レンズ部６１ｂを構成する偏向器６１８および縮小レンズ６１９を経て、転写用マスク６０の上の一点に収束する。マスク生成装置６１へ入力されるマスクデータにもとづいて、転写用マスク６０には、マスクデータが表現する図形が描画される。
【００５３】
このとき、マスクデータが表現する図形と、転写用マスク６０に描画される図形との間には、描画ひずみＥ１（図３）が生じる。転写用マスク６０に描画される図形は、電子ビームのエネルギーの蓄積分布像に相当する。電子ビームの代わりに、レーザビームを用いた場合には、描画される図形はレーザビームのエネルギー蓄積分布像に相当する。マスクデータ補正装置２９では、これらのエネルギー蓄積分布像を用いて、近接補正を行うことができ、それにより描画ひずみＥ１を抑制ないし解消することができる。
【００５４】
図９は、光転写装置６２の周知の構成例を示す説明図である。なお、本明細書において、転写マスクの転写に用いられる「光」は、紫外線等をも包含する電磁波を広く代表する。ランプ６２０で生成された光は、ミラー６２１、レンズ６２２、フライアイ６２３、レンズ６２２ａ、二次光源板６２５、レンズ６２２ｂ、ミラー６２１ａ、レンズ６２２ｃ、転写マスク６０、レンズ６２２ｄ、ひとみ面６２６およびレンズ６２２ｅを経ることにより、半導体基板（半導体ウェハ）１００の表面に照射される。これにより、転写マスク６０の図形が半導体基板１００の表面へ転写される。このとき、転写用マスク６０に描画される図形と半導体基板１００の表面の転写像との間には、転写ひずみＥ２（図３）が生じる。マスクデータ補正装置２９では、光学像を用いて光近接補正を行うことができ、それにより転写ひずみＥ２を抑制ないし解消することができる。
【００５５】
図１０は、半導体装置の製造プロセスを例示する製造工程図である。この製造プロセスでは、はじめに半導体基板１００が準備され（図１０(a)）、つぎに半導体基板１００の主面の上にレジスト１０１が塗布される（図１０(b)）。その後、光転写装置６２を用いることにより、転写用マスクの図形が、レジスト１０１に転写され、現像処理を施すことによってレジストパターン１０２が形成される（図１０(c)）。
【００５６】
つぎに、レジストパターン１０２を遮蔽体として用いることにより、半導体基板１００の主面に選択的エッチングが施される（図１０(d)）。このときに形成されるエッチングパターンには、転写像からのひずみであるエッチングひずみＥ３（図３）が生じる。マスクデータ補正装置２９では、エッチングにおけるマイクロローディング効果像を用いて、近接補正を行うことができ、それによりエッチングひずみＥ３を抑制ないし解消することができる。
【００５７】
つづいて、等方的デポジションが施されることにより、エッチング後の半導体基板１００を覆うように膜１０４が堆積される（図１０(e)）。図１０(e)が示すように、膜１０４の表面には、エッチングパターンに対応した凹凸が形成される。その後、ＣＭＰを施すことにより、半導体基板１００の主面が露出するまで膜１０４が研磨される（図１０(f)）。
【００５８】
図１１は、ＣＭＰを実行するためのＣＭＰ装置６４の周知の構成例を示す平面図である。回転するテーブル６４０の上に半導体基板１００が載置されており、半導体基板１００はテーブル６４０の上でさらに自転する。図１１では、半導体基板１００のチップ形成領域１１０が矩形で描かれている。テーブル６４０の上方には図示しない研磨布が取り付けられており、この研磨布は半導体基板１００の各々の主面へ押圧されている。そして、テーブル６４０の公転と半導体基板１００の自転との二つの回転モードを通じて、半導体基板１００の主面が、研磨布との機械的摩擦、および薬液の化学作用によって研磨される。
【００５９】
図１０(f)に戻って、エッチングパターンに粗密が存在すると、研磨パターンを有する膜１０５に、半導体基板１００の主面の法線方向に沿った研磨ひずみＥ４が生じる。マスクデータ補正装置２９では、研磨像を用いてＣＭＰ補正を行うことができ、それにより研磨ひずみＥ４を抑制ないし解消することができる。
【００６０】
図１２は、図１０(e)の工程の後に、ＣＭＰの代わりにエッチバック処理を施す工程を示す製造工程図である。この工程によって、膜１０５のエッチバックパターンには、半導体基板１００の主面の法線方向に沿ったエッチバックひずみＥ５が生じる。マスクデータ補正装置２９では、エッチバック像を用いて補正を行うことができ、それによりエッチバックひずみＥ５を抑制ないし解消することができる。
【００６１】
実施の形態３．
図１３は、フーリエ変換部４２１の好ましい内部構成を示すブロック図である。また、図１４は、フーリエ変換部４２１によるフーリエ変換（Ｓ２４１）の好ましい内部フローを示すフローチャートである。図１３が示すフーリエ変換部４２１は、図形分割部４２１１および要素図形フーリエ変換部４２１２を備えている。また、図形分割部４２１１は、三角形分割部４２１３、四角形分割部４２１４および円形分割部４２１５を備えている。これらの分割部４２１３，４２１４，４２１５にはレイアウトデータが入力される。
【００６２】
フーリエ変換（Ｓ２４１）が開始されると、三角形分割部４２１３は、レイアウトデータが規定する基本要素を、一つまたは複数の三角形に分割する（Ｓ２４１１）。例えば、図１５が示す基本要素１０に対して、図１６が示すように、直角三角形１０ａが基本要素１０から分離される。これにより、基本要素１０には直角多角形１０ｂが残る。
【００６３】
つぎに、四角形分割部４２１４は、基本要素を一つまたは複数の四角形に分割する（Ｓ２４１２）。例えば、図１６が示す直角多角形１０ｂから、図１７が示すように四角形１０ｃ，１０ｄが分離される。このように、基本要素が如何に複雑な多角形であっても、単純な三角形と四角形との集合へと分割することができる。
【００６４】
レイアウトデータが規定する基本要素が円をも含む場合には、円形分割部４２１５によって、円の部分がさらに分離される（Ｓ２４１３）。このようにして、基本要素が、三角形、四角形および円形のいずれかである要素図形の集まりへと分割される。
【００６５】
要素図形フーリエ変換部４２１２は、分割されてなる要素図形の群の各々に対して個別にフーリエ変換を行うことにより、要素図形の群の各々のフーリエ像を得る（Ｓ２４１４）。三角形、四角形および円形はいずれも単純な形状であるため、要素図形フーリエ変換部４２１２は、簡単な計算を通じてフーリエ変換を容易かつ迅速に遂行することが可能である。要素図形フーリエ変換部４２１２で得られた要素図形ごとのフーリエ像は、合成部４２３（図２）によって画像生成領域全体の図形のフーリエ像へと合成される。
【００６６】
以上のように、本実施の形態では、三角形と四角形と円形とのいずれかである要素図形の群へと基本要素が分割され、要素図形ごとにフーリエ変換が行われ、その結果を重ね合わせることによって、画像生成領域全体の図形に対するフーリエ像が得られる。このため、基本要素が如何に複雑な形状であっても、短時間でかつ精度を劣化させることなく、画像生成領域全体の図形に対するフーリエ変換が達成される。フーリエ変換には、近似計算は含まれていないので、近似ではない正確なフーリエ像が得られる。
【００６７】
また、本実施の形態のフーリエ変換部４２１は合成部４２３と組み合わせることによって、マスクデータ補正装置２９への用途以外に、一般に複雑な図形に対するフーリエ像を簡単かつ迅速に得るフーリエ変換装置として、様々な分野に応用することも可能である。
【００６８】
実施の形態４．
図１８は、要素図形フーリエ変換部４２１２および合成部４２２の好ましい内部構成を示すブロック図である。また、図１９は、要素図形フーリエ変換部４２１２による処理（Ｓ２４１４）および合成部４２２による処理（Ｓ２４２）の好ましい内部フローを示すフローチャートである。図１８が示す要素図形フーリエ変換部４２１２は、要素図形の形状に応じた３種の空間周波数成分算出部４２１２１，４２１２２，４２１２３を備えている。空間周波数成分算出部４２１２１，４２１２２，４２１２３には、図形分割部４２１１（図１３）が出力する要素図形データが入力される。また、合成部４２２は、第１合成部４２２１および第２合成部４２２２を備えている。
【００６９】
要素図形フーリエ変換部４２１２に要素図形データが入力されると（Ｓ２４１４１）、３種の空間周波数成分算出部４２１２１，４２１２２，４２１２３は、それぞれ、要素図形の中の三角形、四角形および円形に対するフーリエ変換を個別に実行し、それぞれのフーリエ像（すなわち空間周波数成分の集合）を得る（Ｓ２４１４２，Ｓ２４１４３，Ｓ２４１４４）。各空間周波数成分は、実空間でのｘ、ｙ方向に沿ったフーリエ積分を実行することにより得られる。
【００７０】
第１合成部４２２１は、要素図形ごとのフーリエ像を階層構造にしたがって重ね合わせる（Ｓ２４２１）。これによって、画像生成領域全体の要素図形に対するフーリエ像が、要素図形ごとに得られる。第２合成部４２２２は、第１合成部４２２１で得られた要素図形ごとのフーリエ像を重ね合わせる（Ｓ２４２２）。その後、画像生成領域全体の図形に対する処理が終了していなければ（Ｓ２４２２）、処理はステップＳ２４１４２へ戻り、逆に終了しておれば（Ｓ２４２３）、画像生成領域全体の図形に対するフーリエ像が得られる（Ｓ２４２４）。
【００７１】
以上の手順では、一度計算した要素図形のフーリエ積分によって得られた空間周波数成分が、階層構造に従って繰り返し利用される。従って、フーリエ積分の回数および三角関数の演算の回数が著しく低減されるので、フーリエ変換の処理能力が飛躍的に向上する。さらに、大規模のデータがであっても実用的な計算時間で処理できる。また、この階層処理は近似を含んでおらず、厳密計算であるため、計算精度が高い。尚、得られる結果は、階層構造を展開して各図形のフーリエ積分をした場合と全く同じであることが確認されており、計算精度に劣化がないことが実証されている。
【００７２】
従来技術である実空間上での重ね合わせによれば、いずれも相関距離の長い(1)電子ビームの前方散乱あるいは後方散乱、(2)光学的な干渉の効果、(3)マイクロローディング効果、(4)研磨布の変形の効果等を正しく導入することは難しいという問題点があった。これに対して、本発明の各実施の形態においては、重ね合わせはフーリエ空間上で行われているので、これらの相関距離の長い効果を正しく反映させることが容易である。
【００７３】
実施の形態５．
実施の形態３および４の要素図形フーリエ変換部４２１２が、要素図形の空間周波数成分を計算する際には、要素図形をビットマップに展開した上で数値積分を行うという、フーリエ変換において通常の手法を採用することができる。しかしながら、フーリエ変換の対象となる図形が、簡単な三角形、四角形または円形であることを生かして、つぎの数１が示すように、フーリエ積分の原始関数Ｆ（ｘ）を求め、これを用いて定積分を解析的に算出するという手法を採用することが可能である。それにより、フーリエ変換の精度が向上すると同時に、高速計算が達成される。
【００７４】
【数１】
【００７５】
実施の形態６．
図２０は、メッシュ生成部４１の好ましい内部構成を示すブロック図である。また、図２１は、メッシュ生成部４１によるメッシュ生成（Ｓ２３）の好ましい内部フローを示すフローチャートである。図２０が示すメッシュ生成部４１によるメッシュ生成（Ｓ２３）が開始されると、最小相関距離算出部４１１は、製造プロセス条件にもとづいて、製造プロセスにおける最小相関距離を算出する（Ｓ２３１）。最小相関距離は、例えば、光学系の場合には最小解像力Ｒに相当し、Ｒは、Ｒ＝λ／４ＮＡにて与えられる。ここで、λは露光波長、ＮＡは投影レンズの開口数である。
【００７６】
つぎに、画像生成領域設定部４１２によって、画像生成領域Ｌ（図５(a)）が設定される（Ｓ２３２）。つぎに、メッシュ数最適化部４１３によって、最適なメッシュ数が決定される。メッシュ幅が最小相関距離を超えない範囲で最も大きく、かつメッシュ数が正の整数となるように、画像生成領域の直交する二方向の各々に沿ったメッシュの数が、最適なメッシュの数として決定される。より好ましくは、メッシュ幅が最小相関距離を超えない範囲で最も大きく、かつメッシュ数ｎは、ｎ＝２i３j５k（ｉ，ｊ，ｋは０か正の整数）となるように決定される（Ｓ２３４，２３５）。後者の場合には、２，３，５の倍数で使用できるＦＦＴ（高速フーリエ変換）を利用することが可能となる。
【００７７】
上記の条件の特別な場合として、ｎ＝２i（ｉは正の整数）を満たすには、つぎの数２の条件を満たすように、仮分割数ｎ０が決定される。ここで、ceilは切り上げ整数化関数である。つぎに、数３にしたがってメッシュ数ｎを決定すると、メッシュ数が２のべき乗となり、これも高速フーリエ変換（ＦＦＴ）を利用する上で好都合となる。
【００７８】
【数２】
【００７９】
【数３】
【００８０】
メッシュ発生部４１４は、メッシュ数最適化部４１３で決定されたメッシュの数にしたがってメッシュを発生する（Ｓ２３３）。
【００８１】
以上のように、本実施の形態では、必要最小限のメッシュ数が設定できるので、計算精度の観点から必要限度を超えたメッシュを生成することによる無駄な計算を省くことできるので、計算精度を高く維持しつつ処理を高速化することができる。
【００８２】
実施の形態７．
実施の形態６にしたがって計算精度上必要最小限のメッシュを用いて計算を行い、その結果を表示させると、人間の視覚の上では粗く感じられる場合がある。このような場合には、アップサンプリングを行うと良い。図２２は、このような目的のために図２の空間フィルタ部４２３と逆フーリエ変換部４２４との間に介挿されるアップサンプリング部４４の内部構成を示すブロック図である。アップサンプリング部４４は、メッシュ付加部４４１および新メッシュデータ設定部４４２を備えている。また、図２３は、アップサンプリング部４４による処理の手順を示すフローチャートである。
【００８３】
メッシュ付加部４４１は、空間フィルタ部４２３から入力される画像データに新たなメッシュを付加する（Ｓ２６１）。新メッシュデータ設定部４４２は、付加されたメッシュ上の画像データにゼロの値を設定し、メッシュが付加される前の画像データとともに、逆フーリエ変換部４２４へ出力する（Ｓ２６２）。
【００８４】
図２４は、メッシュ付加部４４１および新メッシュデータ設定部４４２による処理を示す説明図である。フーリエ空間におけるフーリエ像Ｆ（図２４(a)）は、逆フーリエ変換部４２４による逆フーリエ変換により、実空間上の逆フーリエ像Ｒへ変換される（図２４(b)）。これに対し、フーリエ空間においてメッシュを付加し、さらに付加されたメッシュ上の画像データにゼロの値を付加すると（図２４(a)）、その逆フーリエ像Ｒは、図２４(c)が示すように、図２４(b)の画像よりも緻密な画像となる。
【００８５】
例えば、フーリエ空間上に新たなメッシュを付加して、２次元で２×２倍のメッシュへとメッシュ数を増加させた場合には、実空間へ逆フーリエ変換したときに、２次元で２×２倍のメッシュへとアップサンプリングされている。メッシュ数を増加させる比率は、一般に任意であるが、例えば２×２倍のように、ＦＦＴを利用することができる比率に設定するのが望ましい。
【００８６】
以上のように、本実施の形態では、フーリエ空間上でアップサンプリングが行われるので、得られる内挿点は、画像全体を考慮したものとなっており、単なる線形補間よりもなめらかで自然な内挿が実現する。したがって、補間の精度が高いという利点が得られる。
【００８７】
実施の形態８．
実施の形態７とは逆に、表示デバイスのメッシュよりも計算メッシュの方が多い場合には、ダウンサンプリングを行うことにより、画質を劣化させることなく表示速度を高めることが可能となる。図２５は、このような目的のために図２の空間フィルタ部４２３と逆フーリエ変換部４２４との間に介挿されるダウンサンプリング部４５の内部構成を示すブロック図である。ダウンサンプリング部４５は、メッシュ除去部４５１を備えている。また、図２６は、ダウンサンプリング部４５による処理の手順を示すフローチャートである。
【００８８】
メッシュ除去部４５１は、空間フィルタ部４２３から入力される画像データから一部のメッシュを除去する（Ｓ２７１）。メッシュが除去された画像データは、逆フーリエ変換部４２４へ出力される。
【００８９】
図２７は、メッシュ除去部４５１による処理を示す説明図である。フーリエ空間におけるフーリエ像Ｆ（図２７(a)）は、逆フーリエ変換部４２４による逆フーリエ変換により、実空間上の逆フーリエ像Ｒへ変換される（図２７(b)）。これに対し、フーリエ空間において一部のメッシュが除去されると（図２７(a)）、その逆フーリエ像Ｒは、図２７(c)が示すように、図２７(b)の画像よりも粗い画像となる。
【００９０】
例えば、フーリエ空間上のフーリエ像Ｆの周りの高周波成分を除去して、２次元で１／２×１／２倍のメッシュにした場合には、実空間へ逆フーリエ変換したときに、２次元で１／２×１／２倍のメッシュへとダウンサンプリングされている。メッシュ数を減少させる比率は、一般に任意であるが、例えば１／２×１／２倍のように、ＦＦＴを利用することができる比率に設定するのが望ましい。
【００９１】
以上のように、本実施の形態では、フーリエ空間上でダウンサンプリングが行われるので、得られる内挿点は、画像全体を考慮したものとなっており、単なる線形補間よりもなめらかで自然な内挿が実現する。また、計算結果の表示速度が速くなるので、システムの操作性が向上する。
【００９２】
実施の形態９．
実施の形態１〜８のマスクデータ補正装置２９を用いて補正されたマスクデータを用いることにより、安価かつ高精度な転写マスクを得ることができる。この特殊な転写マスクを用いて、半導体集積回路等の半導体装置を製造することにより、安価で信頼性の高い半導体装置を得ることができる。半導体装置に限らず、液晶表示装置など、パターン構造を有する他の装置についても同様である。これらの装置の製造方法については、実施の形態２において図１０および図１１を参照しつつ詳細に説明がなされているので、さらなる詳細な説明は略する。図３が示すように、図１０または図１１に例示される工程Ｓ５〜Ｓ７を経た後に、通常においては幾段階にもわたる処理がさらに行われることにより、製品としての半導体装置、あるいは液晶表示装置などのパターン構造を有する装置が完成する。
【００９３】
実施の形態１０．
実施の形態７で示したアップサンプリング部４４は、フーリエ変換部および逆フーリエ変換部を付加することにより、マスクデータ補正装置２９から独立したアップサンプリング装置を構成することが可能である。同様に、実施の形態８で示したダウンサンプリング部４５は、フーリエ変換部および逆フーリエ変換部を付加することにより、マスクデータ補正装置２９から独立したダウンサンプリング装置を構成することが可能である。本実施の形態では、そのように構成されたアップサンプリング装置およびダウンサンプリング装置について説明する。
【００９４】
図２８は、本実施の形態によるアップサンプリング装置８０の構成例を示すブロック図であり、図２９はその処理（Ｓ８）の手順を示すフローチャートである。アップサンプリング装置８０は、はじめに一次元ないし複数次元の空間内で規定される離散データを受信する（Ｓ８１）。すると、フーリエ変換部８１は、受信した離散データに対してフーリエ変換を施すことにより（Ｓ８２）、離散データを周波数成分の集合へと変換する。メッシュ付加部８２は、周波数成分の集合を上記した一次元ないし複数次元と同一次元のフーリエ空間内に設定されたメッシュ上のデータの集合として、新たなメッシュをフーリエ空間内に付加する（Ｓ８３）。
【００９５】
新メッシュデータ設定部８３は、付加されたメッシュ上のデータにゼロの値を設定し、付加される前のメッシュ上のデータとともに出力する（Ｓ８４）。逆フーリエ変換部８４は、新メッシュデータ設定部８３が出力するデータに対して逆フーリエ変換を行うことによりアップサンプリングデータを得るとともに（Ｓ８５）、得られたアップサンプリングデータを出力する（Ｓ８６）。
【００９６】
アップサンプリング装置８０では、フーリエ空間内でアップサンプリングが行われるので、離散データの集合の全体を反映した補間が行われる。このため、単なる線型補間などでは得られない、なめらかで自然なアップサンプリング処理後のデータが得られる。
【００９７】
図３０は、本実施の形態によるダウンサンプリング装置９０の構成例を示すブロック図であり、図３１はその処理（Ｓ９）の手順を示すフローチャートである。ダウンサンプリング装置９０は、はじめに一次元ないし複数次元の空間内で規定される離散データを受信する（Ｓ８１）。すると、フーリエ変換部８１は、受信した離散データに対してフーリエ変換を施すことにより（Ｓ８２）、離散データを周波数成分の集合へと変換する。
【００９８】
メッシュ除去部８５は、周波数成分の集合を上記した一次元ないし複数次元と同一次元のフーリエ空間内に設定されたメッシュ上のデータの集合として、一部のメッシュをフーリエ空間内で除去した上で出力する（Ｓ８７）。逆フーリエ変換部８４は、メッシュ除去部８５が出力するデータに対して逆フーリエ変換を行うことによりダウンサンプリングデータを得るとともに（Ｓ８５）、得られたダウンサンプリングデータを出力する（Ｓ８８）。
【００９９】
ダウンサンプリング装置９０では、フーリエ空間内でダウンサンプリングが行われるので、離散データの集合の全体を反映した補間が行われる。このため、サンプリング数は減少しているものの、単なる線型補間などでは得られない、なめらかで自然なダウンサンプリング処理後のデータが得られる。
【０１００】
【発明の効果】
第１の発明の装置では、階層構造にもとづいて、基本要素のフーリエ像を合成することにより図形全体のフーリエ像が得られるので、図形に大量の基本要素が含まれるマスクデータの補正が、精度を保ちつつ高能率で達成される。
【０１０１】
第２の発明の装置では、描画ひずみを含むひずみを抑制するように補正が行われるので、転写用マスクに現れる描画ひずみを抑制することのできるマスクデータが得られる。
【０１０２】
第３の発明の装置では、転写ひずみを含むひずみを抑制するように補正が行われるので、転写像に現れる転写ひずみを抑制することのできるマスクデータが得られる。
【０１０３】
第４の発明の装置では、エッチングひずみを含むひずみを抑制するように補正が行われるので、エッチングパターンに現れるエッチングひずみを抑制することのできるマスクデータを得ることができる。
【０１０４】
第５の発明の装置では、研磨ひずみを含むひずみを抑制するように補正が行われるので、研磨後のパターンに現れる研磨ひずみを抑制することのできるマスクデータが得られる。
【０１０５】
第６の発明の装置では、エッチバックひずみを含むひずみを抑制するように補正が行われるので、エッチバック後のパターンに現れるエッチバックひずみを抑制することのできるマスクデータが得られる。
【０１０６】
第７の発明の装置では、三角形と四角形と円形とのいずれかである要素図形の群へと基本要素が分割され、要素図形ごとにフーリエ変換が行われ、その結果を重ね合わせることによって、図形の全体に対するフーリエ像が得られる。このため、基本要素がいかに複雑な形状であっても、短時間でかつ精度を劣化させることなく、図形の全体に対するフーリエ変換が達成される。その結果、マスクデータの補正が、精度を劣化させることなく、さらに高能率で達成される。
【０１０７】
第８の発明の装置では、簡単な形状の要素図形の群へと基本要素が分割されることを生かして、空間周波数成分を算出する際に、定積分計算が原始関数を用いて解析的に行われる。このため、フーリエ変換の精度がさらに向上すると同時に、計算に要する時間がさらに短縮される。
【０１０８】
第９の発明の装置では、メッシュの数が最適化されるので、無駄な計算時間を要することなく、マスクデータの補正が高い精度で達成される。
【０１０９】
第１０の発明の装置では、メッシュの数が高速フーリエ変換に適した個数に制限され、高速フーリエ変換を用いてフーリエ変換が行われるので、精度を劣化させることなく計算の能率が高められる。
【０１１０】
第１１の発明の装置では、フーリエ空間内でアップサンプリングが行われるので、図形の全体を反映した補間が行われる。このため、単なる線型補間などでは得られない、なめらかで自然な補正後のマスクデータが得られる。
【０１１１】
第１２の発明の装置では、フーリエ空間内でダウンサンプリングが行われるので、図形の全体を反映した補間が行われる。このため、メッシュ数は減少しているものの、単なる線型補間などでは得られない、なめらかで自然な補正後のマスクデータが得られる。
【０１１２】
第１３の発明の製造方法では、本発明のマスクデータ補正装置を用いてマスクデータが生成され、このマスクデータを用いて転写用マスクが形成されるので、精度の高い転写用マスクが高能率で得られる。
【０１１３】
第１４の発明の製造方法では、本発明のマスクデータ補正装置を用いてマスクデータが生成され、このマスクデータを用いて転写用マスクが形成され、さらに、この転写用マスクを用いて、レジストへの転写、レジストのパターニング、および選択的処理が施されるので、高精度のパターン構造を有する装置が高能率で得られる。
【図面の簡単な説明】
【図１】 実施の形態による各種の製造装置のブロック図である。
【図２】 図１の画像計算部４２の内部構成を示すブロック図である。
【図３】 図１の各種の製造装置による製造プロセスを示す流れ図である。
【図４】 実施の形態１による処理の説明図である。
【図５】 画像計算部４２による動作の説明図である。
【図６】 画像計算部４２による動作の説明図である。
【図７】 図形補正装置５０による動作の説明図である。
【図８】 マスク生成装置６１の構成例を示す部分切取斜視図である。
【図９】 光転写装置６２の構成例を示す説明図である。
【図１０】 半導体装置の製造プロセスを例示する製造工程図である。
【図１１】 ＣＭＰ装置６４の構成例を示す平面図である。
【図１２】 半導体装置の製造プロセスを例示する製造工程図である。
【図１３】 フーリエ変換部４２１の内部構成を示すブロック図である。
【図１４】 フーリエ変換部４２１による処理を示す流れ図である。
【図１５】 フーリエ変換部４２１による処理を示す動作説明図である。
【図１６】 フーリエ変換部４２１による処理を示す動作説明図である。
【図１７】 フーリエ変換部４２１による処理を示す動作説明図である。
【図１８】 要素図形フーリエ変換部４２１２および合成部４２２の内部構成を示すブロック図である。
【図１９】 要素図形フーリエ変換部４２１２および合成部４２２による処理を示す流れ図である。
【図２０】 メッシュ生成部４１の内部構成を示すブロック図である。
【図２１】 メッシュ生成部４１による処理を示す流れ図である。
【図２２】 アップサンプリング部４４の内部構成を示すブロック図である。
【図２３】 アップサンプリング部４４による処理を示す流れ図である。
【図２４】 アップサンプリング部４４による処理を示す動作説明図である。
【図２５】 ダウンサンプリング部４５の内部構成を示すブロック図である。
【図２６】 ダウンサンプリング部４５による処理を示す流れ図である。
【図２７】 ダウンサンプリング部４５による処理を示す動作説明図である。
【図２８】 アップサンプリング装置８０の構成を示すブロック図である。
【図２９】 アップサンプリング装置８０による処理を示す流れ図である。
【図３０】 ダウンサンプリング装置９０の構成を示すブロック図である。
【図３１】 ダウンサンプリング装置９０による処理を示す流れ図である。
【図３２】 従来のマスクデータ補正方法の手順を示す流れ図である。
【図３３】 従来のマスクデータ補正方法で採用される階層構造の一例を示す説明図である。
【符号の説明】
１０，１１，１２ 基本要素、１０ａ，１０ｃ，１０ｄ 要素図形、２０ メッシュ、２９ マスクデータ補正装置、４１ メッシュ生成部、４１１ 最小相関距離算出部、４１３ メッシュ数最適化部、４２１ 図形分割部、４２１２ 要素図形フーリエ変換部、４２２ 合成部、４２３ 空間フィルタ部、４３ 図形変換部、４５１ メッシュ除去部、５０ 図形補正装置（図形補正部）、６０転写用マスク、８０ アップサンプリング装置、８１，４２１ フーリエ変換部、８２，４４１ メッシュ付加部、８３，４４２ 新メッシュデータ設定部、８４，４２４ 逆フーリエ変換部、９０ ダウンサンプリング装置、１００ 半導体基板（材料）、１０２ レジストパターン、１０４ 膜、Ｅ１ 描画ひずみ、Ｅ２ 転写ひずみ、Ｅ３ エッチングひずみ、Ｅ４ 研磨ひずみ、Ｅ５ エッチバックひずみ、Ｆ フーリエ像、Ｆ（ｘ） 原始関数、Ｌ 画像生成領域、Ｒ
逆フーリエ像。
【発明の属する技術分野】
この発明は、マスクデータ補正装置、フーリエ変換装置、アップサンプリング装置、ダウンサンプリング装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法に関し、特に、精度を保ちつつ能率を向上させるための改良に関する。
【０００２】
【従来の技術】
近年において、大規模集積回路（ＬＳＩ）の微細化の進展にはめざましいものがあるが、これを可能にしたのが微細加工技術の発展である。その中でも光転写技術は、一括露光による高いスループット、１００年来連綿と培ってきた光学技術の実績などにより、現在もなお、微細加工技術の中心に位置している。
【０００３】
しかしながら、微細パターンの加工寸法が、露光光の波長よりも小さくなってしまった現在では、光転写技術の限界を見極めること、解像力および焦点深度の限界を克服することなどが重要となっている。このような解析を行うために、光学像計算を行う技術、計算した光学像から発生したひずみを補正する技術などは、近年特に注目を浴びている。図３２は、その一例として、特開平８−２９７６９２号公報（以下、文献１）に開示される本願発明者の発明になるマスクデータ補正方法の手順を示すフローチャートである。
【０００４】
この方法は、文献１に詳細に開示されており、既に周知技術であるので、ここでは簡単に紹介するにとどめる。この方法による処理Ｓ９０が開始されると、回路設計およびレイアウト設計が行われることにより（Ｓ９１，Ｓ９２）、まず、レイアウトデータが記憶媒体に格納される（Ｓ９３）。このレイアウトデータは、階層構造を有する図形の基本要素の形状と階層構造とを規定する。つぎに、レイアウトデータが展開され（Ｓ９４）、プロセス条件が入力される（Ｓ９５）。その後、メッシュが生成され（Ｓ９６）、画像計算が行われる（Ｓ９７）。つぎに、画像計算の結果とレイアウトデータとの比較を通じて、図形の補正が行われ（Ｓ９８）、その結果である補正データが出力される（Ｓ９９）ことにより、処理Ｓ９０が終了する。
【０００５】
さらに、これらの技術の使用にあたっては、光学系の収差に起因する光学像の劣化などにも注意を払う必要がある。この技術に関しては、いずれも本願発明者の発明になる特開平９−１６７７３１号公報（以下、文献２）あるいは特開平１０−３３５２２４号公報（以下、文献３）に、その詳細が述べられている。さらに、フルショットレベルの長距離相関が問題となるケースもある。
【０００６】
これらの評価あるいは最適化を行うためには、様々なケースに関して、光学像に関する計算結果と実験結果との対応関係を調べる必要がある。しかしながら、光学像に関する計算は、マスク図形をフーリエ変換した後、逆フーリエ変換する必要があるなど、一般的に多大な計算量を必要とする。そのため、フーリエ変換を高速に実行するために、多くの提案がなされている。一般的なものとしては：
(1) 高速フーリエ変換（FFT；Fast Fourier Transformation）（例えば、「科学計測のための波形データ処理」南茂夫，ＣＱ出版社，に記載）；
(2) OCA（Optical Coherent Approximation）（例えば、Y.C Pali and T.Kailath J.OP Soc.Am A,Vol.11(1994)2438に記載）；
(3) 不等間隔フーリエ変換（例えば、E.Barouch,B.Bradie,U.Hollerbach,and S.A.Orszag,J.Vac.Sci.and Technol.B8(1990)1432；E.Barouch,B.Bradie, U.Hollerbach,and S.A.Orszag,Proc.SPIE Vol.1465(1991)254；E.Barouch,U.Hollerbach,S.A.Orszag,B.Bradie and M.Peckcrar,IEEE Electron Device Lett.,EDL-12(1991)513などに記載）；
(4) 部分コピーレント近似（例えば、M.Yeung:Proc,Kodak Microelectoronics Seminar INTERFACE '85（KTI Chemicals,Inc,San Diego,1986）p.115；M.Yeung：Proc.SPIE Vol.922(1988)149などに記載)；および、
(5) 超並列演算（例えば、K,Kamon, W.Wakamiya,H.Nagata a,K.Moriizumi,T,Miyamoto ,Y ,Myoi and M.Tanaka;Proc,SPIE Vol.2512(1995)491；T.Hanawa,K.kamon,A.Nakae,S.Nakao,and K.Moriizumi: Proc,SPIE Vol.2726(1996)640；A.Nakae,K.Kamon,T.Hanawa,K.Moriizumi and S.Nakao :Jpn.J.Appl.phys.Vol.35(1996)6395などに記載)が、知られている。
【０００７】
これらの技術を通じて、近年には、著しい高速度化が進められてきた。これらの技術は、それぞれに非常に有効な技術であり、微細加工技術の革新に多大な貢献をなしたが、ＬＳＩのフルショット計算をするには、これらを組み合わせてもまだ十分とは云えない。なぜなら、一例として現在開発中である１Ｇ（ギガ）ビットのＤＲＡＭを挙げると、１Ｇ個という膨大な数のトランジスタを縦横に敷き詰めることにより、メモリセルアレイが形成されるからである。また、ロジックデバイス（論理回路）であっても、小規模なＲＡＭが数多く含まれた構造を有している。さらに加えて、ＬＳＩは今後ともますます高集積化が進むものと考えられている。
【０００８】
従来は、一旦フラット展開を行った後で図形データを処理する手法（例えば、cadence社のdracula）が一般的であった。これに対して、大量の図形を扱うために、図形データの階層構造を利用してレイアウト検証等の演算を実行する装置（例えば、arant社のhercules；menter社のcaliber；lucent社のcloverなど）が、最近において開発されている。これらの装置では、図３３が例示するように、いくつかのデータをセル９１にまとめると共に、セル同士の配置や階層構造を維持したまま、図形演算等処理することによって高速化が図られていた。図３３では、画像生成領域９０に多数のセル９１が配置され、セル９１の中に図形の基本要素９２が配置されている。
【０００９】
これらの装置は、図形同士の単純な演算、比較などを速く実行できるので、デザインルールチェック、簡単な図形同士の論理演算、あるいはサイジング等の用途に適している。
【００１０】
【発明が解決しようとする課題】
しかしながら、ある図形の影響あるいは相関が、複数のセルにまたがって広く及ぶ場合では、各要素セルを展開せざるを得ないので、データ処理の高速化を達成できないばかりでなく、むしろ、処理能力が劣化する場合すらあることが知られている。
【００１１】
一方、光学像計算の用途では、ある図形の影響は、光学系の可干渉距離内に及んでいる。また、ドライエッチングにおけるマイクロローディング効果あるいはマスク描画における近接効果は、約１０μｍにも及ぶ場合がある、従って、図形要素同士が互いに干渉や影響し合う様子を計算する必要がある。むしろ、リソグラフィをはじめとする各種のプロセスシミュレーションでは、この相関の様子を計算することこそが本質であると言える。そして、この光学的な干渉性あるいは各種近接効果は、一般に複数のセルにまたがっている場合が多いので、従来においてはセルを全展開して評価する必要があった。従って、階層化されたデータを近接補正計算に利用しても、最終的にはやはり全展開せざるを得ず、階層処理の有効性を十分に発揮できないという問題点があった。
【００１２】
本発明は、従来の技術における上記した問題点を解消するためになされたもので、レイアウトデータの階層構造を有効に利用して、精度を高く維持しつつ処理の能率を高めることのできるマスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明の装置は、階層構造を有する図形の基本要素の形状と前記階層構造とを規定するレイアウトデータと、製造プロセス条件とにもとづいて、製造プロセスに用いられる転写用マスクのパターン形状を表現するマスクデータを、製造プロセスで予測されるひずみを抑制する形態で生成するマスクデータ補正装置であって、前記基本要素をフーリエ変換することにより前記基本要素のフーリエ像を得るフーリエ変換部と、前記階層構造にもとづいて前記基本要素の前記フーリエ像をフーリエ空間内で合成することにより前記図形のフーリエ像を得る合成部と、前記図形の前記フーリエ像に対して、前記ひずみに対応した空間フィルタ処理を施す空間フィルタ部と、前記空間フィルタ処理を施された前記フーリエ像に対して、逆フーリエ変換を行うことにより、前記ひずみを反映した逆フーリエ像を得る逆フーリエ変換部と、前記図形変換部が出力する前記図形と前記レイアウトデータが規定する前記図形とを比較することにより、前記ひずみを抑制する方向へ、前記レイアウトデータが規定する前記図形を補正し、前記マスクデータとして出力する図形補正部と、を備える。
【００１４】
第２の発明の装置では、第１の発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて電子線描画を用いて前記転写用マスクを形成する際に生じる描画ひずみを含む。
【００１５】
第３の発明の装置では、第１または第２の発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを用いて転写を実行するときに転写像に生じる転写ひずみを含む。
【００１６】
第４の発明の装置では、第１ないし第３のいずれかの発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを転写することにより形成されたレジストパターンを用いて選択的エッチングを実行するときに、エッチングパターンに生じるエッチングひずみを含む。
【００１７】
第５の発明の装置では、第１ないし第４のいずれかの発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを転写することにより形成されたレジストパターンを用いて選択的エッチングを実行した後に、堆積された膜に対する研磨処理を実行するときに研磨後のパターンに生じる研磨ひずみを含む。
【００１８】
第６の発明の装置では、第１ないし第４のいずれかの発明のマスクデータ補正装置において、前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを転写することにより形成されたレジストパターンを用いて選択的エッチングを実行した後に、堆積された膜に対するエッチバック処理を実行するときにエッチバック後のパターンに生じるエッチバックひずみを含む。
【００１９】
第７の発明の装置では、第１ないし第６のいずれかの発明のマスクデータ補正装置において、前記フーリエ変換部が、前記基本要素を、三角形と四角形と円形とのいずれかである要素図形の群へと分割する図形分割部と、前記要素図形の群の各々に対して個別にフーリエ変換を行うことにより、前記要素図形の群の各々のフーリエ像を得る要素図形フーリエ変換部と、を備える。
【００２０】
第８の発明の装置では、第７の発明のマスクデータ補正装置において、前記要素図形フーリエ変換部が、前記フーリエ像を得るために空間周波数成分を算出する際に、原始関数を用いて解析的に定積分計算を行う。
【００２１】
第９の発明の装置では、第１ないし第８のいずれかの発明のマスクデータ補正装置において、実空間と前記フーリエ空間とに画像生成領域を設定し、当該画像生成領域にメッシュを設定するメッシュ生成部をさらに備え、前記メッシュ生成部は、前記製造プロセス条件にもとづいて、前記製造プロセスにおける最小相関距離を算出する最小相関距離算出部と、メッシュ幅が前記最小相関距離を超えない範囲で最も大きく、かつメッシュ数が正の整数となるように、前記画像生成領域の直交する二方向の各々に沿ったメッシュの数を決定するメッシュ数最適化部と、を備える。
【００２２】
第１０の発明の装置では、第９の発明のマスクデータ補正装置において、前記メッシュ数最適化部が、前記正の整数をｎ＝２i３j５k（ｉ，ｊ，ｋはいずれも０または正の整数）で規定される正の整数ｎへと限定し、前記フーリエ変換部が、高速フーリエ変換を用いて前記フーリエ変換を行う。
【００２３】
第１１の発明の装置では、第１ないし第８のいずれかの発明のマスクデータ補正装置において、実空間と前記フーリエ空間とに画像生成領域を設定し、当該画像生成領域にメッシュを設定するメッシュ生成部と、前記空間フィルタ処理後の画像データに新たなメッシュを付加するメッシュ付加部と、付加された前記メッシュ上の画像データにゼロの値を設定し、前記メッシュが付加される前の前記画像データとともに出力する新メッシュデータ設定部と、をさらに備え、前記逆フーリエ変換部は、前記新メッシュデータ設定部が出力する画像データに対して前記逆フーリエ変換を行う。
【００２４】
第１２の発明の装置では、第１ないし第８のいずれかの発明のマスクデータ補正装置において、実空間と前記フーリエ空間とに画像生成領域を設定し、当該画像生成領域にメッシュを設定するメッシュ生成部と、前記空間フィルタ処理後の画像データから一部のメッシュを除去するメッシュ除去部とを、さらに備え、前記逆フーリエ変換部は、前記メッシュ除去部が出力する画像データに対して前記逆フーリエ変換を行う。
【００２５】
第１３の発明の製造方法は、転写用マスクの製造方法であって、(a)第１ないし第１２のいずれかの発明のマスクデータ補正装置を用いて前記マスクデータを生成する工程と、(b)前記工程(a)で生成されたマスクデータを用いて転写用マスクを形成する工程と、を備える。
【００２６】
第１４の発明の製造方法は、パターン構造を有する装置の製造方法であって、(a)第１ないし第１２のいずれかの発明のマスクデータ補正装置を用いて前記マスクデータを生成する工程と、(b)前記工程(a)で生成されたマスクデータを用いて転写用マスクを形成する工程と、(c)製造対象としての装置の材料の表面にレジストを形成する工程と、(d)前記工程(b)で形成された転写用マスクを前記レジストへ転写する工程と、(e)前記工程(d)で転写されたパターン形状に前記レジストをパターニングする工程と、(f)パターニングされた前記レジストを遮蔽体として用いることにより、前記材料へ選択的処理を施す工程と、を備える。
【００３０】
【発明の実施の形態】
実施の形態１．
図１は、製造対象としての装置（例えば、半導体装置および液晶表示装置）の回路設計から製品出荷へ至る本実施の形態の製造プロセスを実行する各種の製造装置の構成を示すブロック図である。図２は、図１における画像計算部４２の内部構成を示すブロック図である。さらに、図３は、図１の各種の製造装置を用いて実行される製造プロセスの手順を示すフローチャートである。
【００３１】
以下において、図１〜図３を参照しつつ、本実施の形態の装置および方法について説明する。なお、図１における画像計算部４２以外の各要素、および図３における画像計算工程（Ｓ２４）以外の各工程は、それ自体においては従来周知の技術であるので、それらについての詳細な説明は略し、簡単な説明を付するにとどめる。また、以下の説明では、製造対象としての装置が半導体装置である例を、主として取り上げるが、本発明はこの形態に限定されるものではない。
【００３２】
製造対象としての装置の製造プロセスが開始されると、元図を表現するレイアウトデータが元図作成装置３０によって作成される（Ｓ１）。ここで、元図とは、図形補正（Ｓ３）が加えられた後の図形と対比される図形補正の前の図形を意味している。元図作成装置３０では、まず、オペレータが外部から与える設計条件にもとづいて、回路設計部３１によって回路設計（Ｓ１１）が行われる。回路設計は、設計対象とされる回路が所望の機能および性能を達成できるように行われる。
【００３３】
その後、回路設計がなされた回路に関するデータと、外部から与えられる設計条件とにもとづいて、レイアウト設計部３２によってレイアウト設計（Ｓ１２）が行われる。すなわち、設計された回路を半導体基板の上に実現するための転写用マスクのパターン形状を規定するレイアウトデータが生成される。生成されたレイアウトデータは、レイアウトデータ用記憶媒体３３へ格納される（Ｓ１３）。
【００３４】
大規模集積回路では、メモリセルアレイなどの回路要素の中に、基本要素がアレイ状に数多く配列する場合が多い。このような回路のレイアウトデータは、基本要素＋階層構造という形式で格納しておくと、記憶媒体の記憶容量を節約できるので効率がよい。このため、大規模集積回路のレイアウトデータは、階層構造を有する図形の基本要素の形状と階層構造とを規定するデータとして格納される。
【００３５】
図４は、レイアウトデータにおける階層構造を例示する説明図である。図４の例では、半導体チップ１にメモリ２、入出力インタフェース３、およびロジック（論理）回路４が配置されている（図４(a)）。メモリ２には、周辺回路５とメモリセルアレイ６とが配置されており、メモリセルアレイ６には、多数のメモリセル７がマトリクス状に配置されている（図４(b)）。メモリセル７には、階層構造の最下位に位置する図形である基本要素１０，１１，１２が配置されている（図４(c)）。
【００３６】
つぎに、図形補正が行われない場合には（Ｓ１ａ）、レイアウトデータは、転写用マスクを形成するためのマスクデータとして、そのまま利用される。一方、図形補正が行われる場合には（Ｓ１ａ）、マスクデータ補正装置２９により、画像生成（Ｓ２）および図形補正（Ｓ３）が実行される。画像生成（Ｓ２）は画像生成装置４０によって実行され、図形補正（Ｓ３）は図形補正装置５０によって実行される。
【００３７】
画像生成（Ｓ２）では、まず、レイアウトデータ用記憶媒体３３から階層構造を有するレイアウトデータが入力され（Ｓ２１）、さらに外部からプロセス条件（すなわち、製造プロセスに関する条件）が入力される（Ｓ２２）。プロセス条件は、例えば、転写用マスクの描画方法（電子線描画、レーザー描画、低反射マスクの種類、位相シフト法の種類）、露光装置の光学パラメータ（波長、開口数、開口数比σ、超解像の種類、など）、レジストに関する条件（プリベーク、ＰＥＢ、ネガ・ポジ、ノボラック系、化学増幅系、ドライ／ウェット現象、など）、およびエッチング条件（ドライ／ウェットなど）などを規定する。
【００３８】
つぎに、メッシュ生成部４１によって、実空間とフーリエ空間とに画像生成領域（すなわち、評価対象の計算対象領域）が設定され、この画像生成領域にメッシュが設定される（Ｓ２３）。具体的には、図示しない記憶媒体の中に、実空間の画像生成領域およびフーリエ空間の画像生成領域に対応したメモリ領域が割り当てられる。
【００３９】
つぎに、画像計算部４２によって、画像計算が行われる（Ｓ２４）。画像計算（Ｓ２４）では、まずフーリエ変換部４２１（図２）によって、レイアウトデータに規定される基本要素がフーリエ変換され、それにより基本要素のフーリエ像が得られる。つぎに、合成部４２２によって、レイアウトデータに規定される階層構造にもとづいて基本要素のフーリエ像がフーリエ空間内で重ね合わされることにより、画像生成領域全体の図形のフーリエ像が得られる（Ｓ２４２）。
【００４０】
つづいて、空間フィルタ部４２３によって、全体の図形のフーリエ像に対して、製造プロセスで予測されるひずみ（歪）に対応した空間フィルタ処理が施される。ひずみは、プロセス条件にもとづいて予測される。実施の形態２で詳述するように、製造工程の各段階で様々なひずみＥ１〜Ｅ５が生まれる。これらのいずれを反映させるかについては、図１に示すように、オペレータが外部から指示することが可能である。
【００４１】
各種のひずみに対応した空間フィルタ処理それ自体は、周知技術である。例えば、光学系の開口数の影響を考慮するには、円形のローパスフィルタ処理を行うと良い。また、製造装置の特性における方向依存性を考慮するには、楕円形のフィルタ処理を行うと良い。
【００４２】
つぎに、逆フーリエ変換部４２４により、空間フィルタ処理後のフーリエ像に対して、逆フーリエ変換が行われることにより、ひずみを反映した逆フーリエ像が得られる。すなわち、画像計算部４２からは、ひずみを反映した逆フーリエ像が出力される。
【００４３】
図５および図６は、以上に述べたメッシュ生成部４１および画像計算部４２の動作を例示する説明図である。図５の例では、図４に例示したメモリ２に画像生成領域Ｌが設定されている。メッシュ生成部４１が生成するメッシュ２０は、実空間における画像生成領域Ｌには、図５(a)が例示するように設定される。空間フィルタ処理が施されない場合、すなわち、ひずみが反映されない場合には、画像計算部４２が出力する逆フーリエ像は、例えば図５(b)が示すとおりとなる。図５(b)には、図４(c)に描かれる基本要素１２の逆フーリエ像が例示されている。
【００４４】
図４(c)に例示される基本要素１０，１１，１２は、レイアウトデータにおいては、図形データとして記述されている。図形データでは、基本要素１０，１１，１２の形状が、例えばそれら各々の角の座標値の組で記述される。これに対して、フーリエ変換部４２１は、従来周知のようにフーリエ空間に設定されたメッシュ上の画像データとして、フーリエ像を生成する。
【００４５】
また、逆フーリエ変換部４２４は、図５(b)が例示するように、実空間に設定されたメッシュ２０上の画像データとして、逆フーリエ像を生成する。図５(b)は、画像データの数値をメッシュ２０の区画ごとに例示している。図５(b)の例では、基本要素１２が存在する区画では、数値は０であり、存在しない区画では１である。存在する比率に応じて、０〜１の範囲の値が付与されている。
【００４６】
図５(b)の例では、ひずみが反映されていないので、逆フーリエ像が表現する基本要素１２の形状は、レイアウトデータが表現する基本要素１２（図４(c)）と同一である。これに対して、空間フィルタ処理が施される場合、すなわち、ひずみが反映される場合には、画像計算部４２が出力する逆フーリエ像は、例えば図６が示すとおりとなる。
【００４７】
図１〜３に戻って、画像計算部４２が出力する画像データである逆フーリエ像は、図形変換部４３によって、レイアウトデータと同様の図形データの形式へと変換される（Ｓ２５）。図形補正部５０は、図形変換部４３が出力する図形とレイアウトデータが規定する図形とを比較することにより、ひずみを抑制する方向へ、レイアウトデータが規定する図形を補正し、マスクデータとして出力する（Ｓ３）。
【００４８】
例えば、画像計算部４２による計算の結果、大きく仕上がると予想される部分については、アンダーサイジング、逆に小さく仕上がると予想される部分にはオーバーサイジングを行うことにより、総合的なプロセスマージンの向上が図られる。図７は補正後の基本要素１２ｂの形状を例示する説明図である。図７の例では、ひずみがないときの基本要素１２の形状が図５(b)のとおりであり、ひずみを考慮したときの基本要素１２ａの形状が、図６のとおりであるため、ひずみを抑制ないし解消するために、図７が示すように図形補正が行われる。なお、図形補正部５０の構成および動作については、文献１に詳細に開示されており、周知技術の一つであるので、その詳細な説明は略する。
【００４９】
マスク生成装置６１は、図形補正部５０が出力するマスクデータにもとづいて、転写用マスクを生成する（Ｓ４）。光転写装置６２は、半導体装置の材料としての半導体基板の表面に形成されたレジストへ、転写用マスクを転写する（Ｓ５）。周知のように、転写後のレジストは、転写されたパターン形状にパターニングされる。基板エッチング装置６３は、パターニングされたレジストを遮蔽体として用いることにより、半導体基板へ選択的エッチング処理を施す（Ｓ６）。ＣＭＰ装置またはエッチバック装置６４は、選択的エッチング処理が施された半導体基板の上に堆積された膜に対して、ＣＭＰ（化学的機械的研磨）またはエッチバック処理を施す（Ｓ７）。このような各種の処理を経ることにより、半導体装置が製品へと完成される。
【００５０】
以上のように、本実施の形態のマスクデータ補正装置２９では、階層構造にもとづいて、基本要素のフーリエ像を合成することにより図形全体のフーリエ像が得られるので、図形に大量の基本要素が含まれるマスクデータの補正が、精度を保ちつつ高能率で達成される。
【００５１】
実施の形態２．
本実施の形態では、画像計算部４２に反映される製造プロセス上の様々なひずみについて説明する。一例として、製造対象としての装置が半導体装置である場合を取り上げるが、液晶表示装置など他の装置の製造プロセスにおいても、同様のひずみを想定することができ、画像計算部４２へ反映させることが可能である。これらのひずみを空間フィルタ部４２３へ反映させる技術、および図形補正装置５０でひずみを抑制させる技術それ自体は、従来周知である。
【００５２】
図８は、マスク生成装置６１の周知の構成例を示す部分切取斜視図である。ＬａＢ６電子銃６１０で生成された電子ビームは、可変成型レンズ部６１ａを構成する第１成形アパーチャ６１１、第１成形レンズ６１２、第１成形偏向器６１３、第２成形レンズ６１４、第２成形アパーチャ６１５、縮小レンズ６１６およびブランキング電極６１７を通過した後、収束偏向レンズ部６１ｂを構成する偏向器６１８および縮小レンズ６１９を経て、転写用マスク６０の上の一点に収束する。マスク生成装置６１へ入力されるマスクデータにもとづいて、転写用マスク６０には、マスクデータが表現する図形が描画される。
【００５３】
このとき、マスクデータが表現する図形と、転写用マスク６０に描画される図形との間には、描画ひずみＥ１（図３）が生じる。転写用マスク６０に描画される図形は、電子ビームのエネルギーの蓄積分布像に相当する。電子ビームの代わりに、レーザビームを用いた場合には、描画される図形はレーザビームのエネルギー蓄積分布像に相当する。マスクデータ補正装置２９では、これらのエネルギー蓄積分布像を用いて、近接補正を行うことができ、それにより描画ひずみＥ１を抑制ないし解消することができる。
【００５４】
図９は、光転写装置６２の周知の構成例を示す説明図である。なお、本明細書において、転写マスクの転写に用いられる「光」は、紫外線等をも包含する電磁波を広く代表する。ランプ６２０で生成された光は、ミラー６２１、レンズ６２２、フライアイ６２３、レンズ６２２ａ、二次光源板６２５、レンズ６２２ｂ、ミラー６２１ａ、レンズ６２２ｃ、転写マスク６０、レンズ６２２ｄ、ひとみ面６２６およびレンズ６２２ｅを経ることにより、半導体基板（半導体ウェハ）１００の表面に照射される。これにより、転写マスク６０の図形が半導体基板１００の表面へ転写される。このとき、転写用マスク６０に描画される図形と半導体基板１００の表面の転写像との間には、転写ひずみＥ２（図３）が生じる。マスクデータ補正装置２９では、光学像を用いて光近接補正を行うことができ、それにより転写ひずみＥ２を抑制ないし解消することができる。
【００５５】
図１０は、半導体装置の製造プロセスを例示する製造工程図である。この製造プロセスでは、はじめに半導体基板１００が準備され（図１０(a)）、つぎに半導体基板１００の主面の上にレジスト１０１が塗布される（図１０(b)）。その後、光転写装置６２を用いることにより、転写用マスクの図形が、レジスト１０１に転写され、現像処理を施すことによってレジストパターン１０２が形成される（図１０(c)）。
【００５６】
つぎに、レジストパターン１０２を遮蔽体として用いることにより、半導体基板１００の主面に選択的エッチングが施される（図１０(d)）。このときに形成されるエッチングパターンには、転写像からのひずみであるエッチングひずみＥ３（図３）が生じる。マスクデータ補正装置２９では、エッチングにおけるマイクロローディング効果像を用いて、近接補正を行うことができ、それによりエッチングひずみＥ３を抑制ないし解消することができる。
【００５７】
つづいて、等方的デポジションが施されることにより、エッチング後の半導体基板１００を覆うように膜１０４が堆積される（図１０(e)）。図１０(e)が示すように、膜１０４の表面には、エッチングパターンに対応した凹凸が形成される。その後、ＣＭＰを施すことにより、半導体基板１００の主面が露出するまで膜１０４が研磨される（図１０(f)）。
【００５８】
図１１は、ＣＭＰを実行するためのＣＭＰ装置６４の周知の構成例を示す平面図である。回転するテーブル６４０の上に半導体基板１００が載置されており、半導体基板１００はテーブル６４０の上でさらに自転する。図１１では、半導体基板１００のチップ形成領域１１０が矩形で描かれている。テーブル６４０の上方には図示しない研磨布が取り付けられており、この研磨布は半導体基板１００の各々の主面へ押圧されている。そして、テーブル６４０の公転と半導体基板１００の自転との二つの回転モードを通じて、半導体基板１００の主面が、研磨布との機械的摩擦、および薬液の化学作用によって研磨される。
【００５９】
図１０(f)に戻って、エッチングパターンに粗密が存在すると、研磨パターンを有する膜１０５に、半導体基板１００の主面の法線方向に沿った研磨ひずみＥ４が生じる。マスクデータ補正装置２９では、研磨像を用いてＣＭＰ補正を行うことができ、それにより研磨ひずみＥ４を抑制ないし解消することができる。
【００６０】
図１２は、図１０(e)の工程の後に、ＣＭＰの代わりにエッチバック処理を施す工程を示す製造工程図である。この工程によって、膜１０５のエッチバックパターンには、半導体基板１００の主面の法線方向に沿ったエッチバックひずみＥ５が生じる。マスクデータ補正装置２９では、エッチバック像を用いて補正を行うことができ、それによりエッチバックひずみＥ５を抑制ないし解消することができる。
【００６１】
実施の形態３．
図１３は、フーリエ変換部４２１の好ましい内部構成を示すブロック図である。また、図１４は、フーリエ変換部４２１によるフーリエ変換（Ｓ２４１）の好ましい内部フローを示すフローチャートである。図１３が示すフーリエ変換部４２１は、図形分割部４２１１および要素図形フーリエ変換部４２１２を備えている。また、図形分割部４２１１は、三角形分割部４２１３、四角形分割部４２１４および円形分割部４２１５を備えている。これらの分割部４２１３，４２１４，４２１５にはレイアウトデータが入力される。
【００６２】
フーリエ変換（Ｓ２４１）が開始されると、三角形分割部４２１３は、レイアウトデータが規定する基本要素を、一つまたは複数の三角形に分割する（Ｓ２４１１）。例えば、図１５が示す基本要素１０に対して、図１６が示すように、直角三角形１０ａが基本要素１０から分離される。これにより、基本要素１０には直角多角形１０ｂが残る。
【００６３】
つぎに、四角形分割部４２１４は、基本要素を一つまたは複数の四角形に分割する（Ｓ２４１２）。例えば、図１６が示す直角多角形１０ｂから、図１７が示すように四角形１０ｃ，１０ｄが分離される。このように、基本要素が如何に複雑な多角形であっても、単純な三角形と四角形との集合へと分割することができる。
【００６４】
レイアウトデータが規定する基本要素が円をも含む場合には、円形分割部４２１５によって、円の部分がさらに分離される（Ｓ２４１３）。このようにして、基本要素が、三角形、四角形および円形のいずれかである要素図形の集まりへと分割される。
【００６５】
要素図形フーリエ変換部４２１２は、分割されてなる要素図形の群の各々に対して個別にフーリエ変換を行うことにより、要素図形の群の各々のフーリエ像を得る（Ｓ２４１４）。三角形、四角形および円形はいずれも単純な形状であるため、要素図形フーリエ変換部４２１２は、簡単な計算を通じてフーリエ変換を容易かつ迅速に遂行することが可能である。要素図形フーリエ変換部４２１２で得られた要素図形ごとのフーリエ像は、合成部４２３（図２）によって画像生成領域全体の図形のフーリエ像へと合成される。
【００６６】
以上のように、本実施の形態では、三角形と四角形と円形とのいずれかである要素図形の群へと基本要素が分割され、要素図形ごとにフーリエ変換が行われ、その結果を重ね合わせることによって、画像生成領域全体の図形に対するフーリエ像が得られる。このため、基本要素が如何に複雑な形状であっても、短時間でかつ精度を劣化させることなく、画像生成領域全体の図形に対するフーリエ変換が達成される。フーリエ変換には、近似計算は含まれていないので、近似ではない正確なフーリエ像が得られる。
【００６７】
また、本実施の形態のフーリエ変換部４２１は合成部４２３と組み合わせることによって、マスクデータ補正装置２９への用途以外に、一般に複雑な図形に対するフーリエ像を簡単かつ迅速に得るフーリエ変換装置として、様々な分野に応用することも可能である。
【００６８】
実施の形態４．
図１８は、要素図形フーリエ変換部４２１２および合成部４２２の好ましい内部構成を示すブロック図である。また、図１９は、要素図形フーリエ変換部４２１２による処理（Ｓ２４１４）および合成部４２２による処理（Ｓ２４２）の好ましい内部フローを示すフローチャートである。図１８が示す要素図形フーリエ変換部４２１２は、要素図形の形状に応じた３種の空間周波数成分算出部４２１２１，４２１２２，４２１２３を備えている。空間周波数成分算出部４２１２１，４２１２２，４２１２３には、図形分割部４２１１（図１３）が出力する要素図形データが入力される。また、合成部４２２は、第１合成部４２２１および第２合成部４２２２を備えている。
【００６９】
要素図形フーリエ変換部４２１２に要素図形データが入力されると（Ｓ２４１４１）、３種の空間周波数成分算出部４２１２１，４２１２２，４２１２３は、それぞれ、要素図形の中の三角形、四角形および円形に対するフーリエ変換を個別に実行し、それぞれのフーリエ像（すなわち空間周波数成分の集合）を得る（Ｓ２４１４２，Ｓ２４１４３，Ｓ２４１４４）。各空間周波数成分は、実空間でのｘ、ｙ方向に沿ったフーリエ積分を実行することにより得られる。
【００７０】
第１合成部４２２１は、要素図形ごとのフーリエ像を階層構造にしたがって重ね合わせる（Ｓ２４２１）。これによって、画像生成領域全体の要素図形に対するフーリエ像が、要素図形ごとに得られる。第２合成部４２２２は、第１合成部４２２１で得られた要素図形ごとのフーリエ像を重ね合わせる（Ｓ２４２２）。その後、画像生成領域全体の図形に対する処理が終了していなければ（Ｓ２４２２）、処理はステップＳ２４１４２へ戻り、逆に終了しておれば（Ｓ２４２３）、画像生成領域全体の図形に対するフーリエ像が得られる（Ｓ２４２４）。
【００７１】
以上の手順では、一度計算した要素図形のフーリエ積分によって得られた空間周波数成分が、階層構造に従って繰り返し利用される。従って、フーリエ積分の回数および三角関数の演算の回数が著しく低減されるので、フーリエ変換の処理能力が飛躍的に向上する。さらに、大規模のデータがであっても実用的な計算時間で処理できる。また、この階層処理は近似を含んでおらず、厳密計算であるため、計算精度が高い。尚、得られる結果は、階層構造を展開して各図形のフーリエ積分をした場合と全く同じであることが確認されており、計算精度に劣化がないことが実証されている。
【００７２】
従来技術である実空間上での重ね合わせによれば、いずれも相関距離の長い(1)電子ビームの前方散乱あるいは後方散乱、(2)光学的な干渉の効果、(3)マイクロローディング効果、(4)研磨布の変形の効果等を正しく導入することは難しいという問題点があった。これに対して、本発明の各実施の形態においては、重ね合わせはフーリエ空間上で行われているので、これらの相関距離の長い効果を正しく反映させることが容易である。
【００７３】
実施の形態５．
実施の形態３および４の要素図形フーリエ変換部４２１２が、要素図形の空間周波数成分を計算する際には、要素図形をビットマップに展開した上で数値積分を行うという、フーリエ変換において通常の手法を採用することができる。しかしながら、フーリエ変換の対象となる図形が、簡単な三角形、四角形または円形であることを生かして、つぎの数１が示すように、フーリエ積分の原始関数Ｆ（ｘ）を求め、これを用いて定積分を解析的に算出するという手法を採用することが可能である。それにより、フーリエ変換の精度が向上すると同時に、高速計算が達成される。
【００７４】
【数１】
実施の形態６．
図２０は、メッシュ生成部４１の好ましい内部構成を示すブロック図である。また、図２１は、メッシュ生成部４１によるメッシュ生成（Ｓ２３）の好ましい内部フローを示すフローチャートである。図２０が示すメッシュ生成部４１によるメッシュ生成（Ｓ２３）が開始されると、最小相関距離算出部４１１は、製造プロセス条件にもとづいて、製造プロセスにおける最小相関距離を算出する（Ｓ２３１）。最小相関距離は、例えば、光学系の場合には最小解像力Ｒに相当し、Ｒは、Ｒ＝λ／４ＮＡにて与えられる。ここで、λは露光波長、ＮＡは投影レンズの開口数である。
【００７６】
つぎに、画像生成領域設定部４１２によって、画像生成領域Ｌ（図５(a)）が設定される（Ｓ２３２）。つぎに、メッシュ数最適化部４１３によって、最適なメッシュ数が決定される。メッシュ幅が最小相関距離を超えない範囲で最も大きく、かつメッシュ数が正の整数となるように、画像生成領域の直交する二方向の各々に沿ったメッシュの数が、最適なメッシュの数として決定される。より好ましくは、メッシュ幅が最小相関距離を超えない範囲で最も大きく、かつメッシュ数ｎは、ｎ＝２i３j５k（ｉ，ｊ，ｋは０か正の整数）となるように決定される（Ｓ２３４，２３５）。後者の場合には、２，３，５の倍数で使用できるＦＦＴ（高速フーリエ変換）を利用することが可能となる。
【００７７】
上記の条件の特別な場合として、ｎ＝２i（ｉは正の整数）を満たすには、つぎの数２の条件を満たすように、仮分割数ｎ０が決定される。ここで、ceilは切り上げ整数化関数である。つぎに、数３にしたがってメッシュ数ｎを決定すると、メッシュ数が２のべき乗となり、これも高速フーリエ変換（ＦＦＴ）を利用する上で好都合となる。
【００７８】
【数２】
【数３】
メッシュ発生部４１４は、メッシュ数最適化部４１３で決定されたメッシュの数にしたがってメッシュを発生する（Ｓ２３３）。
【００８１】
以上のように、本実施の形態では、必要最小限のメッシュ数が設定できるので、計算精度の観点から必要限度を超えたメッシュを生成することによる無駄な計算を省くことできるので、計算精度を高く維持しつつ処理を高速化することができる。
【００８２】
実施の形態７．
実施の形態６にしたがって計算精度上必要最小限のメッシュを用いて計算を行い、その結果を表示させると、人間の視覚の上では粗く感じられる場合がある。このような場合には、アップサンプリングを行うと良い。図２２は、このような目的のために図２の空間フィルタ部４２３と逆フーリエ変換部４２４との間に介挿されるアップサンプリング部４４の内部構成を示すブロック図である。アップサンプリング部４４は、メッシュ付加部４４１および新メッシュデータ設定部４４２を備えている。また、図２３は、アップサンプリング部４４による処理の手順を示すフローチャートである。
【００８３】
メッシュ付加部４４１は、空間フィルタ部４２３から入力される画像データに新たなメッシュを付加する（Ｓ２６１）。新メッシュデータ設定部４４２は、付加されたメッシュ上の画像データにゼロの値を設定し、メッシュが付加される前の画像データとともに、逆フーリエ変換部４２４へ出力する（Ｓ２６２）。
【００８４】
図２４は、メッシュ付加部４４１および新メッシュデータ設定部４４２による処理を示す説明図である。フーリエ空間におけるフーリエ像Ｆ（図２４(a)）は、逆フーリエ変換部４２４による逆フーリエ変換により、実空間上の逆フーリエ像Ｒへ変換される（図２４(b)）。これに対し、フーリエ空間においてメッシュを付加し、さらに付加されたメッシュ上の画像データにゼロの値を付加すると（図２４(a)）、その逆フーリエ像Ｒは、図２４(c)が示すように、図２４(b)の画像よりも緻密な画像となる。
【００８５】
例えば、フーリエ空間上に新たなメッシュを付加して、２次元で２×２倍のメッシュへとメッシュ数を増加させた場合には、実空間へ逆フーリエ変換したときに、２次元で２×２倍のメッシュへとアップサンプリングされている。メッシュ数を増加させる比率は、一般に任意であるが、例えば２×２倍のように、ＦＦＴを利用することができる比率に設定するのが望ましい。
【００８６】
以上のように、本実施の形態では、フーリエ空間上でアップサンプリングが行われるので、得られる内挿点は、画像全体を考慮したものとなっており、単なる線形補間よりもなめらかで自然な内挿が実現する。したがって、補間の精度が高いという利点が得られる。
【００８７】
実施の形態８．
実施の形態７とは逆に、表示デバイスのメッシュよりも計算メッシュの方が多い場合には、ダウンサンプリングを行うことにより、画質を劣化させることなく表示速度を高めることが可能となる。図２５は、このような目的のために図２の空間フィルタ部４２３と逆フーリエ変換部４２４との間に介挿されるダウンサンプリング部４５の内部構成を示すブロック図である。ダウンサンプリング部４５は、メッシュ除去部４５１を備えている。また、図２６は、ダウンサンプリング部４５による処理の手順を示すフローチャートである。
【００８８】
メッシュ除去部４５１は、空間フィルタ部４２３から入力される画像データから一部のメッシュを除去する（Ｓ２７１）。メッシュが除去された画像データは、逆フーリエ変換部４２４へ出力される。
【００８９】
図２７は、メッシュ除去部４５１による処理を示す説明図である。フーリエ空間におけるフーリエ像Ｆ（図２７(a)）は、逆フーリエ変換部４２４による逆フーリエ変換により、実空間上の逆フーリエ像Ｒへ変換される（図２７(b)）。これに対し、フーリエ空間において一部のメッシュが除去されると（図２７(a)）、その逆フーリエ像Ｒは、図２７(c)が示すように、図２７(b)の画像よりも粗い画像となる。
【００９０】
例えば、フーリエ空間上のフーリエ像Ｆの周りの高周波成分を除去して、２次元で１／２×１／２倍のメッシュにした場合には、実空間へ逆フーリエ変換したときに、２次元で１／２×１／２倍のメッシュへとダウンサンプリングされている。メッシュ数を減少させる比率は、一般に任意であるが、例えば１／２×１／２倍のように、ＦＦＴを利用することができる比率に設定するのが望ましい。
【００９１】
以上のように、本実施の形態では、フーリエ空間上でダウンサンプリングが行われるので、得られる内挿点は、画像全体を考慮したものとなっており、単なる線形補間よりもなめらかで自然な内挿が実現する。また、計算結果の表示速度が速くなるので、システムの操作性が向上する。
【００９２】
実施の形態９．
実施の形態１〜８のマスクデータ補正装置２９を用いて補正されたマスクデータを用いることにより、安価かつ高精度な転写マスクを得ることができる。この特殊な転写マスクを用いて、半導体集積回路等の半導体装置を製造することにより、安価で信頼性の高い半導体装置を得ることができる。半導体装置に限らず、液晶表示装置など、パターン構造を有する他の装置についても同様である。これらの装置の製造方法については、実施の形態２において図１０および図１１を参照しつつ詳細に説明がなされているので、さらなる詳細な説明は略する。図３が示すように、図１０または図１１に例示される工程Ｓ５〜Ｓ７を経た後に、通常においては幾段階にもわたる処理がさらに行われることにより、製品としての半導体装置、あるいは液晶表示装置などのパターン構造を有する装置が完成する。
【００９３】
実施の形態１０．
実施の形態７で示したアップサンプリング部４４は、フーリエ変換部および逆フーリエ変換部を付加することにより、マスクデータ補正装置２９から独立したアップサンプリング装置を構成することが可能である。同様に、実施の形態８で示したダウンサンプリング部４５は、フーリエ変換部および逆フーリエ変換部を付加することにより、マスクデータ補正装置２９から独立したダウンサンプリング装置を構成することが可能である。本実施の形態では、そのように構成されたアップサンプリング装置およびダウンサンプリング装置について説明する。
【００９４】
図２８は、本実施の形態によるアップサンプリング装置８０の構成例を示すブロック図であり、図２９はその処理（Ｓ８）の手順を示すフローチャートである。アップサンプリング装置８０は、はじめに一次元ないし複数次元の空間内で規定される離散データを受信する（Ｓ８１）。すると、フーリエ変換部８１は、受信した離散データに対してフーリエ変換を施すことにより（Ｓ８２）、離散データを周波数成分の集合へと変換する。メッシュ付加部８２は、周波数成分の集合を上記した一次元ないし複数次元と同一次元のフーリエ空間内に設定されたメッシュ上のデータの集合として、新たなメッシュをフーリエ空間内に付加する（Ｓ８３）。
【００９５】
新メッシュデータ設定部８３は、付加されたメッシュ上のデータにゼロの値を設定し、付加される前のメッシュ上のデータとともに出力する（Ｓ８４）。逆フーリエ変換部８４は、新メッシュデータ設定部８３が出力するデータに対して逆フーリエ変換を行うことによりアップサンプリングデータを得るとともに（Ｓ８５）、得られたアップサンプリングデータを出力する（Ｓ８６）。
【００９６】
アップサンプリング装置８０では、フーリエ空間内でアップサンプリングが行われるので、離散データの集合の全体を反映した補間が行われる。このため、単なる線型補間などでは得られない、なめらかで自然なアップサンプリング処理後のデータが得られる。
【００９７】
図３０は、本実施の形態によるダウンサンプリング装置９０の構成例を示すブロック図であり、図３１はその処理（Ｓ９）の手順を示すフローチャートである。ダウンサンプリング装置９０は、はじめに一次元ないし複数次元の空間内で規定される離散データを受信する（Ｓ８１）。すると、フーリエ変換部８１は、受信した離散データに対してフーリエ変換を施すことにより（Ｓ８２）、離散データを周波数成分の集合へと変換する。
【００９８】
メッシュ除去部８５は、周波数成分の集合を上記した一次元ないし複数次元と同一次元のフーリエ空間内に設定されたメッシュ上のデータの集合として、一部のメッシュをフーリエ空間内で除去した上で出力する（Ｓ８７）。逆フーリエ変換部８４は、メッシュ除去部８５が出力するデータに対して逆フーリエ変換を行うことによりダウンサンプリングデータを得るとともに（Ｓ８５）、得られたダウンサンプリングデータを出力する（Ｓ８８）。
【００９９】
ダウンサンプリング装置９０では、フーリエ空間内でダウンサンプリングが行われるので、離散データの集合の全体を反映した補間が行われる。このため、サンプリング数は減少しているものの、単なる線型補間などでは得られない、なめらかで自然なダウンサンプリング処理後のデータが得られる。
【０１００】
【発明の効果】
第１の発明の装置では、階層構造にもとづいて、基本要素のフーリエ像を合成することにより図形全体のフーリエ像が得られるので、図形に大量の基本要素が含まれるマスクデータの補正が、精度を保ちつつ高能率で達成される。
【０１０１】
第２の発明の装置では、描画ひずみを含むひずみを抑制するように補正が行われるので、転写用マスクに現れる描画ひずみを抑制することのできるマスクデータが得られる。
【０１０２】
第３の発明の装置では、転写ひずみを含むひずみを抑制するように補正が行われるので、転写像に現れる転写ひずみを抑制することのできるマスクデータが得られる。
【０１０３】
第４の発明の装置では、エッチングひずみを含むひずみを抑制するように補正が行われるので、エッチングパターンに現れるエッチングひずみを抑制することのできるマスクデータを得ることができる。
【０１０４】
第５の発明の装置では、研磨ひずみを含むひずみを抑制するように補正が行われるので、研磨後のパターンに現れる研磨ひずみを抑制することのできるマスクデータが得られる。
【０１０５】
第６の発明の装置では、エッチバックひずみを含むひずみを抑制するように補正が行われるので、エッチバック後のパターンに現れるエッチバックひずみを抑制することのできるマスクデータが得られる。
【０１０６】
第７の発明の装置では、三角形と四角形と円形とのいずれかである要素図形の群へと基本要素が分割され、要素図形ごとにフーリエ変換が行われ、その結果を重ね合わせることによって、図形の全体に対するフーリエ像が得られる。このため、基本要素がいかに複雑な形状であっても、短時間でかつ精度を劣化させることなく、図形の全体に対するフーリエ変換が達成される。その結果、マスクデータの補正が、精度を劣化させることなく、さらに高能率で達成される。
【０１０７】
第８の発明の装置では、簡単な形状の要素図形の群へと基本要素が分割されることを生かして、空間周波数成分を算出する際に、定積分計算が原始関数を用いて解析的に行われる。このため、フーリエ変換の精度がさらに向上すると同時に、計算に要する時間がさらに短縮される。
【０１０８】
第９の発明の装置では、メッシュの数が最適化されるので、無駄な計算時間を要することなく、マスクデータの補正が高い精度で達成される。
【０１０９】
第１０の発明の装置では、メッシュの数が高速フーリエ変換に適した個数に制限され、高速フーリエ変換を用いてフーリエ変換が行われるので、精度を劣化させることなく計算の能率が高められる。
【０１１０】
第１１の発明の装置では、フーリエ空間内でアップサンプリングが行われるので、図形の全体を反映した補間が行われる。このため、単なる線型補間などでは得られない、なめらかで自然な補正後のマスクデータが得られる。
【０１１１】
第１２の発明の装置では、フーリエ空間内でダウンサンプリングが行われるので、図形の全体を反映した補間が行われる。このため、メッシュ数は減少しているものの、単なる線型補間などでは得られない、なめらかで自然な補正後のマスクデータが得られる。
【０１１２】
第１３の発明の製造方法では、本発明のマスクデータ補正装置を用いてマスクデータが生成され、このマスクデータを用いて転写用マスクが形成されるので、精度の高い転写用マスクが高能率で得られる。
【０１１３】
第１４の発明の製造方法では、本発明のマスクデータ補正装置を用いてマスクデータが生成され、このマスクデータを用いて転写用マスクが形成され、さらに、この転写用マスクを用いて、レジストへの転写、レジストのパターニング、および選択的処理が施されるので、高精度のパターン構造を有する装置が高能率で得られる。
【図面の簡単な説明】
【図１】 実施の形態による各種の製造装置のブロック図である。
【図２】 図１の画像計算部４２の内部構成を示すブロック図である。
【図３】 図１の各種の製造装置による製造プロセスを示す流れ図である。
【図４】 実施の形態１による処理の説明図である。
【図５】 画像計算部４２による動作の説明図である。
【図６】 画像計算部４２による動作の説明図である。
【図７】 図形補正装置５０による動作の説明図である。
【図８】 マスク生成装置６１の構成例を示す部分切取斜視図である。
【図９】 光転写装置６２の構成例を示す説明図である。
【図１０】 半導体装置の製造プロセスを例示する製造工程図である。
【図１１】 ＣＭＰ装置６４の構成例を示す平面図である。
【図１２】 半導体装置の製造プロセスを例示する製造工程図である。
【図１３】 フーリエ変換部４２１の内部構成を示すブロック図である。
【図１４】 フーリエ変換部４２１による処理を示す流れ図である。
【図１５】 フーリエ変換部４２１による処理を示す動作説明図である。
【図１６】 フーリエ変換部４２１による処理を示す動作説明図である。
【図１７】 フーリエ変換部４２１による処理を示す動作説明図である。
【図１８】 要素図形フーリエ変換部４２１２および合成部４２２の内部構成を示すブロック図である。
【図１９】 要素図形フーリエ変換部４２１２および合成部４２２による処理を示す流れ図である。
【図２０】 メッシュ生成部４１の内部構成を示すブロック図である。
【図２１】 メッシュ生成部４１による処理を示す流れ図である。
【図２２】 アップサンプリング部４４の内部構成を示すブロック図である。
【図２３】 アップサンプリング部４４による処理を示す流れ図である。
【図２４】 アップサンプリング部４４による処理を示す動作説明図である。
【図２５】 ダウンサンプリング部４５の内部構成を示すブロック図である。
【図２６】 ダウンサンプリング部４５による処理を示す流れ図である。
【図２７】 ダウンサンプリング部４５による処理を示す動作説明図である。
【図２８】 アップサンプリング装置８０の構成を示すブロック図である。
【図２９】 アップサンプリング装置８０による処理を示す流れ図である。
【図３０】 ダウンサンプリング装置９０の構成を示すブロック図である。
【図３１】 ダウンサンプリング装置９０による処理を示す流れ図である。
【図３２】 従来のマスクデータ補正方法の手順を示す流れ図である。
【図３３】 従来のマスクデータ補正方法で採用される階層構造の一例を示す説明図である。
【符号の説明】
１０，１１，１２ 基本要素、１０ａ，１０ｃ，１０ｄ 要素図形、２０ メッシュ、２９ マスクデータ補正装置、４１ メッシュ生成部、４１１ 最小相関距離算出部、４１３ メッシュ数最適化部、４２１ 図形分割部、４２１２ 要素図形フーリエ変換部、４２２ 合成部、４２３ 空間フィルタ部、４３ 図形変換部、４５１ メッシュ除去部、５０ 図形補正装置（図形補正部）、６０転写用マスク、８０ アップサンプリング装置、８１，４２１ フーリエ変換部、８２，４４１ メッシュ付加部、８３，４４２ 新メッシュデータ設定部、８４，４２４ 逆フーリエ変換部、９０ ダウンサンプリング装置、１００ 半導体基板（材料）、１０２ レジストパターン、１０４ 膜、Ｅ１ 描画ひずみ、Ｅ２ 転写ひずみ、Ｅ３ エッチングひずみ、Ｅ４ 研磨ひずみ、Ｅ５ エッチバックひずみ、Ｆ フーリエ像、Ｆ（ｘ） 原始関数、Ｌ 画像生成領域、Ｒ
逆フーリエ像。
Claims (14)
- 階層構造を有する図形の基本要素の形状と前記階層構造とを規定するレイアウトデータと、製造プロセス条件とにもとづいて、製造プロセスに用いられる転写用マスクのパターン形状を表現するマスクデータを、製造プロセスで予測されるひずみを抑制する形態で生成するマスクデータ補正装置であって、
前記基本要素をフーリエ変換することにより前記基本要素のフーリエ像を得るフーリエ変換部と、
前記階層構造にもとづいて前記基本要素の前記フーリエ像をフーリエ空間内で合成することにより前記図形のフーリエ像を得る合成部と、
前記図形の前記フーリエ像に対して、前記ひずみに対応した空間フィルタ処理を施す空間フィルタ部と、
前記空間フィルタ処理を施された前記フーリエ像に対して、逆フーリエ変換を行うことにより、前記ひずみを反映した逆フーリエ像を得る逆フーリエ変換部と、
前記逆フーリエ像を図形へ変換する図形変換部と、
前記図形変換部が出力する前記図形と前記レイアウトデータが規定する前記図形とを比較することにより、前記ひずみを抑制する方向へ、前記レイアウトデータが規定する前記図形を補正し、前記マスクデータとして出力する図形補正部と、を備えるマスクデータ補正装置。 - 前記ひずみが、前記マスクデータにもとづいて電子線描画を用いて前記転写用マスクを形成する際に生じる描画ひずみを含む、請求項１に記載のマスクデータ補正装置。
- 前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを用いて転写を実行するときに転写像に生じる転写ひずみを含む、請求項１または請求項２に記載のマスクデータ補正装置。
- 前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを転写することにより形成されたレジストパターンを用いて選択的エッチングを実行するときに、エッチングパターンに生じるエッチングひずみを含む、請求項１ないし請求項３のいずれかに記載のマスクデータ補正装置。
- 前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを転写することにより形成されたレジストパターンを用いて選択的エッチングを実行した後に、堆積された膜に対する研磨処理を実行するときに研磨後のパターンに生じる研磨ひずみを含む、請求項１ないし請求項４のいずれかに記載のマスクデータ補正装置。
- 前記ひずみが、前記マスクデータにもとづいて形成された前記転写用マスクを転写することにより形成されたレジストパターンを用いて選択的エッチングを実行した後に、堆積された膜に対するエッチバック処理を実行するときにエッチバック後のパターンに生じるエッチバックひずみを含む、請求項１ないし請求項４のいずれかに記載のマスクデータ補正装置。
- 前記フーリエ変換部が、
前記基本要素を、三角形と四角形と円形とのいずれかである要素図形の群へと分割する図形分割部と、
前記要素図形の群の各々に対して個別にフーリエ変換を行うことにより、前記要素図形の群の各々のフーリエ像を得る要素図形フーリエ変換部と、を備える請求項１ないし請求項６のいずれかに記載のマスクデータ補正装置。 - 前記要素図形フーリエ変換部が、前記フーリエ像を得るために空間周波数成分を算出する際に、原始関数を用いて解析的に定積分計算を行う、請求項７に記載のマスクデータ補正装置。
- 実空間と前記フーリエ空間とに画像生成領域を設定し、当該画像生成領域にメッシュを設定するメッシュ生成部をさらに備え、
前記メッシュ生成部は、
前記製造プロセス条件にもとづいて、前記製造プロセスにおける最小相関距離を算出する最小相関距離算出部と、
メッシュ幅が前記最小相関距離を超えない範囲で最も大きく、かつメッシュ数が正の整数となるように、前記画像生成領域の直交する二方向の各々に沿ったメッシュの数を決定するメッシュ数最適化部と、を備える、請求項１ないし請求項８のいずれかに記載のマスクデータ補正装置。 - 前記メッシュ数最適化部が、前記正の整数をｎ＝２i３j５k（ｉ，ｊ，ｋはいずれも０または正の整数）で規定される正の整数ｎへと限定し、
前記フーリエ変換部が、高速フーリエ変換を用いて前記フーリエ変換を行う、請求項９に記載のマスクデータ補正装置。 - 実空間と前記フーリエ空間とに画像生成領域を設定し、当該画像生成領域にメッシュを設定するメッシュ生成部と、
前記空間フィルタ処理後の画像データに新たなメッシュを付加するメッシュ付加部と、
付加された前記メッシュ上の画像データにゼロの値を設定し、前記メッシュが付加される前の前記画像データとともに出力する新メッシュデータ設定部と、をさらに備え、
前記逆フーリエ変換部は、前記新メッシュデータ設定部が出力する画像データに対して前記逆フーリエ変換を行う、請求項１ないし請求項８のいずれかに記載のマスクデータ補正装置。 - 実空間と前記フーリエ空間とに画像生成領域を設定し、当該画像生成領域にメッシュを設定するメッシュ生成部と、
前記空間フィルタ処理後の画像データから一部のメッシュを除去するメッシュ除去部とを、さらに備え、
前記逆フーリエ変換部は、前記メッシュ除去部が出力する画像データに対して前記逆フーリエ変換を行う、請求項１ないし請求項８のいずれかに記載のマスクデータ補正装置。 - (a)請求項１ないし請求項１２のいずれかに記載のマスクデータ補正装置を用いて前記マスクデータを生成する工程と、
(b)前記工程(a)で生成されたマスクデータを用いて転写用マスクを形成する工程と、を備える転写用マスクの製造方法。 - (a)請求項１ないし請求項１２のいずれかに記載のマスクデータ補正装置を用いて前記マスクデータを生成する工程と、
(b)前記工程(a)で生成されたマスクデータを用いて転写用マスクを形成する工程と、
(c)製造対象としての装置の材料の表面にレジストを形成する工程と、
(d)前記工程(b)で形成された転写用マスクを前記レジストへ転写する工程と、
(e)前記工程(d)で転写されたパターン形状に前記レジストをパターニングする工程と、
(f)パターニングされた前記レジストを遮蔽体として用いることにより、前記材料へ選択的処理を施す工程とを備える、パターン構造を有する装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214002A JP4671473B2 (ja) | 2000-07-14 | 2000-07-14 | マスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法 |
| TW090108272A TW492070B (en) | 2000-07-14 | 2001-04-06 | Mask data correction apparatus, Fourier transformation apparatus, up sampling apparatus, down sampling apparatus, method of manufacturing transfer mask, and method of manufacturing device having pattern structure |
| US09/827,903 US6831997B2 (en) | 2000-07-14 | 2001-04-09 | Mask data correction apparatus, fourier transformation apparatus, up sampling apparatus, down sampling apparatus, method of manufacturing transfer mask, and method of manufacturing device having pattern structure |
| KR10-2001-0025149A KR100385804B1 (ko) | 2000-07-14 | 2001-05-09 | 마스크 데이터 보정 장치, 업샘플링 장치, 다운샘플링 장치 및 패턴 구조를 갖는 장치의 제조 방법 |
| DE10122678A DE10122678A1 (de) | 2000-07-14 | 2001-05-10 | Maskendatenkorrekturvorrichtung, Fouriertransformationsvorrichtung, Vorrichtung zur höheren Abtastung, Vorrichtung zur niedrigeren Abtastung, Verfahren zur Herstellung einer Übertragungsmaske und Verfahren zur Herstellung einer Vorrichtung mit einer Musterstruktur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214002A JP4671473B2 (ja) | 2000-07-14 | 2000-07-14 | マスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010165825A Division JP2011019233A (ja) | 2010-07-23 | 2010-07-23 | アップサンプリング装置及びダウンサンプリング装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002031882A JP2002031882A (ja) | 2002-01-31 |
| JP2002031882A5 JP2002031882A5 (ja) | 2007-08-02 |
| JP4671473B2 true JP4671473B2 (ja) | 2011-04-20 |
Family
ID=18709661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000214002A Expired - Fee Related JP4671473B2 (ja) | 2000-07-14 | 2000-07-14 | マスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6831997B2 (ja) |
| JP (1) | JP4671473B2 (ja) |
| KR (1) | KR100385804B1 (ja) |
| DE (1) | DE10122678A1 (ja) |
| TW (1) | TW492070B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111580359A (zh) * | 2020-04-29 | 2020-08-25 | 中国科学院光电技术研究所 | 一种用于超分辨光刻精密掩模的智能校正装置控制系统 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020123866A1 (en) * | 2001-01-05 | 2002-09-05 | Lin Benjamin Szu-Min | Optical proximity correction algorithm for pattern transfer |
| JP4156221B2 (ja) * | 2001-10-11 | 2008-09-24 | 大日本印刷株式会社 | 光学構造体 |
| US7233887B2 (en) * | 2002-01-18 | 2007-06-19 | Smith Bruce W | Method of photomask correction and its optimization using localized frequency analysis |
| US7457736B2 (en) * | 2002-11-21 | 2008-11-25 | Synopsys, Inc. | Automated creation of metrology recipes |
| US7315636B2 (en) * | 2003-09-18 | 2008-01-01 | Accuray, Inc. | Generation of reconstructed images |
| JP4562374B2 (ja) * | 2003-10-27 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | 転写用マスクデータ補正装置 |
| DE10355264B4 (de) | 2003-11-26 | 2008-08-14 | Qimonda Ag | Verfahren zur Verbesserung eines Simulationsmodells der photolithographischen Projektion |
| KR100846633B1 (ko) * | 2006-11-09 | 2008-07-16 | 삼성전자주식회사 | 패턴 결함 검출 방법 및 장치 |
| US7923815B2 (en) * | 2008-01-07 | 2011-04-12 | International Business Machines Corporation | DRAM having deep trench capacitors with lightly doped buried plates |
| JP5159501B2 (ja) * | 2008-08-06 | 2013-03-06 | キヤノン株式会社 | 原版データ作成プログラム、原版データ作成方法、原版作成方法、露光方法及びデバイス製造方法 |
| US8392009B2 (en) * | 2009-03-31 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Advanced process control with novel sampling policy |
| KR102682483B1 (ko) * | 2016-09-30 | 2024-07-05 | 삼성전자주식회사 | 픽셀 기반 학습을 이용한 마스크 최적화 방법 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05107726A (ja) * | 1991-10-21 | 1993-04-30 | Mitsubishi Electric Corp | 位相シフトマスク設計データ検証装置 |
| JPH06204112A (ja) * | 1992-12-30 | 1994-07-22 | Sony Corp | 露光方法及び露光装置 |
| JPH07128138A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 光強度分布解析方法 |
| JPH08297692A (ja) * | 1994-09-16 | 1996-11-12 | Mitsubishi Electric Corp | 光近接補正装置及び方法並びにパタン形成方法 |
| JPH09167731A (ja) * | 1995-12-14 | 1997-06-24 | Mitsubishi Electric Corp | 投影露光装置、収差評価用マスクパタン、収差量評価方法、収差除去フィルター及び半導体装置の製造方法 |
| JPH10282635A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 |
| JPH10335224A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | 投影露光装置、投影露光方法、振幅収差評価用マスクパターン、振幅収差量評価方法および振幅収差除去フィルタ |
| JPH11110585A (ja) * | 1997-10-06 | 1999-04-23 | Oki Electric Ind Co Ltd | 三次元画像表示装置およびそのデータ削減方法 |
| US6171731B1 (en) * | 1999-01-20 | 2001-01-09 | Lsi Logic Corporation | Hybrid aerial image simulation |
| WO2001054046A1 (en) * | 2000-01-20 | 2001-07-26 | Lsi Logic Corporation | Geometric aerial image simulation |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61221963A (ja) | 1985-03-28 | 1986-10-02 | Toshiba Corp | フ−リエ変換装置 |
| JP3245882B2 (ja) * | 1990-10-24 | 2002-01-15 | 株式会社日立製作所 | パターン形成方法、および投影露光装置 |
| JP3343919B2 (ja) * | 1991-08-22 | 2002-11-11 | 株式会社ニコン | マスク及び回路素子製造方法並びに露光方法 |
| JPH06163351A (ja) * | 1992-11-20 | 1994-06-10 | Mitsubishi Electric Corp | 投影露光装置 |
| JP3418768B2 (ja) | 1994-04-18 | 2003-06-23 | 大日本印刷株式会社 | 集積回路マスクパターンデータの演算処理方法 |
| US6078738A (en) * | 1997-05-08 | 2000-06-20 | Lsi Logic Corporation | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization |
| US6091845A (en) * | 1998-02-24 | 2000-07-18 | Micron Technology, Inc. | Inspection technique of photomask |
| JPH11272724A (ja) | 1998-03-20 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 階層データの演算処理方法及び演算処理装置 |
| US6263299B1 (en) * | 1999-01-19 | 2001-07-17 | Lsi Logic Corporation | Geometric aerial image simulation |
| US6496597B1 (en) * | 1999-03-03 | 2002-12-17 | Autodesk Canada Inc. | Generating image data |
-
2000
- 2000-07-14 JP JP2000214002A patent/JP4671473B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-06 TW TW090108272A patent/TW492070B/zh not_active IP Right Cessation
- 2001-04-09 US US09/827,903 patent/US6831997B2/en not_active Expired - Lifetime
- 2001-05-09 KR KR10-2001-0025149A patent/KR100385804B1/ko not_active IP Right Cessation
- 2001-05-10 DE DE10122678A patent/DE10122678A1/de not_active Ceased
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05107726A (ja) * | 1991-10-21 | 1993-04-30 | Mitsubishi Electric Corp | 位相シフトマスク設計データ検証装置 |
| JPH06204112A (ja) * | 1992-12-30 | 1994-07-22 | Sony Corp | 露光方法及び露光装置 |
| JPH07128138A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 光強度分布解析方法 |
| JPH08297692A (ja) * | 1994-09-16 | 1996-11-12 | Mitsubishi Electric Corp | 光近接補正装置及び方法並びにパタン形成方法 |
| JPH09167731A (ja) * | 1995-12-14 | 1997-06-24 | Mitsubishi Electric Corp | 投影露光装置、収差評価用マスクパタン、収差量評価方法、収差除去フィルター及び半導体装置の製造方法 |
| JPH10282635A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 |
| JPH10335224A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | 投影露光装置、投影露光方法、振幅収差評価用マスクパターン、振幅収差量評価方法および振幅収差除去フィルタ |
| JPH11110585A (ja) * | 1997-10-06 | 1999-04-23 | Oki Electric Ind Co Ltd | 三次元画像表示装置およびそのデータ削減方法 |
| US6171731B1 (en) * | 1999-01-20 | 2001-01-09 | Lsi Logic Corporation | Hybrid aerial image simulation |
| WO2001054046A1 (en) * | 2000-01-20 | 2001-07-26 | Lsi Logic Corporation | Geometric aerial image simulation |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111580359A (zh) * | 2020-04-29 | 2020-08-25 | 中国科学院光电技术研究所 | 一种用于超分辨光刻精密掩模的智能校正装置控制系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020007983A (ko) | 2002-01-29 |
| JP2002031882A (ja) | 2002-01-31 |
| TW492070B (en) | 2002-06-21 |
| US20020018599A1 (en) | 2002-02-14 |
| US6831997B2 (en) | 2004-12-14 |
| KR100385804B1 (ko) | 2003-06-02 |
| DE10122678A1 (de) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4738012B2 (ja) | 高速なモデルに基づく光学的近接効果補正 | |
| JP4671473B2 (ja) | マスクデータ補正装置、転写用マスクの製造方法、および、パターン構造を有する装置の製造方法 | |
| JP5057555B2 (ja) | 照明及びレチクルの最適化により、印刷ラインの形状歪みを最小化するシステム及び方法 | |
| TWI840340B (zh) | 用於光罩增強技術之方法及系統 | |
| JP5685371B2 (ja) | リソグラフィプロセスのアスペクトをシミュレートするための方法 | |
| JP3779637B2 (ja) | 極端相互作用ピッチ領域を識別する方法、マスクパターンを設計する方法およびマスクを製造する方法、デバイス製造方法およびコンピュータプログラム | |
| US7921383B1 (en) | Photolithographic process simulation including efficient result computation for multiple process variation values | |
| US20170147734A1 (en) | Tool to provide integrated circuit masks with accurate dimensional compensation of patterns | |
| US20130004056A1 (en) | Determining Calibration Parameters For a Lithographic Process | |
| JP5086926B2 (ja) | 算出方法、プログラム及び露光方法 | |
| JP5665398B2 (ja) | 生成方法、作成方法、露光方法、デバイスの製造方法及びプログラム | |
| TW200931191A (en) | Calculation method, generation method, program, exposure method, and mask fabrication method | |
| US7246343B2 (en) | Method for correcting position-dependent distortions in patterning of integrated circuits | |
| US8238644B2 (en) | Fast method to model photoresist images using focus blur and resist blur | |
| US8712185B2 (en) | High-accuracy centered fractional fourier transform matrix for optical imaging and other applications | |
| EP0307726B1 (en) | Semiconductor manufacturing process which compensates for the distortion between a pattern on a semiconductor body and the mask from which the pattern is derived | |
| Rosenbluth et al. | Fast calculation of images for high numerical aperture lithography | |
| JP2011019233A (ja) | アップサンプリング装置及びダウンサンプリング装置 | |
| JP7506870B2 (ja) | マスク情報調整装置、マスクデータ調整方法、プログラム | |
| JP4921536B2 (ja) | プログラム及び算出方法 | |
| Chen et al. | Abbe singular-value decomposition: Compact Abbe’s kernel generation for microlithography aerial image simulation using singular-value decomposition method | |
| Chiang et al. | Abbe-SVD: compact Abbe’s kernel generation for microlithography aerial image simulation using singular-value decomposition method | |
| JPH0882913A (ja) | マスクパタンの設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091218 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |