JP4947533B2 - 混合モード光近接効果補正のための方法及び装置 - Google Patents
混合モード光近接効果補正のための方法及び装置 Download PDFInfo
- Publication number
- JP4947533B2 JP4947533B2 JP2001563954A JP2001563954A JP4947533B2 JP 4947533 B2 JP4947533 B2 JP 4947533B2 JP 2001563954 A JP2001563954 A JP 2001563954A JP 2001563954 A JP2001563954 A JP 2001563954A JP 4947533 B2 JP4947533 B2 JP 4947533B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor design
- model
- corrected
- semiconductor
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Description
(技術分野)
本発明は、電子半導体のデザイン及び製造の分野に関し、特に、光近接効果補正(OPC)を実行する方法を開示する。
【0002】
(背景技術)
半導体製造者は、光リソグラフィーを用いて半導体を生産する。光リソグラフィーは、詳細パターンをシリコンウェーハ上に作るような特殊印刷プロセスである。
【0003】
半導体製造者は、「マスク」を作成し、続いてマスクに光を当てて非常に薄い層の「レジスト」と呼ばれる感光材料でコーティングされたシリコンウェーハ上に所望のパターンを投射する。イメージパターンの明るい部分は、レジスト材料を可溶性にするような化学反応を引き起こす。現像後、レジストは、半導体回路の所望のパターンと正確に一致するようなウェーハ表面全体にステンシル印刷パターンを形成する。最後に、このパターンは、別の化学反応を経てウェーハ表面上に移行される。
【0004】
半導体研究者及び技術者は、半導体の性能を向上させるために、半導体チップの回路サイズを縮小し続けている。半導体回路のサイズを縮小する理由は主に2つある。(1)形体を縮小すればするぼど、より多くの回路素子をシリコンチップに含めることができ、従ってシリコンチップをより複雑にすることができる。同様に、回路サイズを縮小すれば、1つのシリコンウェーハ上に同一の成形型を複数出現させることができる。(2)回路装置を縮小すればするぼど、電力消費が少なく、より高周波数(高速)で運転し、より高い性能を発揮するような半導体チップを生成することができる。
【0005】
半導体回路サイズの減小に伴い、光リソグラフィーの限界を試験する。しかしながら、X線リソグラフィーなどの新たな半導体プロセスへの移行は、困難且つ高コストであると考えられる。光リソグラフィープロセスにおいて用いられる光の波長より小さい形体サイズでも光リソグラフィーを使用できるようにするために、1組の副波長(sub-wavelength)技術が開発された。即ち、位相シフト技術と光近接効果補正(OPC)の2つの副波長技術が開発された。位相シフト技術は、光学干渉を利用してリソグラフィーのフィールドの深さ及び解像度を向上させるものである。光近接効果補正は、元のレイアウトマスクを変化させ、光回折及びレジストプロセス効果によって生じる非線形歪みを補償するものである。光近接効果補正はまた、マスク近接効果、ドライエッチング効果や、光リソグラフィープロセスのその他の望ましくない効果を補正し得る。
【0006】
光近接効果補正は、多くの場合、半導体デザインの最終的に製造されたアウトプットをモデリングし、所望の結果を得るために半導体レイアウトデザインに加えるべき変化を判定することにより行う。半導体プロセスモデリングは、非常に正確な結果を生み出す。しかしながら、半導体プロセスモデリングは、計算的に極度に不経済である。更に、モデルベースドOPCを用いた半導体レイアウトデザインの調整は、非常に面倒なタスクである。短時間に良好な結果を生み出し、人為的介入を減少させるような光近接効果補正を用いる方法があると望ましい。
【0007】
(発明の要約)
半導体レイアウトの試験及び補正システムについて開示する。システムは、ルールベースドOPC及びモデルベースドOPCの両者を組み合わせて半導体レイアウトを試験並びに補正する。第1の実施例では、半導体レイアウトを先ずルールベースドOPCシステムで処理し、続いてモデルベースドOPCシステムで処理する。別の実施例では、システムは先ず半導体レイアウトをルールベースドOPCシステムで処理し、次に扱いづらい形体はモデルベースドOPCシステムを用いて選択的に処理する。更に別の実施例では、システムはルールベースドOPCシステムまたはモデルベースドOPCシステムを用いて半導体レイアウトの種々の形体を選択的に処理する。
【0008】
本発明のその他の目的、機能及び利点については、添付の図面及び以下の詳細説明にて明らかにする。
【0009】
(発明を実施するための最良の形態)
混合モード光近接効果補正(OPC)のための方法及び装置について開示する。以下の説明においては、説明目的のため、本発明が完全に理解できるように専門用語を用いている。しかしながら、当業者にとっては、本発明を実行するためにこれらの詳細を説明する必要がないことは明らかであろう。例えば、本発明は光リソグラフィーに言及して説明しているが、同じ技術をX線リソグラフィー、極紫外リソグラフィー、電子ビーム製造、集束イオンビーム製造等、他の種類の半導体プロセスにも容易に適用することができる。
【0010】
光近接効果補正(OPC)
半導体製造者は、可視光の波長を用いる光リソグラフィーの限界に達しつつある。光リソグラフィーを用いて、リソグラフィープロセスにおいて用いられる光の波長より小さい形体を作成するのが困難である例を図1A乃至1Cに示す。図1Aは、シリコンウェーハにエッチングされる、理想的な1対の幾何学形体を示している。フォトマスクが作成される際、フォトマスクは理想的な幾何学形体を完全に表しているわけではない。例えば、図1Aに示した理想的な幾何学形体のフォトマスクを図1Bに示す。
【0011】
光リソグラフィープロセスに図1Bのフォトマスクが用いられる際に、最終的なアウトプットシリコンは図1Cに示すような外観を呈し得る。最終的にアウトプットされた形体の出隅160が短縮され且つ丸くなっていることに留意されたい。同様に、入隅150も丸くなっていて、所望のスペースより広いスペースを占めている。このように、図1Cのアウトプット形体は、図1Aの理想的なアウトプット形体に概ね類似した外観のみを呈する。
【0012】
光リソグラフィーを用いて、光リソグラフィープロセスにおいて用いられる光の波長より短い幾何学形体を作成するために、1組の副波長技術が開発された。光近接効果補正(OPC)は、副波長技術の1つである。OPCは、元のマスクを変化させて、光回折及びフォトレジストプロセス効果によって生じた非線形歪みを補償するプロセスである。
【0013】
図2A乃至2Cは、OPCを用いて如何にして光リソグラフィープロセスを向上させ、図1A乃至1Cに示すような形体の改良バージョンを作成することができるかを示している。図2Aを参照すると、光回折及びその他の効果を補償するように図1Aの理想的な幾何学形体レイアウトを変化させている。図2Aに示すように、回折効果を低減させるような余分なエリアを付与するべく、出隅に突出部分が付加されている。同様に、入隅210は面積が削られている。OPCバージョンのフォトマスクを作成する際には、図2Bに示すような外観を呈し得る。光近接効果補正を行った図2Bのフォトマスクを光リソグラフィープロセス内で用いてシリコン半導体を作成する際には、アウトプットされた回路形体は図2Cに示すような外観を呈し得る。図面からわかるように、図2Cに示すような光近接効果補正をしたアウトプット回路は、図1Cの補正されていないアウトプット回路である図1Aの所望の幾何学形体により厳密に類似している。
【0014】
光近接効果補正を行う方法は主として2つある。それはルールベースドOPCとモデルベースドOPCであり、それぞれ利点と欠点がある。
【0015】
ルールベースドOPC
光近接効果補正を行う第1の方法は、1組のOPCルールを作成して適用することである。光近接効果補正を必要としうるような特定の条件に対して各OPCルールを試験する。ルールベースドOPCの作用を説明するために、以下にOPCルールの例を示す。
【0016】
出隅が検出されたら、隅付近の余分なエリアに突出部分を付加する。
【0017】
第1物体からの形体ラインが第2物体の別の形体ラインに非常に接近して平行であれば、両物体のうち幅広の一方の形体ラインを移動させて他方の形体ラインから離す。
【0018】
この例ではルールは2つしかないが、多くの他の異なるルールが存在し、或いは後から作成することができる。ルールは多くの場合、非常に典型的且つ一般的なパターンのシミュレーションの方法によってオフラインで作成される。異なる形体を誤って同じ物として特徴付けてしまうと、不正確な補正が行われる可能性がある。
【0019】
図3A、3B、3C及び3Dを参照しながら第1のルールを説明する。図3Aを参照すると、幾何学形体は4つの隅を有している。図3Aにおけるマスクパターンの隅付近での光の回折により、フォトレジストにおいて結果的に得られる形体は図3Bに示すような外観を呈する。この効果に対抗するため、図3Cに示すように、マスクの隅付近に突出部分を付加する。最終結果は、図3Dに示すような、改良した最終結果幾何学形体である。
【0020】
第2のルールは、近接する平行形体ラインが近づきすぎないことを確実にする。スペース410によって離隔された非常に近接する平行ラインを有する2つの近接する幾何学物体450及び460を図4Aに示す。平行形体が非常に近接している時には、図4Bに示すように、製造された形体が過度に近接しているような外観を呈する。形体がこのように相互に近づきすぎて製造されることを防止するためには、幾何学物体450と460との間のスペース410を増加させるべきである。幾何学形体455と465との間のスペース415を拡大させた後の2つの形体を図4Cに示す。ルールは、2つの物体の幅広の一方(物体450)を選択して、その平行な隣接する形体ラインを移動させて他方の物体(物体460)から離す。最終的に製造された結果を図4Dに示す。
【0021】
ルールベースドOPCは、一度光近接効果補正ルールが画定されれば比較的簡単に適用できるという利点を有する。最終的なレイアウトを向上させるためにそれほど複雑な計算をする必要はない。ルールエンジンは、提案されたレイアウトの各形体に各ルールを単純に適用しようとする。しかしながら、関連するルールを有する問題のみが処理されるという点においてルールベースドOPCシステムは厳格である。更に、用いられるプロセスが小さくなればなるほど、ルールの数は指数関数的に増加し得る。これは、形体サイズが近接効果の範囲よりも遥かに小さい場合に特に当てはまる。そのような大きなルール設定を維持することは困難である。各レイアウトの変化の効果は近接領域全体に及ぶので、光の波長が形体サイズを超過する際にルールを作成するのは困難である。
【0022】
モデルベースドOPC
モデルベースドOPCは、製造プロセスの数学モデルを用いて行う。製造プロセスの数学モデルは、所与のフォトマスクレイアウトパターンがその特定の製造プロセスを通過した場合にアウトプット回路パターンがどのような外観を呈することになるかを正確に判定する。多くの異なる製造プロセスに対して多くの異なるモデルが作成されることに留意すべきである。各製造プロセスは、2種類以上の異なるモデルを有し得る。光リソグラフィープロセスの場合、モデルは、マスク製造効果、光学効果、レジスト処理効果、ドライまたはウェットエッチング効果や、光リソグラフィープロセスのその他の効果などの効果を処理し得る。
【0023】
モデルベースドOPCプロセスを図5に概念的に示す。図5によれば、回路設計者は、電子デザインツールを用いて作業し、レイアウトパターン510を作成する。次に、インプットレイアウトパターン510に光リソグラフィーモデル520を適用して、光リソグラフィープロセスをシミュレートする。光リソグラフィーモデル520は、アウトプットモデルド回路550を生成する。畳み込みモデルは、光リソグラフィーモデルの1種である。現行の光リソグラフィー畳み込みモデルは非常に正確であるので、光リソグラフィー畳み込みモデルにより生成されたアウトプットモデルド回路が、ほぼ実際の光リソグラフィープロセスからアウトプットされた実回路のようになる。
【0024】
光リソグラフィー畳み込みモデルから得られるアウトプットモデルド回路パターンを調べることにより、問題点を捜し出すことができる。このとき、問題点を作成したパターンマスクのソースエリアを調整することができる。通常、アウトプット回路パターンの基準点を選択し、所定の閾値許容誤差内の或る画定された位置に位置指定するように規定する。次に、アウトプット回路パターンの基準点が、画定された位置の所定の閾値内に収まるまで、インプットレイアウトパターンの関連する形体を調整する。
【0025】
モデルベースドOPCを実行する1つの方法は、各形体を複数のサブセグメント及び隣接する個々の各サブセグメントに区分し、結果として生じる所望の形体を得ることである。この例については、図6A、6B、6C及び6Dを参照しながら説明する。通常は4つのセグメントを有するような矩形の形体の例を図6Aに示す。しかしながらここでは、アウトプット回路装置が出現することになる過程を慎重に調整するために、4つのセグメントを各々、より小さな3つのセグメントに再分している。図6Aの矩形形体の一般的なアウトプットを図6Bに示す。
【0026】
右上隅の短縮及び丸みを補正するべく、セグメント610及びセグメント620を移動させてより広い面積を与えることができる。このような移動の例を図6Cに示す。ここでは、セグメント610を上に移動させてセグメント615を作成し、セグメント620を右に移動させてセグメント625を作成した。移動させたセグメントの端点は、端点に結合するために追加セグメントを用いて、移動させていないセグメントに結合し続けることになることに留意されたい。このようにして図6Cでは、新たに作成された水平セグメントにより、セグメント625と移動させていないセグメント630が結合されることになる。右上隅690の丸みが少なくなるように改良したアウトプットを図6Dに示す。シミュレーションを通じて、セグメント610及び620を一定量移動させることにより、評価ポイントにおける光の強度が徐々に近接して最終的に標的閾値に一致することがわかるであろう。評価ポイントは、印刷される際に振舞をよく表すように選択されるので、特定のエッジ運動により印刷が特定の標的に一致することになると結論付けることができる。このプロセスがこの特定のセグメントのための検証プロセスを完了することに留意されたい。
【0027】
モデルベースドOPCは、全ての作成された回路形体が最低限の要求事項を満たすかどうかを検証するために用いることができるため、製造した回路が所望のように作動することを確実にするための非常に強力なツールである。しかしながら、この工程には費用がかさむ。複雑なデザイン全体にモデルベースドOPCを用いると、何時間もの計算時間を要することになる。多くのプロジェクトでは、応答時間の早さが非常に重要である。従って、長い計算時間をかけずに正確なモデルベースドOPCを生成する方法を有するのが望ましいということになる。
【0028】
混合モードOPC
機能的に結果が得られるような時間効率のよい方法でOPCを実行するため、本発明では、OPCの混合モードシステムを導入する。特に、本発明ではOPCを実行するような2つの異なる方法を組み合わせた方法を幾つか導入し、それによって短時間で非常に良好な効果が得られるようにしている。
【0029】
ルールベースドOPC、次にモデルベースドOPC
第1の実施例では、ルールベースドOPCシステムが半導体レイアウトを介して解析することにより第1パスOPCを実行し、次にモデルベースドOPCシステムを用いて残りの問題点を解消する。一実施例を図7に示す。
【0030】
図7を参照すると、第1のステップ720で半導体レイアウトに1組のOPCルールを適用している。ステップ720で用いられるルールは、レイアウトにおいて特定の条件を識別することによって捜し出し得るような或る問題を補正しようとする試みの中で、レイアウトを変更するものである。しかしながら、ルールによって容易に認識されるされないようなレイアウトの問題もある。
【0031】
次にステップ730では、システムは、半導体にリソグラフィーモデルを適用して現行レイアウトの製造されたアウトプットがどのような外観を呈することになるかを判定する。ステップ740では、システムは、モデルドアウトプットを試験して、レイアウトから得られる製造されたアウトプットが所定の仕様に一致するかどうかを判定する。何の問題も検出されなければ、システムはステップ770に進んで最終的な半導体レイアウトをアウトプットする。
【0032】
レイアウトの問題が検出されたら、システムはステップ750に進み、モデルベースドOPCシステムを用いて問題を補正する。一実施例では、モデルベースドOPCシステムは2つの異なる形体配置の結果を判定し、次に2つの配置間の理想的な位置を補間する。ステップ750中では、複数の異なる認識された問題を提起し得る。システムは、ステップ730に進んで製造モデルを有するレイアウトを再びチェックする。このプロセスは、ステップ740で重大な問題が検出されなくなるまで繰り返される。ステップ740で重大な問題が検出されなくなったら、システムはステップ770で最終的な半導体レイアウトをアウトプットする。
【0033】
図7に示す方法は、ルールベースドOPCまたはモデルベースドOPCを単独で用いるよりも優れている。モデルベースドOPC部分は、ルールベースドOPCを用いたのでは処理が容易でないような多くの状況を処理するので、システムは、ルールベースドOPC単独よりも良好なアウトプットレイアウトを提供する。更に、多数のレイアウトの問題はルールベースドOPCを用いて迅速に解決され、そのため多くの場合にモデルベースドOPCが必要とされ得ないので、システムはモデルベースドOPC単独よりも高速になり得る。更に、デザイン全体の妥当性はモデルベースドOPCを用いて検証され、それによって、(ルールベースドOPCは、ルールベースドOPCを用いて容易に認識されるような多くの問題を補正するので、)モデルベースドOPC単独で補正されたレイアウトと同様に良好なレイアウトをシステムがより短時間で作成するということに留意すべきである。
【0034】
ルールベースドOPC及び選択的モデルベースドOPC
本発明の他の実施例では、状況に応じてルールベースドOPCシステム及びモデルベースドOPCシステムを選択的に用いる。この技術の種々の異なる実施例は既に実行されている。
【0035】
図8に示す選択的OPCシステムの第1の実施例では、全ての形体に対してルールベースドOPCが用いられているが、選択的にモデルベースドOPCが用いられている。ステップ820では、システムは半導体レイアウトに1組のOPCルールを適用する。ルールは、1組のルールを用いて容易に認識することができるような複数の問題を補正する。複数の異なるモデルを用いてルールを作成し得る。例えば、或るモデルを用いて明視野パターンをより良好に適合させることができ、別のモデルを用いて暗視野パターンをより良好に適合させることができる。
【0036】
ステップ830では、システムは、レイアウトの各形体を調べて、モデルベースドOPCをその形体に適用すべきかどうかを判定することから開始するようなループに入る。このシステムでは、ルールを用いて容易に補正できないようなレイアウトに問題のあるような或る種の形体を探すことができる。ステップ830では、モデルベースドOPCを必要とするような形体がマークされる。
【0037】
ステップ830では、システムはモデルベースドOPCに対して認識される全ての形体を分解する。図6Aに示されているような、幾何学形体がサブセグメントに区分されているような形体の分解を行い得る。特定のセグメントが或る状況に当てはまるかどうかを判定することにより、本発明は、モデルベースドOPCシステムによってセグメントを処理するべきかどうかを判定することになる。そのような判定は、1組の定義されたルールを用いて行うことができる。例えば、以下の3つのルールは、モデルベースドOPCが望ましいような状況を特定し得る。
【0038】
1.セグメントが出隅の一部を形成するのであれば、モデルベースドOPCシステムによってセグメントを処理する。
【0039】
2.セグメントが細い形体のエッジを形成するのであれば、モデルベースドOPCシステムによってセグメントを処理する。
【0040】
3.セグメントが隣接する形体に接近して平行なエッジを形成するのであれば、モデルベースドOPCシステムによってセグメントを処理する。
【0041】
これらは、モデルベースドOPCを用いるべきかどうかを判定するために用い得る判定規準の例にすぎない。
【0042】
再び図8を参照すると、ステップ850では、システムはルール試験の結果を判定している。セグメントが、ルールで定義された条件の1つに当てはまれば、システムはステップ840でモデルベースドOPCを用いてセグメントを調べて補正する。そしてシステムはステップ830で次のセグメントに進む。
【0043】
モデルベースドOPCが必要であるような条件の1つに形体が当てはまるかどうかを調べた後で、システムはステップ830からステップ840まで進み、それが最後の形体であるかどうかを判定する。調べた形体が最後の形体でなければ、システムはステップ830に戻って次の形体を調べる。全ての形体の試験が完了したら、ステップ850でシステムはマークされた形体を任意選択でプレバイアスし得る。しかしながらこの場合、ルールベースドOPCを用いて全てのエッジが予め補正されているので、プレバイアスは必要ないであろう。
【0044】
プレバイアスを(もし行うのであれば)行った後で、システムはステップ860でレイアウトにリソグラフィーモデルを適用し、現行レイアウトの製造されたアウトプットがどのような外観を呈することになるかを判定する。ステップ870では、システムはモデルドアウトプットを試験して、レイアウトから得られる製造されたアウトプットが所定の仕様に一致するかを判定する。何の問題も検出されなければ、システムはステップ890に進んで最終的な半導体レイアウトをアウトプットする。
【0045】
1若しくは数個のレイアウトの問題が検出されたら、システムはステップ880に進んで、モデルベースドOPCシステムを用いて問題を補正する。システムは、次にステップ860において製造モデルを用いてレイアウトを再びチェックする。このプロセスは、ステップ870で重大な問題が検出されなくなるまで繰り返される。ステップ870で重大な問題が検出されなければ、システムはステップ890で最終的な半導体レイアウトをアウトプットする。
【0046】
図8のシステムでは、多くの容易に認識される問題をルールベースドOPC補正により補正することができるが、扱いづらい状況にある形体はモデルベースドOPC補正を用いて慎重に処理する。このようにして、図8のシステムは、フルモデルベースドOPCパスの計算時間を必要とすることなく、高品質の半導体レイアウトを生成する。モデルベースドOPCは全ての形体に適用されるわけではないので、図8のシステムは通常のモデルベースドOPCシステムよりかなり高速になることになる。
【0047】
選択的ルールベースドOPCまたはモデルベースドOPC
選択的OPCシステムの別の実施例を図9に示す。図9のシステムでは、ルールベースドOPCまたはモデルベースドOPCを用いて、但し両方は用いずに、形体を選択的に処理する。
【0048】
図9の実施例は、各形体を調べるようなループとして開始する。先ず、ステップ910では、ルールベースドOPCまたはモデルベースドOPCをその形体に用いるべきかを判定するような1組の選択的ルールによって、各形体を試験する。前章で定義したルールと同じものを用いてもよい。選択的ルールは、ルール補正エリアを保護し、ルール補正が実際に仕様に一致するようになることが確実になるようにデザインされることに留意されたい。従って、そのような形体については、性能チェックまたはモデルベースドOPCを省略することが可能である。ステップ920での判定により、各形体がステップ925でモデルベースドOPC補正されるか或いはステップ930でルールベースドOPC補正されることがマークされる。このプロセスは、ステップ940での判定ステップを用いて全ての形体に対して繰り返される。
【0049】
ステップ950では、システムはルールベースドOPCを呼び出し、ステップ930でルールベースドOPCに対してマークされた全ての形体を補正する。モデルベースドOPCに対してマークされた形体については、調べない。
【0050】
ステップ960では、システムは、モデルベースドOPCに対してマークされた形体を任意選択でプレバイアスし得る。プレバイアスは、形体の形状自体によってのみパターンが画定され、周囲の環境は無視されるような1組のルールであり得る。
【0051】
ステップ970では、システムは、モデルベースドOPCに対してマークされた形体を製造プロセスのモデルを用いて試験し得る。ステップ980において全ての形体が仕様通りであれば、システムはステップ990で最終的な半導体レイアウトをアウトプットする。そうでなければ、モデルベースドOPCに対してマークされた形体は、ステップ985でモデルベースドOPCを用いて補正される。
【0052】
選択的ルールベースドOPC、モデルベースドOPC、ルール及びモデルOPCまたは無補正
選択的OPCシステムの更に別の実行可能な実施例の概念的フローを図10に示す。図10のシステムでは、ルールベースドOPC、モデルベースドOPC、またはルール及びモデルベースドOPCを用いて、或いは全く無補正で、各形体を調整し得る。
【0053】
図10の概念的フローを参照すると、第1のステップは、レイアウトを処理し、補正タイプ選択ルールを用いて試験し得るような形式にすることである。これは、ステップ1010に示すように、レイアウトを個々のセグメントに区分し、評価ポイントを設定することにより実行し得るが、他のシステムを用いてもよい。
【0054】
次に、ステップ1020では、全てのセグメントを調べ、各組が異なるOPC補正システムを用いることになるような異なる組に区分する。或るセグメントは、無補正(NC)を要する組に配置されることになる。第2の組のセグメントは、ルールベースド補正(RC)のみが適用される組に配置されることになる。第3の組のセグメントは、モデルベースド補正(MC)のみが適用される組に配置されることになる。最後に、第4の組のセグメントは、その両方、ルール及びモデルベースド補正(RMC)を用いることになる組に配置されることになる。
【0055】
次に、システムは各組のセグメントを適宜に処理することになる。補正を必要としないセグメントは、アウトプットに直接配置されることになる。ルールベースド補正(RC)またはルール及びモデルベースド補正(RMC)セグメントを必要とするセグメントは、ステップ1030でルールベースド補正を用いて処理されることになる。そしてルールベースド補正のみ(RC)セグメントは、ステップ1040に示されたようなアウトプットに配置されることになる。
【0056】
ステップ1050では、モデルベースド補正のみ(MC)セグメントをプレバイアスし得る。最終的には、ステップ1060で、モデルベースド補正のみ(MC)セグメントと、ルール及びモデルベースド補正(RMC)セグメントが、モデルベースドOPCを用いて処理される。
【0057】
図10の選択的OPCシステムの一実施例を説明する詳細フローチャートを図11Aに示す。図11Aの実施例は、エッジベースドシステムに言及して説明しているが、同じことは形状ベースの補正システムなど別タイプのシステムにも適用し得る。図11Aについては3種類の異なるラインを用いて説明している。これらのデータフロータイプの凡例を図11Bに示す。
【0058】
図11Aでは、システムは元のレイアウト1102から開始する。元のレイアウト1102から、システムは補正可能なエッジデータベース1107をステップ1105で構築する。補正可能なエッジデータベースを全ての実施例において明示的に作成及び維持する必要がないことに留意されたい。例えば、一実施例では、レイアウトデータベース1102から即座に明示的にエッジを導くことができる。そしてシステムは、補正可能なエッジデータベース1107の全エッジを調べて各エッジに何れのタイプの補正を用いるべきかを判定する段階に進む。ステップ1110では、システムは補正可能なエッジデータベース1107からエッジを抽出し、ステップ1115でそのエッジを試験する。補正の必要が無ければ、システムはステップ1110に戻って別のエッジを調べる。
【0059】
エッジがルールベースドOPC(RC)またはルール及びモデルベースドOPC(RMC)を必要とするのであれば、システムはステップ1120に進んでルール1125を適用する。エッジバイエッジ(edge by edge)ベースでエッジにルールベースド補正を実行し得ることに留意されたい。エッジがルールベースドOPC(RC)のみを必要とすれば、システムは、ステップ1110に戻って別のエッジを調べる前に、ステップ1135で所定のようにレイアウトデータベースを補正する。エッジがルール及びモデルベースドOPC(RMC)を必要とするのであれば、システムはステップ1140に進み、ルールからの補正によってエッジを初期状態にする。その補正されたエッジを用いて、モデルベースドOPCエッジデータベース1147をステップ1145で更新する。モデルベースドOPCエッジデータベース1147を更新した後、システムはステップ1110に戻って別のエッジを調べる。
【0060】
再びステップ1110を参照すると、エッジがモデルベースドOPCのみ(MC)を必要とするのであれば、システムはステップ1150に進む。ステップ1150では、システムがエッジをプレバイアスし得る。次に、プレバイアスされたエッジを用いてステップ1145でモデルベースドOPCエッジデータベース1147を更新する。モデルベースドOPCエッジデータベース1147を更新した後、システムはステップ1110に戻って別のエッジを調べる。ステップ1110で全てのエッジを調べ終わったら、システムはモデルベースド補正段階の開始に進む。
【0061】
ステップ1160では、システムはエッジデータベースに製造モデルを適用する。ステップ1170では、システムは、モデルベースド補正によって補正するべき種々のエッジに対する全ての評価ポイントを試験する。ステップ1175において、全てのエッジが定義した仕様と一致したら、システムは終了する。そうでなければ、システムはステップ1180に進んでモデルベースドエッジデータベース1147から各エッジを抽出し、ステップ1185でモデルベースド補正を適用することを繰返す。これは、モデルベースドOPCを必要とする全てのエッジが調整されるまで実行される。システムは次に、ステップ1160、1170及び1175で製造モデルを適用して評価ポイントを試験し、全てのエッジが仕様通りになったかどうか判定する。この繰返しプロセスは、定義された仕様にレイアウトが一致するまで続けられる。
【0062】
複数の異なるモデルの使用
モデルベースドOPCの導入部で示したように、種々の半導体製造プロセスをモデリングするために、多くの異なる種類のモデルが作成されてきた。各モデルは、独自の利点及び欠点を有し得る。或る種の定義された環境下では、或るモデルが別のモデルより良好であることがあり得る。
【0063】
本発明のハイブリッドOPCシステムは、これら異なるモデルを利用し得る。前章で述べたように、多くの実施例が種々のルールを用いて、用いるべき特定の補正システムを特定する。これらのルール設定を拡張して、特定の形体を評価するために用いるための特定タイプのOPCモデルを選択することができる。従って、特定の形体をモデリングする際に特定の製造モデルが別の製造モデルより良好であれば、その製造モデルを用いてその特定の形体を試験して補正する。例えば、ルール設定は、モデル1で入隅セグメントをモデリングし、モデル2で出隅セグメントをモデリングし、モデル3でエッジセグメントをモデリングすべきであると規定し得る。この方法では、システムは各特定の環境のためのベストモデルを利用することになる。
【0064】
ハイブリッドOPCの適用
本発明のハイブリッドOPCシステムは、伝統的な光リソグラフィー半導体製造に非常に有用であるが、適用可能であるのはこの範囲に留まらない。本発明で開示している事項は、任意のフォトマスクベースド製造プロセスに用いることができる。本発明で開示している事項は、例えば、バイナリマスクにも位相シフトマスクにも適用し得る。位相シフトマスクについての情報は、1999年1月12日に発行された米国特許第5,858,580号「Phase shifting circuit manufacture method and apparatus(位相シフト回路製造方法及び装置)」に記載されており、該特許は引用を以って本明細書の一部となす。
【0065】
一実施例では、特定のレイアウトを維持するべくルールを調整し得る。例えば、ルールベースドOPCを用いてレイアウトのバイナリ部分を処理し、モデルベースドOPCを用いてレイアウトの位相シフト部分を処理するというようにルールを規定し得る。この方法では、最高の処理がそれを最も必要とするような重要な部分に施される。
【0066】
プレフィルタリング
本発明のハイブリッドOPCシステムに限定すれば、ソフトウェアは「プレフィルタ」それ自体の操作に組み込まれ得る。例えば、ユーザはハイブリッドOPC処理のための特定エリアのみを指定し得る。一実施例では、ユーザは、OPC処理のためのレイアウトの或るセルのみを特定し得る。更に、実行する処理のタイプは、セルバイセル(cell by cell)ベースに制限され得る。例えば、或るセルをルールのみOPCで処理し、別のセルをモデルベースドOPCで処理し、別のセルをハイブリッドOPCシステムで処理し得る。或る種の形体では、エリアは重複し得る。エリアベースド補正の場合、本発明は、レイアウトにおいて別の層を画定し、この層が重複する全てのセグメントを特定のOPCシステムにより補正されるべきであると決定し得る。
【0067】
モデルベースド補正を用いた検証
前章で示したように、本発明の多くの実施例は、モデルベースドOPCを用いて、レイアウトデザインの全ての形体を試験並びに設定する。試験は、検証仕様を用いて行う。全ての形体が検証仕様で試験されるような実施例では、レイアウトはOPC処理によって本質的に十分に検証される。従って、別の検証ステップは必要ない。
【0068】
検証能力を強化するため、このような実施例のモデルベースドOPC部分を向上させ、時として伝統的な検証ツールで利用可能であるような追加形体を与えることができる。例えば、モデルベースドOPC部分は、種々のドーズ設定でレイアウトデザインを試験するためのオプションを提供し得る。これは、モデル閾値(ドーズ)を調整することにより達成し得る。同様に、モデルベースドOPC部分は、種々のフォーカス設定でレイアウトデザインを試験するためのオプションを提供し得る。これは、フォーカス寛容度の検証を行うために或るデフォーカス値で新たなモデルを構築することにより達成し得る。
【0069】
モデルベースド補正に基づく学習
モデルベースドOPCを実行する際には、システムは、レイアウトの不良箇所を補正するべく、繰返し試行錯誤プロセスを実行して形体(エッジ配置など)を調整することになる。しかしながら、レイアウトデザインが変更されたら、全OPCプロセスを再び実行しなければならない。OPCプロセスは、非常に長い、計算的に高コストのタスクであるので、単純なデザイン変更は、OPCプロセスに起因する長い遅延を引き起こし得る。
【0070】
そのような遅延を防止するために、本発明では、特定のレイアウトに対して加えられる変化のデータベースを作成する考え方を導入しており、それによって、同一レイアウトの僅かに変化したバージョンを再び処理するのであれば、記憶された変化のデータベースを用いて、変化していないエリアを迅速に補正することができる。このプロセスは、前のOPCプロセスで補正されたエリアが変化しておらず、それによって同じ補正を適用し得ることを単純に検証するすることになる。
【0071】
一実施例では、この補正データベースはルールデータベースの形式をとる。特に、各モデルベースドOPC補正が、モデルベースドOPC補正を生じさせた初期条件と共に記憶される。この方法では、ルールを適用して僅かに変更したデザインを、ほぼ完全に補正された形に迅速に導くことができる。次に、システムは、変化したエリアにモデルベースドOPCを適用する。
【0072】
実施例
本発明のハイブリッドOPCシステムは、多くの異なる環境下で用いることができる。ハイブリッドOPCシステムの一実施例を図12に示す。図12を参照すると、コンピュータシステム1200は、コンピュータ命令を実行するためのプロセッサ1210及びコンピュータプログラムを記憶するためのメモリ1220を備えている。本発明のハイブリッドOPCシステムは、メモリ1220内で実行されるようなハイブリッドOPCプログラム1225として実現し得る。ハイブリッドOPCプログラム1225は、局所記憶装置1240内に記憶されたレイアウトデータを処理し得る。
【0073】
ハイブリッドOPCプログラム1225は、ネットワーク環境内においても作動し得る。図12を参照すると、コンピュータシステム1200は、コンピュータシステム1200をネットワーク1275に結合するようなネットワークインターフェイス1270をも有し得る。このような実施例では、ハイブリッドOPCプログラム1225は、記憶装置1277などのネットワークにアクセス可能な記憶システムに位置指定されるようなデータを処理し得る。
【0074】
自身の半導体レイアウトの向上を希望する顧客に対し、ハイブリッドOPCプログラム1225を公表または販売することができる。ハイブリッドOPCプログラム1225は、磁気媒体、光学媒体またはその他のコンピュータ読取り可能媒体で頒布することができる。或いは、インターネット、データ放送またはその他のディジタル伝送媒体など任意の伝送媒体を用いて、ハイブリッドOPCプログラム1225を電子的に頒布することもできる。
【0075】
半導体回路レイアウトの混合モードOPCのための方法及び装置について説明してきたが、本発明の範囲を逸脱しない限りにおいて、当業者は、本発明の材料及び素子の配置に種々の改変及び変更が可能であると考えられる。
【図面の簡単な説明】
【図1A】 幾何学パターンの理想的なマスクを示す図である。
【図1B】 図1Aの理想的な幾何学パターンのマスクを示す図である。
【図1C】 図1Bのマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図2A】 図1Aの理想的な幾何学パターンの光近接効果補正されたバージョンを示す図である。
【図2B】 図2Aに示された理想的な幾何学パターンの光近接効果補正されたバージョンの光近接効果補正されたフォトマスクを示す図である。
【図2C】 図2Bのフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図3A】 理想的な矩形幾何学形体を示す図である。
【図3B】 図3Aのフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図3C】 出隅に突出部分を付加するようなルールベースド光近接効果補正器によって処理した後の図3Aの矩形幾何学形体を示す図である。
【図3D】 図3Cの光近接効果補正されたフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図4A】 接近して平行であるような形体ラインを有する2つの近接する幾何学形体を示す図である。
【図4B】 図4Aの幾何学形体の製造された結果を示す図である。
【図4C】 2つの形体間のギャップを拡大した後の図4Aの幾何学形体を示す図である。
【図4D】 図4Cの幾何学形体の最終的に製造された結果を示す図である。
【図5】 光リソグラフィープロセスのモデリングを概念的に示す図である。
【図6A】 セグメントが再分された、理想的な矩形幾何学形体のレイアウトを示す図である。
【図6B】 図6Aのフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図6C】 モデルベースドOPCを用いて右上隅の2つのセグメントが調整された後の図6Aの矩形幾何学形体を示す図である。
【図6D】 図6Cの光近接効果調整されたフォトマスクを用いてシリコンウェーハのフォトレジストに作成された回路素子を示す図である。
【図7】 ルールベースドOPC及びモデルベースドOPCの両者を用いるようなOPCシステムのフローチャートである。
【図8】 ルールベースドOPCを適用し、次にモデルベースドOPCを選択的に適用するようなOPCシステムのフローチャートである。
【図9】 種々のレイアウト形体にルールベースドOPCまたはモデルベースドOPCを選択的に適用するようなOPCシステムのフローチャートである。
【図10】 種々のレイアウト形体にルールベースドOPC、モデルベースドOPC、ルールベースド及びモデルベースドOPCまたは無補正を選択的に適用するようなOPCシステムの概念的チャートである。
【図11A】 図10に示したような種々のレイアウト形体にルールベースドOPC、モデルベースドOPC、ルールベースド及びモデルベースドOPCまたは無補正を選択的に適用するようなOPCシステムの一実施例に対する詳細フローチャートである。
【図11B】 図11Aのフローチャートの凡例を示す図である。
【図12】 本発明で開示した内容を実現し得るようなコンピュータシステムを示す図である。
Claims (29)
- 半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
特定の形体に対してルールベースド光近接効果補正(OPC)システムまたはモデルベースドOPCシステムを用いるべきかを判定するために各形体を処理する過程であって、形体の少なくとも1つが形状を含む、該過程と、
モデルベースドOPCシステムにより補正すべき各形体を補正するために1組のモデルから特定のモデルを選択する過程と、
前記ルールベースドOPCシステムまたは前記モデルベースドOPCシステムにより各形体を選択的に補正する過程と、
最終的に補正された半導体デザインをアウトプットする過程とを含み、
前記モデルベースドOPCシステムにより補正される前記形体が、前記モデルベースドOPCシステムにより補正される前に、形体の形状のみに基づいて前記形体に1組のルールを適用する補正であるプレバイアスが施されることを特徴とする方法。 - 前記モデルベースドOPCシステムが、マスク製造効果、光学効果、レジスト処理効果のなかの2種類以上を処理することを特徴とする請求項1に記載の方法。
- 前記モデルベースドOPCにより形体を選択的に補正する過程が、前記半導体デザインを仕様に対して検証する過程を含むことを特徴とする請求項1に記載の方法。
- 前記検証する過程のためのドーズ設定をユーザが選択し得ることを特徴とする請求項3に記載の方法。
- 前記検証する過程のためのフォーカス設定をユーザが選択し得ることを特徴とする請求項3に記載の方法。
- 前記形体がセグメントを含むことを特徴とする請求項1に記載の方法。
- 半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
各形体を処理し、特定の形体に対して、ルールベースドOPCシステムを用いるべきか、モデルベースドOPCシステムを用いるべきか、その両方即ちルールベースド及びモデルベースドOPCシステムを用いるべきか、或いはいずれの補正システムをも用いないでおくべきかを判定する過程であって、形体の少なくとも1つが形状を含む、該過程と、
モデルベースドOPCシステムにより補正すべき各形体を補正するために1組のモデルから特定のモデルを選択する過程と、
前記処理過程で判定した選択された補正システムにより各形体を選択的に補正する過程と、
最終的に補正された半導体デザインをアウトプットする過程とを含むことを特徴とする方法。 - 前記モデルベースドOPCシステムが、マスク製造効果、光学効果、レジスト処理効果のなかの2種類以上を処理することを特徴とする請求項7に記載の方法。
- 前記モデルベースドOPCシステムにより補正される前記形体が、前記モデルベースドOPCシステムにより補正される前に、前記プレバイアスは、形体の形状のみに基づいて前記形体に1組のルールを適用する補正であるプレバイアスが施されることを特徴とする請求項7に記載の方法。
- 前記モデルベースドOPCにより形体を選択的に補正する過程が、前記半導体デザインを仕様に対して検証する過程を含むことを特徴とする請求項7に記載の方法。
- 前記形体がセグメントを含むことを特徴とする請求項7に記載の方法。
- 半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
1組の光近接効果補正(OPC)ルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインの形体のうち、モデルベースドOPCシステムにより補正されるべくマークされた形体を選択的にプレバイアスして、バイアス補正された半導体デザインを生成する過程であって、前記プレバイアスは、形体の形状のみに基づいて前記形体に1組のルールを適用する補正である、該過程と、
前記ルール補正された半導体デザインまたは前記バイアス補正された半導体デザインを光学モデルによってモデリングし、モデルド半導体デザインを生成する過程と、
前記半導体マスクを作成するために前記モデルド半導体デザインを出力する過程とを含むことを特徴とする方法。 - 前記選択的にプレバイアスして、バイアス補正された半導体デザインを生成する過程が、形体の形状のみに基づいて前記形体に1組のルールを適用する過程を含むことを特徴とする請求項12に記載の方法。
- 半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
1組の光近接効果補正(OPC)ルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインまたはバイアス補正された半導体デザインを光学モデルによってモデリングし、モデルド半導体デザインを生成する過程と、
ユーザが選択したドーズ設定を用いて、前記モデルド半導体デザインを仕様に対して検証し、検証された半導体デザインを生成する過程と、
前記半導体マスクを作成するために前記検証された半導体デザインを出力する過程とを含むことを特徴とする方法。 - 半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
1組の光近接効果補正(OPC)ルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインまたはバイアス補正された半導体デザインを光学モデルによってモデリングし、モデルド半導体デザインを生成する過程と、
ユーザが選択したフォーカス設定を用いて、前記モデルド半導体デザインを仕様に対して検証し、検証された半導体デザインを生成する過程と、
前記半導体マスクを作成するために前記検証された半導体デザインを出力する過程とを含むことを特徴とする方法。 - 半導体マスクを作成する方法であって、
半導体デザインを認容する過程と、
1組のOPCルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインを調べ、1組の形体を識別してモデルベースドOPCにより処理する過程と、
モデルベースドOPCにより前記1組の形体を処理する前に、前記ルール補正された半導体デザインの形体のうち、モデルベースドOPCシステムにより補正されるべくマークされた前記1組の形体を選択的にプレバイアスする過程であって、前記プレバイアスは、形体の形状のみに基づいて前記形体に1組のルールを適用する補正である、該過程と、
モデルベースドOPCにより前記1組の形体を処理する過程と、
最終的に補正された半導体デザインをアウトプットする過程とを含むことを特徴とする方法。 - 前記モデルベースドOPCにより前記1組の形体を処理する過程が、前記半導体デザインを仕様に対して検証する過程を含むことを特徴とする請求項16に記載の方法。
- 前記検証する過程のためのドーズ設定をユーザが選択し得ることを特徴とする請求項17に記載の方法。
- 前記検証する過程のためのフォーカス設定をユーザが選択し得ることを特徴とする請求項17に記載の方法。
- ルール補正された半導体デザインを調べ、1組の形体を識別してルールベースドOPCにより処理する前記過程が、1組のルールを適用して扱いづらい形体を識別する過程を含むことを特徴とする請求項16に記載の方法。
- 前記ルール補正された半導体デザインを調べる過程が、各形体に対する特定のモデルベースドOPCシステムを選択する過程を更に含むことを特徴とする請求項16に記載の方法。
- 前記形体がセグメントを含むことを特徴とする請求項16に記載の方法。
- 前記形体が形状を含むことを特徴とする請求項16に記載の方法。
- 半導体装置の製造方法であって、該方法が、半導体マスクを用いることを含み、
前記半導体マスクが、
1組のOPCルールにより入力された半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインの形体のうち、モデルベースドOPCシステムにより補正されるべくマークされた形体を選択的にプレバイアスして、バイアス補正された半導体デザインを生成する過程であって、前記プレバイアスは、形体の形状のみに基づいて前記形体に1組のルールを適用する補正である、該過程と、
前記ルール補正された半導体デザインまたは前記バイアス補正された半導体デザインを光学モデルによってモデリングしてモデルド半導体デザインを生成する過程と、
半導体マスクを作成するために前記モデルド半導体デザインを出力する過程によって生成された、処理されたレイアウトから作成されることを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法であって、該方法が、半導体マスクを用いることを含み、
前記半導体マスクが、
1組のOPCルールにより入力された半導体デザインを処理し、ルール補正された半導体デザインを生成する過程と、
前記ルール補正された半導体デザインを調べ、1組の形体を識別してモデルベースドOPCにより処理する過程と、
モデルベースドOPCにより前記1組の形体を処理してモデルド半導体レイアウトを生成する過程と、
ユーザが選択したドーズ設定及びフォーカス設定の少なくとも一方を用いて、前記モデルド半導体レイアウトを仕様に対して検証する過程と、
最終的に補正された半導体レイアウトデザインをアウトプットする過程とによって生成された、処理されたレイアウトから作成されることを特徴とする半導体装置の製造方法。 - コンピュータ読取り可能媒体であって、該コンピュータ読取り可能媒体が、
1組のOPCルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインまたは前記バイアス補正された半導体デザインを光学モデルによってモデリングしてモデルド半導体デザインを生成するためと、
ユーザが選択したドーズ設定またはフォーカス設定の少なくとも一方を用いて、前記モデルド半導体デザインを仕様に対して検証するためと、
前記半導体マスクを作成するために前記検証された半導体デザインを出力するためのコンピュータ命令を含むことを特徴とする媒体。 - コンピュータ読取り可能媒体であって、該コンピュータ読取り可能媒体が、
1組のOPCルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインを調べ、1組の形体を識別してモデルベースドOPCにより処理するためと、
モデルベースドOPCにより前記1組の形体を処理する前に、前記ルール補正された半導体デザインの形体のうち、モデルベースドOPCシステムにより補正されるべくマークされた前記1組の形体を選択的にプレバイアスするためと、
モデルベースドOPCにより前記1組の形体を処理するためと、
最終的に補正された半導体デザインをアウトプットするためのコンピュータ命令を含み、
前記プレバイアスは、形体の形状のみに基づいて前記形体に1組のルールを適用する補正であることを特徴とする媒体。 - コンピュータ装置であって、該コンピュータ装置が、
コンピュータ命令を処理するためのプロセッサと、
メモリとを有し、
該メモリが、
1組のOPCルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインまたは前記バイアス補正された半導体デザインを光学モデルによってモデリングしてモデルド半導体デザインを生成するためと、
ユーザが選択したドーズ設定またはフォーカス設定の少なくとも一方を用いて、前記モデルド半導体デザインを仕様に対して検証するためと、
前記半導体マスクを作成するために前記検証された半導体デザインを出力するためのコンピュータ命令を含むことを特徴とするコンピュータ装置。 - コンピュータ装置であって、該コンピュータ装置が、
コンピュータ命令を処理するためのプロセッサと、
メモリとを有し、
該メモリが、
1組のOPCルールにより前記半導体デザインを処理し、ルール補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインの形体のうち、モデルベースドOPCシステムにより補正されるべくマークされた形体を選択的にプレバイアスして、バイアス補正された半導体デザインを生成するためと、
前記ルール補正された半導体デザインを調べ、1組の形体を識別してモデルベースドOPCにより処理するためと、
モデルベースドOPCにより前記1組の形体を処理するためと、
最終的に補正された半導体デザインをアウトプットするためのコンピュータ命令を含み、
前記プレバイアスは、形体の形状のみに基づいて前記形体に1組のルールを適用する補正であることを特徴とするコンピュータ装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/514,551 US6584609B1 (en) | 2000-02-28 | 2000-02-28 | Method and apparatus for mixed-mode optical proximity correction |
US09/514,551 | 2000-02-28 | ||
PCT/US2001/006144 WO2001065315A2 (en) | 2000-02-28 | 2001-02-26 | Method and apparatus for mixed-mode optical proximity correction |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003525470A JP2003525470A (ja) | 2003-08-26 |
JP4947533B2 true JP4947533B2 (ja) | 2012-06-06 |
Family
ID=24047688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001563954A Expired - Lifetime JP4947533B2 (ja) | 2000-02-28 | 2001-02-26 | 混合モード光近接効果補正のための方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6584609B1 (ja) |
EP (1) | EP1264213B1 (ja) |
JP (1) | JP4947533B2 (ja) |
AU (1) | AU2001243289A1 (ja) |
WO (1) | WO2001065315A2 (ja) |
Families Citing this family (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6301697B1 (en) | 1999-04-30 | 2001-10-09 | Nicolas B. Cobb | Streamlined IC mask layout optical and process correction through correction reuse |
US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
US6440612B1 (en) | 1999-09-01 | 2002-08-27 | Micron Technology, Inc. | Field correction of overlay error |
US7412676B2 (en) | 2000-06-13 | 2008-08-12 | Nicolas B Cobb | Integrated OPC verification tool |
US6425113B1 (en) | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
US6516459B1 (en) | 2000-07-10 | 2003-02-04 | Mentor Graphics Corporation | Integrated circuit design correction using fragment correspondence |
US6430737B1 (en) | 2000-07-10 | 2002-08-06 | Mentor Graphics Corp. | Convergence technique for model-based optical and process correction |
US20020156639A1 (en) * | 2001-02-27 | 2002-10-24 | Akira Ishikawa | Business method for a digital photolithography system |
US7392168B2 (en) * | 2001-03-13 | 2008-06-24 | Yuri Granik | Method of compensating for etch effects in photolithographic processing |
US6574784B1 (en) | 2001-06-14 | 2003-06-03 | George P. Lippincott | Short edge management in rule based OPC |
US6964031B2 (en) * | 2001-09-29 | 2005-11-08 | Kabushiki Kaisha Toshiba | Mask pattern generating method and manufacturing method of semiconductor apparatus |
JP3615182B2 (ja) * | 2001-11-26 | 2005-01-26 | 株式会社東芝 | 光近接効果補正方法及び光近接効果補正システム |
JP3592666B2 (ja) | 2001-12-04 | 2004-11-24 | 株式会社東芝 | 露光用マスクパターンの補正方法、プログラム、マスクパターン形成方法、及び半導体装置の製造方法 |
US6763514B2 (en) * | 2001-12-12 | 2004-07-13 | Numerical Technologies, Inc. | Method and apparatus for controlling rippling during optical proximity correction |
US7085698B2 (en) * | 2001-12-18 | 2006-08-01 | Synopsys, Inc. | Method for providing flexible and dynamic reporting capability using simulation tools |
JP4138318B2 (ja) * | 2002-01-08 | 2008-08-27 | 株式会社ルネサステクノロジ | リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム |
US7293249B2 (en) | 2002-01-31 | 2007-11-06 | Juan Andres Torres Robles | Contrast based resolution enhancement for photolithographic processing |
US7013439B2 (en) | 2002-01-31 | 2006-03-14 | Juan Andres Torres Robles | Contrast based resolution enhancing technology |
US6778275B2 (en) * | 2002-02-20 | 2004-08-17 | Micron Technology, Inc. | Aberration mark and method for estimating overlay error and optical aberrations |
JP2003322945A (ja) * | 2002-05-01 | 2003-11-14 | Mitsubishi Electric Corp | レイアウトパターンデータの補正装置 |
US6931613B2 (en) | 2002-06-24 | 2005-08-16 | Thomas H. Kauth | Hierarchical feature extraction for electrical interaction calculations |
DE10233205B4 (de) * | 2002-07-17 | 2006-06-08 | Infineon Technologies Ag | Verfahren zur Korrektur von lokalen Loading-Effekten beim Ätzen von Photomasken |
US6973633B2 (en) | 2002-07-24 | 2005-12-06 | George Lippincott | Caching of lithography and etch simulation results |
SG120106A1 (en) * | 2002-07-26 | 2006-03-28 | Asml Masktools Bv | Automatic optical proximity correction (OPC) rule generation |
US7172838B2 (en) * | 2002-09-27 | 2007-02-06 | Wilhelm Maurer | Chromeless phase mask layout generation |
US6857109B2 (en) | 2002-10-18 | 2005-02-15 | George P. Lippincott | Short edge smoothing for enhanced scatter bar placement |
US6854104B2 (en) * | 2002-11-27 | 2005-02-08 | Lsi Logic Corporation | First approximation for OPC significant speed-up |
US7082596B2 (en) * | 2002-11-27 | 2006-07-25 | Synopsys, Inc. | Simulation-based selection of evaluation points for model-based optical proximity correction |
US6928634B2 (en) | 2003-01-02 | 2005-08-09 | Yuri Granik | Matrix optical process correction |
US7318214B1 (en) | 2003-06-19 | 2008-01-08 | Invarium, Inc. | System and method for reducing patterning variability in integrated circuit manufacturing through mask layout corrections |
US20050234684A1 (en) * | 2004-04-19 | 2005-10-20 | Mentor Graphics Corp. | Design for manufacturability |
US20050015740A1 (en) * | 2003-07-18 | 2005-01-20 | Mentor Graphics Corp. | Design for manufacturability |
US7043712B2 (en) * | 2003-09-09 | 2006-05-09 | International Business Machines Corporation | Method for adaptive segment refinement in optical proximity correction |
US6973636B2 (en) * | 2003-10-17 | 2005-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of defining forbidden pitches for a lithography exposure tool |
US7073162B2 (en) | 2003-10-31 | 2006-07-04 | Mentor Graphics Corporation | Site control for OPC |
JP4357287B2 (ja) | 2003-12-18 | 2009-11-04 | 株式会社東芝 | 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム |
JP2005227666A (ja) | 2004-02-16 | 2005-08-25 | Toshiba Corp | マスクデータ補正方法と半導体装置の製造方法 |
US7536660B2 (en) | 2004-02-24 | 2009-05-19 | Konstantinos Adam | OPC simulation model using SOCS decomposition of edge fragments |
US7539954B2 (en) | 2004-02-24 | 2009-05-26 | Konstantinos Adam | OPC simulation model using SOCS decomposition of edge fragments |
US7861207B2 (en) | 2004-02-25 | 2010-12-28 | Mentor Graphics Corporation | Fragmentation point and simulation site adjustment for resolution enhancement techniques |
US7234130B2 (en) | 2004-02-25 | 2007-06-19 | James Word | Long range corrections in integrated circuit layout designs |
US7251806B2 (en) * | 2004-04-09 | 2007-07-31 | Synopsys, Inc. | Model-based two-dimensional interpretation filtering |
US7065738B1 (en) * | 2004-05-04 | 2006-06-20 | Advanced Micro Devices, Inc. | Method of verifying an optical proximity correction (OPC) model |
WO2005111874A2 (en) | 2004-05-07 | 2005-11-24 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
US7240305B2 (en) | 2004-06-02 | 2007-07-03 | Lippincott George P | OPC conflict identification and edge priority system |
US7266800B2 (en) * | 2004-06-04 | 2007-09-04 | Invarium, Inc. | Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes |
US7275225B2 (en) * | 2004-06-04 | 2007-09-25 | Invarium, Inc. | Correcting design data for manufacture |
US7463367B2 (en) * | 2004-07-13 | 2008-12-09 | Micron Technology, Inc. | Estimating overlay error and optical aberrations |
US7588868B2 (en) * | 2004-10-06 | 2009-09-15 | Cadence Design Systems, Inc. | Method and system for reducing the impact of across-wafer variations on critical dimension measurements |
US7627837B2 (en) * | 2004-10-15 | 2009-12-01 | Takumi Technology Corp. | Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction |
US7721246B2 (en) * | 2005-02-24 | 2010-05-18 | Synopsys, Inc. | Method and apparatus for quickly determining the effect of placing an assist feature at a location in a layout |
US7459248B2 (en) | 2005-02-24 | 2008-12-02 | James Word | Performing OPC on structures with virtual edges |
JP2006235327A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | マスクパターンデータ・マスク検査データ作成方法、及びフォトマスクの製造・検査方法 |
US7493587B2 (en) | 2005-03-02 | 2009-02-17 | James Word | Chromeless phase shifting mask for integrated circuits using interior region |
US7743359B2 (en) * | 2005-05-02 | 2010-06-22 | Cadence Design Systems, Inc. | Apparatus and method for photomask design |
JP4828870B2 (ja) * | 2005-06-09 | 2011-11-30 | 株式会社東芝 | 評価パタンの作成方法およびプログラム |
US20070083846A1 (en) * | 2005-07-28 | 2007-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optimized modules' proximity correction |
US7657852B2 (en) | 2005-08-16 | 2010-02-02 | Pulsic Limited | System and technique of pattern matching and pattern replacement |
US7434199B2 (en) | 2005-09-27 | 2008-10-07 | Nicolas Bailey Cobb | Dense OPC |
US7265361B2 (en) * | 2005-09-28 | 2007-09-04 | Applied Materials, Inc. | Beam blanker driver system and method |
WO2007048442A1 (en) | 2005-10-28 | 2007-05-03 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device using optical proximity correction for the optical lithography |
KR100673014B1 (ko) * | 2005-10-28 | 2007-01-24 | 삼성전자주식회사 | 포토 마스크의 제조 방법 |
US7584450B2 (en) * | 2006-02-17 | 2009-09-01 | Synopsys, Inc. | Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout |
US7506285B2 (en) | 2006-02-17 | 2009-03-17 | Mohamed Al-Imam | Multi-dimensional analysis for predicting RET model accuracy |
US8370773B2 (en) * | 2006-08-16 | 2013-02-05 | Freescale Semiconductor, Inc. | Method and apparatus for designing an integrated circuit using inverse lithography technology |
KR100763538B1 (ko) * | 2006-08-29 | 2007-10-05 | 삼성전자주식회사 | 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법 |
US20080077907A1 (en) * | 2006-09-21 | 2008-03-27 | Kulkami Anand P | Neural network-based system and methods for performing optical proximity correction |
US8230379B2 (en) * | 2006-10-20 | 2012-07-24 | Kabushiki Kaisha Toshiba | Layout generating method for semiconductor integrated circuits |
JP4956365B2 (ja) * | 2006-10-20 | 2012-06-20 | 株式会社東芝 | 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体 |
US7617475B2 (en) | 2006-11-13 | 2009-11-10 | United Microelectronics Corp. | Method of manufacturing photomask and method of repairing optical proximity correction |
EP2097788A1 (en) * | 2006-12-21 | 2009-09-09 | Nxp B.V. | A method and system for identifying weak points in an integrated circuit design |
US20080178140A1 (en) * | 2007-01-18 | 2008-07-24 | United Microelectronics Corp. | Method for correcting photomask pattern |
US7739650B2 (en) | 2007-02-09 | 2010-06-15 | Juan Andres Torres Robles | Pre-bias optical proximity correction |
KR100828026B1 (ko) * | 2007-04-05 | 2008-05-08 | 삼성전자주식회사 | 집적회로 설계패턴의 레이아웃 수정방법 및 이를 수행하기위한 장치 |
US7805699B2 (en) | 2007-10-11 | 2010-09-28 | Mentor Graphics Corporation | Shape-based photolithographic model calibration |
US7886243B1 (en) * | 2007-12-27 | 2011-02-08 | Cadence Design Systems, Inc. | System and method for using rules-based analysis to enhance models-based analysis |
US7765021B2 (en) * | 2008-01-16 | 2010-07-27 | International Business Machines Corporation | Method to check model accuracy during wafer patterning simulation |
US20090258302A1 (en) * | 2008-04-10 | 2009-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sub-resolution assist feature of a photomask |
US20090265148A1 (en) * | 2008-04-16 | 2009-10-22 | Synopsys, Inc. | Modeling a sector-polarized-illumination source in an optical lithography system |
US8042069B2 (en) * | 2008-08-07 | 2011-10-18 | United Microelectronics Corp. | Method for selectively amending layout patterns |
US8176446B2 (en) * | 2008-09-11 | 2012-05-08 | International Business Machines Corporation | Method for compensating for variations in structures of an integrated circuit |
US7900169B2 (en) * | 2009-01-06 | 2011-03-01 | International Business Machines Corporation | OPC model calibration process |
US8103984B1 (en) * | 2009-02-23 | 2012-01-24 | Cadence Design Systems, Inc. | System and method for compressed design phase contour data |
US9507250B2 (en) * | 2009-12-17 | 2016-11-29 | International Business Machines Corporation | Optical proximity correction for improved electrical characteristics |
JP5477132B2 (ja) * | 2010-04-09 | 2014-04-23 | 富士通セミコンダクター株式会社 | マスクパターン作製装置、マスクパターン作製方法、及びマスクの製造方法 |
CN102478761B (zh) * | 2010-11-25 | 2014-01-22 | 无锡华润上华半导体有限公司 | 掩膜版制作方法及系统 |
US8464194B1 (en) * | 2011-12-16 | 2013-06-11 | International Business Machines Corporation | Machine learning approach to correct lithographic hot-spots |
CN103309149B (zh) * | 2013-06-08 | 2016-03-23 | 上海华力微电子有限公司 | 光学临近效应修正方法 |
KR102459585B1 (ko) | 2014-08-19 | 2022-10-27 | 인텔 코포레이션 | E 빔 범용 커터를 이용한 교차 스캔 근접 보정 |
CN106716597B (zh) * | 2014-08-19 | 2021-02-23 | 英特尔公司 | 用于电子束(ebeam)直接写入系统的圆角化校正 |
WO2018235669A1 (ja) * | 2017-06-19 | 2018-12-27 | 大日本印刷株式会社 | 図形パターンの形状補正装置および形状補正方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09319067A (ja) * | 1995-12-22 | 1997-12-12 | Toshiba Corp | 光近接効果補正方法 |
JPH10282635A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 |
JPH10319067A (ja) * | 1997-05-19 | 1998-12-04 | Maspro Denkoh Corp | レベル測定器 |
Family Cites Families (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10A (en) * | 1836-08-10 | Gtttlslto andi | ||
US11A (ja) * | 1836-08-10 | |||
US67074A (en) * | 1867-07-23 | Improvement in quartz-mills | ||
US3A (en) * | 1836-08-11 | Thomas blanchard | ||
US2324169A (en) * | 1940-08-05 | 1943-07-13 | Simms Motor Units Ltd | Distributor ignition for internal combustion engines |
US2344436A (en) * | 1940-08-06 | 1944-03-14 | Wilbur G Laird | Floating roof storage apparatus for volatile liquids |
US3210560A (en) * | 1961-04-17 | 1965-10-05 | Westinghouse Electric Corp | Semiconductor device |
US4231811A (en) | 1979-09-13 | 1980-11-04 | Intel Corporation | Variable thickness self-aligned photoresist process |
EP0043863B1 (de) | 1980-07-10 | 1984-05-16 | International Business Machines Corporation | Verfahren zur Kompensation des Proximity Effekts bei Elektronenstrahl-Projektionsanlagen |
US4456371A (en) | 1982-06-30 | 1984-06-26 | International Business Machines Corporation | Optical projection printing threshold leveling arrangement |
US4812962A (en) | 1987-04-09 | 1989-03-14 | Harris Corp. | Area feature sorting mechanism for neighborhood-based proximity correction in lithography processing of integrated circuit patterns |
US4895780A (en) | 1987-05-13 | 1990-01-23 | General Electric Company | Adjustable windage method and mask for correction of proximity effect in submicron photolithography |
US4902899A (en) | 1987-06-01 | 1990-02-20 | International Business Machines Corporation | Lithographic process having improved image quality |
JP2830330B2 (ja) | 1989-04-04 | 1998-12-02 | 松下電器産業株式会社 | 近接効果補正方法 |
US5182718A (en) | 1989-04-04 | 1993-01-26 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for writing a pattern on a semiconductor sample based on a resist pattern corrected for proximity effects resulting from direct exposure of the sample by a charged-particle beam or light |
JP2881892B2 (ja) | 1990-01-16 | 1999-04-12 | 富士通株式会社 | 投影露光用マスク |
US5051598A (en) | 1990-09-12 | 1991-09-24 | International Business Machines Corporation | Method for correcting proximity effects in electron beam lithography |
IL97022A0 (en) | 1991-01-24 | 1992-03-29 | Ibm Israel | Partitioning method for e-beam lithography |
US5208124A (en) | 1991-03-19 | 1993-05-04 | Hewlett-Packard Company | Method of making a mask for proximity effect correction in projection lithography |
US5242770A (en) | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
JP3495734B2 (ja) | 1992-04-06 | 2004-02-09 | アスムル マスクツールズ ビー.ブイ. | 半導体デバイス製造プロセスでのリソグラフィーパタン形成方法 |
US5256505A (en) | 1992-08-21 | 1993-10-26 | Microunity Systems Engineering | Lithographical mask for controlling the dimensions of resist patterns |
US6007310A (en) | 1993-11-23 | 1999-12-28 | Sarcos, Lc | Volumetric pump with sterility seal |
US5424154A (en) | 1993-12-10 | 1995-06-13 | Intel Corporation | Lithographic emhancement method and apparatus for randomly spaced structures |
US5447810A (en) | 1994-02-09 | 1995-09-05 | Microunity Systems Engineering, Inc. | Masks for improved lithographic patterning for off-axis illumination lithography |
US5636002A (en) | 1994-04-29 | 1997-06-03 | Lucent Technologies Inc. | Auxiliary mask features for enhancing the resolution of photolithography |
GB2291219B (en) | 1994-07-05 | 1998-07-01 | Nec Corp | Photo-mask fabrication and use |
US5573890A (en) | 1994-07-18 | 1996-11-12 | Advanced Micro Devices, Inc. | Method of optical lithography using phase shift masking |
JPH08297692A (ja) | 1994-09-16 | 1996-11-12 | Mitsubishi Electric Corp | 光近接補正装置及び方法並びにパタン形成方法 |
JP3273456B2 (ja) | 1995-02-24 | 2002-04-08 | アルプス電気株式会社 | モータ駆動スライド型可変抵抗器 |
US5682323A (en) | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
JP3409493B2 (ja) | 1995-03-13 | 2003-05-26 | ソニー株式会社 | マスクパターンの補正方法および補正装置 |
US5553273A (en) | 1995-04-17 | 1996-09-03 | International Business Machines Corporation | Vertex minimization in a smart optical proximity correction system |
US5663893A (en) | 1995-05-03 | 1997-09-02 | Microunity Systems Engineering, Inc. | Method for generating proximity correction features for a lithographic mask pattern |
US5657235A (en) * | 1995-05-03 | 1997-08-12 | International Business Machines Corporation | Continuous scale optical proximity correction by mask maker dose modulation |
US5663017A (en) | 1995-06-07 | 1997-09-02 | Lsi Logic Corporation | Optical corrective techniques with reticle formation and reticle stitching to provide design flexibility |
JP3331822B2 (ja) | 1995-07-17 | 2002-10-07 | ソニー株式会社 | マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置 |
JP2917879B2 (ja) | 1995-10-31 | 1999-07-12 | 日本電気株式会社 | フォトマスク及びその製造方法 |
US6185727B1 (en) * | 1995-12-12 | 2001-02-06 | International Business Machines Corporation | Design verification for asymmetric phase shift mask layouts |
JP3469422B2 (ja) | 1996-02-23 | 2003-11-25 | 株式会社東芝 | 荷電ビーム描画方法及び描画装置 |
US5972541A (en) | 1996-02-27 | 1999-10-26 | Lsi Logic Corporation | Reticle and method of design to correct pattern for depth of focus problems |
US6269472B1 (en) * | 1996-02-27 | 2001-07-31 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
US5705301A (en) | 1996-02-27 | 1998-01-06 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
US5723233A (en) | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
US5862058A (en) | 1996-05-16 | 1999-01-19 | International Business Machines Corporation | Optical proximity correction method and system |
US5707765A (en) | 1996-05-28 | 1998-01-13 | Microunity Systems Engineering, Inc. | Photolithography mask using serifs and method thereof |
US5740068A (en) | 1996-05-30 | 1998-04-14 | International Business Machines Corporation | Fidelity enhancement of lithographic and reactive-ion-etched images by optical proximity correction |
US5885734A (en) | 1996-08-15 | 1999-03-23 | Micron Technology, Inc. | Process for modifying a hierarchical mask layout |
JP3518275B2 (ja) | 1996-09-06 | 2004-04-12 | 松下電器産業株式会社 | フォトマスクおよびパターン形成方法 |
US5994002A (en) | 1996-09-06 | 1999-11-30 | Matsushita Electric Industrial Co., Ltd. | Photo mask and pattern forming method |
JP3551660B2 (ja) | 1996-10-29 | 2004-08-11 | ソニー株式会社 | 露光パターンの補正方法および露光パターンの補正装置および露光方法 |
US5847959A (en) | 1997-01-28 | 1998-12-08 | Etec Systems, Inc. | Method and apparatus for run-time correction of proximity effects in pattern generation |
US5821014A (en) | 1997-02-28 | 1998-10-13 | Microunity Systems Engineering, Inc. | Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask |
US5920487A (en) | 1997-03-03 | 1999-07-06 | Motorola Inc. | Two dimensional lithographic proximity correction using DRC shape functions |
US5900340A (en) | 1997-03-03 | 1999-05-04 | Motorola, Inc. | One dimensional lithographic proximity correction using DRC shape functions |
US6078738A (en) | 1997-05-08 | 2000-06-20 | Lsi Logic Corporation | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization |
US6282696B1 (en) | 1997-08-15 | 2001-08-28 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
US6370679B1 (en) | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
US6243855B1 (en) * | 1997-09-30 | 2001-06-05 | Kabushiki Kaisha Toshiba | Mask data design method |
US5958635A (en) | 1997-10-20 | 1999-09-28 | Motorola, Inc. | Lithographic proximity correction through subset feature modification |
JP3101594B2 (ja) | 1997-11-06 | 2000-10-23 | キヤノン株式会社 | 露光方法及び露光装置 |
US6114071A (en) | 1997-11-24 | 2000-09-05 | Asml Masktools Netherlands B.V. | Method of fine feature edge tuning with optically-halftoned mask |
US6081658A (en) | 1997-12-31 | 2000-06-27 | Avant! Corporation | Proximity correction system for wafer lithography |
US6312854B1 (en) | 1998-03-17 | 2001-11-06 | Asml Masktools Netherlands B.V. | Method of patterning sub-0.25 lambda line features with high transmission, “attenuated” phase shift masks |
JP2000020564A (ja) | 1998-06-29 | 2000-01-21 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体 |
JP3241010B2 (ja) | 1998-11-18 | 2001-12-25 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法 |
JP2000162758A (ja) * | 1998-11-30 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 光学的近接効果補正方法 |
US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
US6301697B1 (en) | 1999-04-30 | 2001-10-09 | Nicolas B. Cobb | Streamlined IC mask layout optical and process correction through correction reuse |
US6249904B1 (en) * | 1999-04-30 | 2001-06-19 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design using edge fragment tagging to correct edge placement distortion |
-
2000
- 2000-02-28 US US09/514,551 patent/US6584609B1/en not_active Expired - Lifetime
-
2001
- 2001-02-26 AU AU2001243289A patent/AU2001243289A1/en not_active Abandoned
- 2001-02-26 WO PCT/US2001/006144 patent/WO2001065315A2/en active Application Filing
- 2001-02-26 JP JP2001563954A patent/JP4947533B2/ja not_active Expired - Lifetime
- 2001-02-26 EP EP01916242.9A patent/EP1264213B1/en not_active Expired - Lifetime
-
2002
- 2002-12-20 US US10/327,454 patent/US6988259B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09319067A (ja) * | 1995-12-22 | 1997-12-12 | Toshiba Corp | 光近接効果補正方法 |
JPH10282635A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 |
JPH10319067A (ja) * | 1997-05-19 | 1998-12-04 | Maspro Denkoh Corp | レベル測定器 |
Also Published As
Publication number | Publication date |
---|---|
AU2001243289A1 (en) | 2001-09-12 |
WO2001065315A3 (en) | 2002-04-04 |
US6584609B1 (en) | 2003-06-24 |
US20030097647A1 (en) | 2003-05-22 |
WO2001065315A2 (en) | 2001-09-07 |
EP1264213B1 (en) | 2015-09-23 |
JP2003525470A (ja) | 2003-08-26 |
EP1264213A2 (en) | 2002-12-11 |
US6988259B2 (en) | 2006-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4947533B2 (ja) | 混合モード光近接効果補正のための方法及び装置 | |
JP3266499B2 (ja) | 光学的近接補正方法及びシステム | |
US7194704B2 (en) | Design layout preparing method | |
JP5078543B2 (ja) | 階層opcのための局所的な色付け | |
US7530048B2 (en) | Defect filtering optical lithography verification process | |
US7010775B2 (en) | Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication | |
US7765515B2 (en) | Pattern match based optical proximity correction and verification of integrated circuit layout | |
US7861209B2 (en) | Method for interlayer and yield based optical proximity correction | |
KR100673014B1 (ko) | 포토 마스크의 제조 방법 | |
US6078738A (en) | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization | |
US6792592B2 (en) | Considering mask writer properties during the optical proximity correction process | |
US20110191726A1 (en) | Selective Optical Proximity Layout Design Data Correction | |
US8788982B2 (en) | Layout design defect repair using inverse lithography | |
JP4727288B2 (ja) | 基板上に形成されるデザインを最適化する方法及びプログラム | |
JP5395340B2 (ja) | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 | |
US7082596B2 (en) | Simulation-based selection of evaluation points for model-based optical proximity correction | |
KR100688893B1 (ko) | 반도체 소자의 마스크 패턴 형성 방법 | |
US7251806B2 (en) | Model-based two-dimensional interpretation filtering | |
JP2004040039A (ja) | 露光方法の選択方法 | |
JP2004029193A (ja) | モデルベースの近接効果補正の検証方法 | |
CN116710843A (zh) | 用于自由形状的光学邻近校正 | |
US7308673B2 (en) | Method and apparatus for correcting 3D mask effects | |
JP2000066370A (ja) | マスクパターン作成方法および装置 | |
JP2005031591A (ja) | フォトマスク検証方法 | |
Rey et al. | Comparison of different optical proximity correction models with three-dimensional photolithography simulation over planar substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080128 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4947533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |