CN1649129A - 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法 - Google Patents

用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法 Download PDF

Info

Publication number
CN1649129A
CN1649129A CNA2005100070217A CN200510007021A CN1649129A CN 1649129 A CN1649129 A CN 1649129A CN A2005100070217 A CNA2005100070217 A CN A2005100070217A CN 200510007021 A CN200510007021 A CN 200510007021A CN 1649129 A CN1649129 A CN 1649129A
Authority
CN
China
Prior art keywords
spare part
layout
zone
place
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100070217A
Other languages
English (en)
Inventor
小山内步
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1649129A publication Critical patent/CN1649129A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体器件的布局和布线方法，其包括步骤(a)到(c)。步骤(a)是基于电路图数据、功能块数据和设计规则数据，在半导体器件的布局和布线区域中执行功能块的布局和执行互连的布线的过程。步骤(b)是不管布线的结果，在布局和布线区域的第一区域中执行备用元件的布局的过程，其中功能块不被布局在第一区域中，备用元件是备用功能块。步骤(c)是从第一区域中去除备用元件的第一备用元件的过程，其中第一备用元件与互连的关系妨碍了设计规则，设计规则在设计规则数据中描述。

Description

用于半导体器件的自动布局和布线的
自动布局和布线设备、方法，半导体器件及其制造方法
技术领域
本发明涉及一种自动布局和布线设备、半导体器件的自动布局和布线方法，半导体器件及其制造方法。更具体地说，本发明涉及改善设计半导体器件的效率的那些设备和方法。
背景技术
在大规模集成(LSI)的布局设计中，自动布局和布线系统是公知的，在该系统中，布局功能块和布线是自动进行的。在下面的描述中，(逻辑)功能元件和(逻辑)功能块都被称为功能块。具有CAD(计算机辅助设计)软件的计算机举例说明了自动布局和布线设备。例如，象下面那样进行使用自动布局和布线设备的布局和布线。首先，自动布局和布线设备读取设计目标LSI的电路图的数据、作为库的功能块的数据、以及设计规则的数据。然后自动布局和布线设备基于读到的数据布局功能块。之后，自动布局和布线设备基于读到的数据关于功能块进行布线。之后，自动布局和布线设备核对在布局和布线中是否有问题，并且如果有必要，进行重新布局和重新布线。最后，产生自动布局和布线设备的数据作为与对应于组成LSI层的图形的整个芯片的布线相关的布线图数据。自动布局的功能块包括直接用作实现电路功能的功能块和备用元件(spare cell)。备用元件举例说明具有栅电容(gate cap)的填充元件(fill cell)和虚拟元件(phantom cell)。填充元件举例说明用于减小电源噪声的电压源电容。预先分散地布局虚拟元件，以备设计的改变。在传统工艺中，首先布局直接用于实现电路功能的功能块。接着，布局上述备用元件。然后，进行实现电路功能所需的布线。在这种情况下，多数备用元件是简单的图。但是，由于备用元件的数目大，备用元件是自动布局和布线设备的布线工具的负担。这导致了设计所需的时间(TAT：响应时间)和设计所需的存储容量的增加。此外，备用元件的一些图形影响布线效率。因此，可以认为由于在应该被列为优先的布线之前布局虚拟元件而降低了布线效率。
期望有可以降低布线工具的负担、设计所需的存储容量、以及设计的TAT的技术。此外，期望有能够改善布线性能的技术。
结合上述说明，日本未决专利申请(JP 2001-284456A)公开了一种布局和布线方法的技术。该发明目的在于提供一种用于在标准元件的布局和布线之后在剩余的区域上有效地布局备用元件的布局和布线方法。
该方法在对应于半导体芯片上电路形成区域的布局和布线区域上设计标准元件的布局和布线。在其中准备伪元件(dummy cell)和备用元件列。这里，伪元件的尺寸被限定了，但要布局在它们上的电路不被限定。在备用元件列中，要布局到伪元件上的电路被限定了。然后，在布局和布线区域上布局多个标准元件以满足通用和预定的功能。此后，在执行标准元件的布局之后，伪元件被布局在剩余区域上，剩余区域的尺寸大于伪元件的尺寸。最后，布局的伪元件用备用元件列代替。
发明内容
因此，本发明的一个目的是提供一种自动布局和布线设备以及半导体器件的布局和布线方法，该方法能够布局备用元件且降低布线工具的负担和设计所需的存储容量，并且还提供一种应用了半导体器件的布局和布线方法的半导体器件及其制造方法。
本发明的另一个目的是提供一种自动布局和布线设备以及半导体器件的布局和布线方法，该方法能够执行最优的布线而不受备用元件影响，并且还提供一种应用了半导体器件的布局和布线方法的半导体器件及其制造方法。
本发明的又另一个目的是提供一种自动布局和布线设备以及半导体器件的布局和布线方法，该方法能够改善半导体器件的设计效率，并且还提供一种应用了半导体器件的布局和布线方法的半导体器件及其制造方法。
本发明的此目的和其它目的、特征和优点将通过参考下面的说明和附图容易地获得。
为了实现本发明的一个方面，本发明提供一种半导体器件的布局和布线方法，其包括：(a)基于电路图数据、功能块数据和设计规则数据，在半导体器件的布局和布线区域中执行功能块的布局和执行互连的布线；(b)不管布线的结果，在布局和布线区域的第一区域中执行备用元件的布局，其中功能块不被布局在第一区域中，备用元件是备用功能块；以及(c)从第一区域中去除备用元件的第一备用元件，其中第一备用元件与互连的关系妨碍了设计规则，设计规则在设计规则数据中描述。
在半导体器件的布局和布线的方法中，备用元件可以包括填充元件和虚拟元件中的至少一个。
半导体器件的布局和布线的方法可以还包括：(d)基于电路图数据，功能块数据和设计规则数据来核对布局和布线区域的状态；(e)当核对中在第二区域中发现缺陷时，执行布局和布线的第二区域中的缺陷的校正；(f)在第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线；(g)不管重新执行的布线的结果，在第二区域中的第三区域中执行其它备用元件的布局，其中其它的功能块不被布局在第三区域中，其它的备用元件是备用功能块；以及(h)从第三区域中去除其它备用元件的第二备用元件，其中第二备用元件与其它互连的关系妨碍了设计规则。
半导体器件的布局和布线的方法可以还包括：(d)基于电路图数据，功能块数据和设计规则数据来核对布局和布线区域的状态；(e)当核对中在第二区域中发现缺陷时，执行布局和布线的第二区域中的缺陷的校正；(f)在第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线；(g)不管重新执行的布线的结果，在第二区域中的第三区域中执行其它备用元件的布局，其中其它的功能块不被布局在第三区域中，其它的备用元件是备用功能块；以及(h)从第三区域中去除其它备用元件的第二备用元件，其中第二备用元件与其它互连的关系妨碍了设计规则。
为了实现本发明的另一个方面，本发明提供一种自动布局和布线设备，其包括：自动布局和布线部件，备用元件布局部件和备用元件核对部件。自动布局和布线部件基于电路图数据、功能块数据和设计规则数据，在半导体器件的布局和布线区域中执行功能块的布局和执行互联的布线。备用元件布局部件不管布线的结果，在布局和布线区域的第一区域中执行备用元件的布局。功能块不被布局在第一区域中，备用元件是备用功能块。备用元件核对部件从第一区域中去除备用元件的第一备用元件。第一备用元件与互连的关系妨碍了设计规则。设计规则在设计规则数据中描述。
在自动布局和布线设备中，备用元件可以包括填充元件和虚拟元件中的至少一个。
自动布局和布线设备中，备用元件核对部件可以基于电路图数据、功能块数据和设计规则数据来核对布局和布线区域的状态。在这种情况下，当核对中在第二区域中发现缺陷时，备用元件核对部件执行在布局和布线的第二区域中的缺陷的校正。备用元件核对部件在第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线。备用元件核对部件不管重新执行的布线的结果，在第二区域中的第三区域中执行其它备用元件的布局。其它的功能块不被布局在第三区域中。其它的备用元件是备用功能块。备用元件核对部件从第三区域中去除其它备用元件的第二备用元件。第二备用元件与其它互连的关系妨碍了设计规则。
自动布局和布线设备中，备用元件核对部件可以基于电路图数据、功能块数据和设计规则数据来核对布局和布线区域的状态。在这种情况下，当核对中在第二区域中发现缺陷时，备用元件核对部件执行在布局和布线的第二区域中的缺陷的校正。备用元件核对部件在第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线。备用元件核对部件不管重新执行的布线的结果，在第二区域中的第三区域中执行其它备用元件的布局。其它的功能块不被布局在第三区域中。其它的备用元件是备用功能块。备用元件核对部件从第三区域中去除其它备用元件的第二备用元件。第二备用元件与其它互连的关系妨碍了设计规则。
为了实现本发明的又另一个方面，本发明提供半导体器件的制造方法，其包括：(a)通过半导体器件的布局和布线方法获得半导体器件的布局设计；以及(b)通过使用布局设计产生的掩模来制造半导体器件。半导体器件的布局和布线方法包括：(a1)基于电路图数据、功能块数据和设计规则数据，在半导体器件的布局和布线区域中执行功能块的布局和执行互连的布线；(a2)不管布线的结果，在布局和布线区域的第一区域中执行备用元件的布局，其中功能块不被布局在第一区域中，备用元件是备用功能块；以及(a3)从第一区域中去除备用元件的第一备用元件，其中第一备用元件与互连的关系妨碍了设计规则，设计规则在设计规则数据中描述。
在半导体器件的制造方法中，备用元件可以包括填充元件和虚拟元件中的至少一个。
在半导体器件的制造方法中，半导体器件的布局和布线的方法可以还包括：(a4)基于电路图数据、功能块数据和设计规则数据来核对布局和布线区域的状态；(a5)当核对中在第二区域中发现缺陷时，执行在布局和布线的第二区域中的缺陷的校正；(a6)在第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线；(a7)不管重新执行的布线的结果，在第二区域中的第三区域中执行其它备用元件的布局，其中其它的功能块不被布局在第三区域中，其它的备用元件是备用功能块；以及(a8)从第三区域中去除其它备用元件的第二备用元件，其中第二备用元件与其它互连的关系妨碍了设计规则。
在半导体器件的制造方法中，半导体器件的布局和布线的方法可以还包括：(a4)基于电路图数据、功能块数据和设计规则数据来核对布局和布线区域的状态；(a5)当核对中在第二区域中发现缺陷时，执行在布局和布线的第二区域中的缺陷的校正；(a6)在第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线；(a7)不管重新执行的布线的结果，在第二区域中的第三区域中执行其它备用元件的布局，其中其它的功能块不布局在第三区域中，其它的备用元件是备用功能块；以及(a8)从第三区域中去除其它备用元件的第二备用元件，其中第二备用元件与其它互连的关系妨碍了设计规则。
附图说明
图1是示出了根据本发明的自动布局和布线设备的实施例的结构的图；
图2是示出了根据本发明的半导体器件的布局和布线方法的实施例中所使用布局和布线区域的例子的图；
图3A，3B和3C是示出了功能块的例子的图形图；
图4是示出了对应于图8中的步骤S02的布局和布线区域的状态的图形图；
图5是示出了对应于图8中的步骤S03的布局和布线区域的状态的图形图；
图6是示出了对应于图8中的步骤S04的布局和布线区域的状态的图形图；
图7是示出了对应于图8中的步骤S05的布局和布线区域的状态的图形图；
图8是示出了根据本发明的半导体器件的布局和布线方法的实施例的流程图；
图9是示出了对应于图8中的步骤S04的布局和布线区域的状态的图形图；
图10是示出了对应于图8中的步骤S05的布局和布线区域的状态的图形图；以及
图11是示出了根据本发明的半导体器件的制造方法的实施例的流程图；
具体实施方式
下面将参考附图说明本发明的自动布局和布线设备的实施例、在半导体器件中布局和布线的方法、半导体器件的制造方法的实施例。应该注意的是在下面的说明中(逻辑)功能元件和(逻辑)功能块二者都称为功能块。
首先，参考附图说明应用半导体器件的布局和布线方法的本发明的自动布局和布线设备的实施例的结构。
图1是示出了根据本发明的自动布局和布线设备的实施例的结构的图。布局和布线系统10包括自动布局和布线设备1和设计数据库9。
设计数据库9是诸如工作站和个人计算机的信息处理器。设计数据库9包括电路图数据文件2、元件/块的库3、以及设计规则文件4，其是数据和与数据有关的计算机程序。电路图数据文件2包括电路图数据和连接数据。电路图数据表示电路图。连接数据表示设计的目标LSI中包括的块的引脚是如何彼此连接的。元件/块的库3包括功能块数据(元件/块的数据)。功能块数据表示关于诸如过孔元件、NAND门和用来实现复杂逻辑功能的电路等(逻辑功能)元件/块的数据。设计规则文件4包括设计规则数据，其被用在布局、布线和核对的处理中，诸如布线间距、布线宽度、每个布线层的最小布线间距、以及构成过孔元件的每个元件的尺寸等。
自动布局和布线设备1是诸如工作站和个人计算机的信息处理器。自动布局和布线设备1包括读/预处理单元6、其为计算机程序的主单元7和备用元件核对单元8。自动布局和布线设备1和设计数据库9相连接，从而相互通讯。为简化系统和/或为节省空间，二者可以组合。
读/预处理单元6从电路图数据文件2中读取包括在目标LSI中的块的引脚之间的连接数据。此外，读/预处理单元6从元件/块的库3中读取用在目标LSI中的关于元件/块的布线图数据。
此外，读/预处理单元6从设计规则文件4中读取设计规则数据。设计规则数据用在布局、布线和核对的处理中，诸如布线间距、布线宽度、每个布线层的最小布线间距、以及构成过孔元件的每个元件的尺寸等。
主单元7包括自动布局和布线部件7-1和备用元件布局部件7-2。自动布局和布线部件7-1基于读到的数据产生用于布局和布线的数据，并且进行功能块在布局和布线区域上的布局和布线。功能块直接用于实现电路功能。然后，自动布局和布线部件7-1核对布局和布线的结果。当缺陷作为核对的结果被检测到时，自动布局和布线部件7-1或输入/编辑单元(未示出)校正该缺陷并再次进行布局和布线。重复进行核对和校正直到缺陷被消除。当缺陷被消除时，备用元件布局部件7-2不管上述布线结果，将备用元件布局在布局和布线区域中没有功能块的区域上。备用元件是不直接用来实现电路功能的备用功能块。然后，备用元件布局部件7-2将布局和布线的结果输出。
备用元件核对单元8包括备用元件设计妨碍核对部件8-1和备用元件去除部件8-2。备用元件设计妨碍核对部件8-1核对备用元件和布线之间的关系是否与设计规则数据中描述的设计规则一致，以及是否有任何其它的缺陷。然后，备用元件设计妨碍核对部件8-1检测设计妨碍备用元件，其是具有设计妨碍或具有任何其它缺陷的备用元件。备用元件去除部件8-2去除由备用元件设计妨碍核对部件8-1检测到的设计妨碍备用元件。如果设计妨碍备用元件没有缺欠，则备用元件去除部件8-2将布局和布线的结果数据重新转换为布线图数据，并且然后输出重新转换的数据作为布局和布线结果输出文件5。
这里，可以再次进行布局和布线的通用核对。结果，更加改善了设计精度。此外，当通过进一步核对而去除一些功能块时，备用元件布局部件7-2可以进行备用元件的布局，并且备用元件核对单元8可以核对新布局的备用元件。以这样的方式，可以布局更多的备用元件。
图2是示出了根据本发明的半导体器件的布局和布线方法的实施例中所使用布局和布线区域的例子的图。布局和布线区域20由电源互连21、地互连22以及设置在其间的用符号(a)到(1)所表示的多个部分(site)23构成。每个部分23具有相同的矩形形状。功能块布局在设置部分23的区域中。每个功能块占据一个或多个部分23。
图3A，3B和3C是示出了功能块的例子的图形图。在图3A中，功能块占据部分23中的两个。在图3B和图3C中，功能块占据部分23中的一个。在图3A和3B中，功能块31、32和36由AND电路、缓冲电路、反相电路、触发电路等来示例说明。这些功能块还用作其是一种备用元件的虚拟元件36中。虚拟元件36预先分散地布局以备设计的改变。在图3C中，功能块34是电容元件34，其由诸如降低电源噪声的电源电容等具有栅电容的填充元件来示例说明。
接下来，下面结合附图说明本发明的半导体器件的布局和布线方法(自动布局和布线设备的操作)的实施例。这里，在这个例子中，电容元件34作为备用元件来引入。
图8是示出了根据本发明的半导体器件的布局和布线方法的实施例的流程图。图4到7是示出了布局和布线区域20的状态的图形图，每个布局和布线区域20对应图8的流程图中的步骤S02到S05的每一步。
(1)步骤S01：库读取处理
参考图8，读/预处理单元6从电路图数据文件2、元件/块的库3以及设计规则文件4中读取数据。该数据作为库数据被预先寄存在设计数据库9中。该数据包括电路图数据、功能块数据以及设计规则数据。电路图数据表示电路图和引脚之间的连接关系。功能块数据表示要布局的功能块。设计规则数据表示布线间距、布线宽度、最小布线间隔、过孔长度、构成过孔元件的元件尺寸等。然后，读/预处理单元6设置布局和布线规则。
(2)步骤S02：元件/块的布局处理
自动布局和布线部件7-1在LSI芯片中自动布局功能块。功能块在电路图中描述。同时，图2中的布局和布线区域20变为图4中所示的布局和布线区域20a。在这个例子中，功能块31布局在部分(c)和(d)上，功能块32布局在部分(h)上。之后，核对布局的结果。当发现缺陷时，自动布局和布线部件7-1或输入/编辑单元(未示出)校正并再次进行布局。重复进行核对和校正直到缺陷被消除。
(3)步骤S03：元件/块之间的布线处理
参考图8，自动布局和布线部件7-1基于已确定的布局和布线规则自动进行功能块之间的布线。同时，图4中的布局和布线区域20a变为图5所示的布局和布线区域20b。在这个例子中，进行了互连41-1到41-4的布线。
之后，核对布线的结果。当发现缺陷时，自动布局和布线部件7-1或输入/编辑单元(未示出)校正并再次进行布局。重复进行核对和校正直到缺陷被消除。
(4)步骤S04：备用元件布局处理
参考图8，备用元件布局部件7-2不管上述布线结果，基于没有缺陷的布局和布线的结果将备用元件布局在布局和布线区域中的没有功能块的区域上。同时，图5中的布局和布线区域20b变成图6所示的布局和布线区域20c。在这个例子中，备用元件34a到34b、34e到34g以及34i到34l被布局在部分23的部分(a)到(b)、(e)到(g)以及(i)到(l)上。也就是说，备用元件没有被布局在已经在其中布局了功能块31和32的部分(c)、(d)和(h)上。
(5)步骤S05：备用元件的妨碍检查1
参考图8，在备用元件核对单元8中的备用元件设计妨碍核对部件8-1核对备用元件和互连(布线)之间的关系是否引起设计规则的妨碍。然后，备用元件设计妨碍核对部件8-1检测具有设计规则妨碍的备用元件(妨碍备用元件)。存储在设计规则文件4中的设计规则以及布局和布线的规则可以被应用到上述设计规则中。在这个例子中，如图6所示的布局和布线区域20c中，互连41-1与备用元件34a到34b的引脚相接触。此外，互连41-2与备用元件34e到34g的引脚相接触。这些接触点正好处于设计规则妨碍状态。
(6)步骤S06：备用元件的妨碍检查2
参考图8，设计妨碍备用元件去除部件8-2去除检测到的设计妨碍备用元件。这里，在图6中的布局和布线区域20c变成图7所示的布局和布线区域20d。在这个例子中，处于违背设计规则的设计规则妨碍中的上述备用元件34a到34b和34e到34g已经被去除。
(7)步骤S07：布局和布线核对处理
参考图8，备用元件核对单元8基于存储在设计规则文件4中的设计规则和布线和布局规则，再次核对是否发现诸如未布局的块、互连中的未连接的点和短路的点。当发现缺陷时，主单元7或属于主单元7的输入/编辑单元(未示出)校正缺陷并再次进行布局。
这里，当有空部分或诸如重新布线部分的区域时，备用元件布局部件7-2执行备用元件的布局(S04)，并且备用元件核对单元8对新布局的备用元件进行进一步核对(S05和S06)。这里，空部分是在进一步核对中从部分上去除一些功能块而引起的。诸如重新布线部分的区域是执行进一步布局和布线而引起的。
应该注意的是，布局和布线以及核对在步骤S03结束，从而未必发现错误。即使备用元件在步骤S05被布局，由于具有设计规则妨碍的备用元件应该在步骤S06被去除，所以在步骤S06也未必会发现错误。因此，可以省略步骤S07。
(8)步骤S08：布局和布线已完成的数据输出处理。
参考图8，如果在步骤S07没有发现缺陷，布局和布线的执行结果数据(自动布局和布线设备10的数据)被重新转换成对应于LSI每层图形的布线图数据。最后，转换的布线图数据作为布局和布线结果输出文件5被输出。
通过上述处理完成了布局和布线的处理。
在上述处理中，备用元件的布局在布线之后进行。因此，布线效率与在布局备用元件之后进行布线的传统布局和布线相比得到改善。此外，布线不必考虑大量的备用元件的位置。这有助于降低布线工具的负担和设计所需的存储容量。这引起了自动布局和布线设备中设计的TAT的减少。因此，能够改善设计半导体器件的效率。
不必在布局和布线区域中的全部可能区域上放满备用元件。即使在步骤S05中的具有设计规则妨碍的备用元件被去除，设计效率和质量也不会受到影响。尽管依赖于设计，实际上被去除的备用元件的数目小于或等于全部备用元件的10％。
在本发明的另一个具体实施例中，虚拟元件36可以用作备用元件。图9到10是示出了布局和布线区域20的状态的图形图，其每个对应于图8的流程图中的步骤S04到S05中的每一个。
图8中的步骤S01到S03、S07和S08的说明被省略了，因为使用虚拟元件作为备用元件的操作与使用电容元件作为备用元件的操作相同。
(4)步骤S04：备用元件布局处理
参考图8，备用元件布局部件7-2不管上述布线的结果，基于没有缺陷的布局和布线结果将备用元件布局在布局和布线区域中的没有功能块的区域上。同时，图5的布局和布线区域20b变成图9所示的布局和布线区域20e。在这个例子中，备用元件36a、36e到36g，36i到36j以及36l被布局在部分23的部分(a)到(b)、(e)到(g)以及(i)到(l)上。也就是说，备用元件没有被布局在已经在其中布局了功能块31和32的部分(c)、(d)和(h)上。
(5)步骤S05：备用元件的妨碍检查1
参考图8，在备用元件核对单元8中的备用元件设计妨碍核对部件8-1核对备用元件和互连(布线)之间的关系是否引起设计规则的妨碍。然后，备用元件设计妨碍核对部件8-1检测具有设计规则妨碍的备用元件(妨碍备用元件)。存储在设计规则文件4中的设计规则以及布局和布线的规则可以被应用到上述设计规则中。在这个例子中，在如图9所示的布局和布线区域20e中，互连41-1与备用元件36a的引脚相接触。此外，互连41-2与备用元件36e到36g的引脚相接触。此外，互连41-3、41-4与备用元件36i到36j的引脚相接触。这些接触点正好处于设计规则中妨碍的状态中。
(6)步骤S06：备用元件的妨碍检查2
参考图8，设计妨碍备用元件去除部件8-2去除检测到的设计妨碍备用元件。这里，在图9中的布局和布线区域20e变成图10所示的布局和布线区域20f。在这个例子中，处于违背设计规则的设计规则妨碍中的上述备用元件36a、36e到36g以及36i到36j已经被去除。
上述处理可以获得与使用电容元件的处理的效果相同。
通过步骤S07降低了布线工具的负担，在步骤S07中，上述步骤S04到S06在核对之后被再次执行。而且，在相当短的时间里，可以引进更多的电容元件或虚拟元件到空部分上，这不影响缺陷校正后的布局。结果，减小电源噪声和处理设计变化变得容易了。
此后，下面将参考附图说明本发明的半导体器件的制造方法的实施例。在该制造方法中，半导体器件的布局通过本发明的半导体器件的布局和布线的上述方法形成。
图11是根据本发明的半导体器件的制造方法的实施例的流程图。
(1)步骤S21
通过上述步骤S01到S08能够获得布局和布线结果输出文件5。也就是说明，通过半导体器件的布局和布线处理完成半导体器件的布局设计。
(2)步骤S22
基于在步骤S21中的布局设计来设计用于半导体器件的制造方法的掩模。基于设计制作掩模。设计方法或掩模的制作方法没有限制，例如，可以使用公知的传统技术。
(3)步骤S23
通过使用在步骤S22中制作的掩模在半导体衬底上制造半导体器件。制作工艺的唯一限制是使用半导体器件的上述掩模。例如，可以使用公知的传统淀积工艺和光刻工艺等。
通过步骤S21到S23可以制造本发明的半导体器件。此外，在该情况下，在布线之后进行备用元件的布局。因此，与通过以相反的顺序进行布局和布线的现有技术进行的布局和布线相比较，可以改善布线效率。
此外，自动布线的计算时间缩短了，结果，设计TAT缩短。因此，可以减少半导体器件从设计到制造的处理时间。
根据本发明，能够布局备用元件且降低布线工具的负担和设计所需的存储容量。此外，能够执行最优布线而不受备用元件影响。此外，能够改善半导体器件的设计效率。

Claims (12)

1.一种半导体器件的布局和布线方法，其包括：
(a)基于电路图数据、功能块数据和设计规则数据，在半导体器件的布局和布线区域中执行功能块的布局和执行互连的布线；
(b)不管所述布线的结果，在所述布局和布线区域的第一区域中执行备用元件的布局，其中所述功能块不被布局在所述第一区域中，所述备用元件是备用功能块；以及
(c)从所述第一区域中去除所述备用元件的第一备用元件，其中所述第一备用元件与所述互连的关系妨碍了设计规则，所述设计规则在所述设计规则数据中描述。
2.根据权利要求1的半导体器件的布局和布线的方法，其中所述备用元件包括填充元件和虚拟元件中的至少一个。
3.根据权利要求1的半导体器件的布局和布线的方法，还包括：
(d)基于所述电路图数据，所述功能块数据和所述设计规则数据来核对所述布局和布线区域的状态；
(e)当所述核对中在所述第二区域中发现所述缺陷时，执行在所述布局和布线的第二区域中的缺陷的校正；
(f)在所述第二区域中重新执行其它的功能块的布局和重新执行其它互连的布线；
(g)不管所述重新执行的布线的结果，在所述第二区域的第三区域中执行其它备用元件的布局，其中所述其它的功能块不被布局在所述第三区域中，所述其它的备用元件是备用功能块；以及
(h)从所述第三区域中去除所述其它备用元件的第二备用元件，其中所述第二备用元件与所述其它互连的关系妨碍了所述设计规则。
4.根据权利要求2的半导体器件的布局和布线的方法，还包括：
(d)基于所述电路图数据，所述功能块数据和所述设计规则数据来核对所述布局和布线区域的状态；
(e)当所述核对中在所述第二区域中发现所述缺陷时，执行在所述布局和布线的第二区域中的缺陷的校正；
(f)在所述第二区域中重新执行其它的功能块的布局和重新执行其它互连的布线；
(g)不管所述重新执行的布线的结果，在所述第二区域的第三区域中执行其它备用元件的布局，其中所述其它的功能块不被布局在所述第三区域中，所述其它的备用元件是备用功能块；以及
(h)从所述第三区域中去除所述其它备用元件的第二备用元件，其中所述第二备用元件与所述其它互连的关系妨碍了所述设计规则。
5.一种自动布局和布线设备，其包括：
自动布局和布线部件，其基于电路图数据、功能块数据和设计规则数据，在半导体器件的布局和布线区域中执行功能块的布局和执行互联的布线；
备用元件布局部件，其不管所述布线的结果，在所述布局和布线区域的第一区域中执行备用元件的布局，其中所述功能块不被布局在所述第一区域中，所述备用元件是备用功能块；以及
备用元件核对部件，其从所述第一区域中去除所述备用元件的第一备用元件，其中所述第一备用元件与所述互连的关系妨碍了设计规则，所述设计规则在所述设计规则数据中描述。
6.根据权利要求5的半导体器件的自动布局和布线设备，其中所述备用元件包括填充元件和虚拟元件中的至少一个。
7.根据权利要求5的半导体器件的自动布局和布线设备，其中所述备用元件核对部件基于所述电路图数据、所述功能块数据和所述设计规则数据来核对所述布局和布线区域的状态，
当在所述核对中在所述第二区域中发现所述缺陷时，所述备用元件核对部件执行在所述布局和布线区域的第二区域中的缺陷的校正，
所述备用元件核对部件在所述第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线，
所述备用元件核对部件不管所述重新执行的布线的结果，在所述第二区域的第三区域中执行其它备用元件的布局，其中所述其它的功能块不被布局在所述第三区域中，所述其它的备用元件是备用功能块，以及
所述备用元件核对部件从所述第三区域中去除所述其它备用元件的第二备用元件，其中所述第二备用元件与所述其它互连的关系妨碍了所述设计规则。
8.根据权利要求6的半导体器件的自动布局和布线设备，其中所述备用元件核对部件基于所述电路图数据、所述功能块数据和所述设计规则数据来核对所述布局和布线区域的状态，
当在所述核对中在所述第二区域中发现所述缺陷时，所述备用元件核对部件执行在所述布局和布线区域的第二区域中的缺陷的校正，
所述备用元件核对部件在所述第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线，
所述备用元件核对部件不管所述重新执行的布线的结果，在所述第二区域的第三区域中执行其它备用元件的布局，其中所述其它的功能块不被布局在所述第三区域中，所述其它的备用元件是备用功能块，以及
所述备用元件核对部件从所述第三区域中去除所述其它备用元件的第二备用元件，其中所述第二备用元件与所述其它互连的关系妨碍了所述设计规则。
9.一种半导体器件的制造方法，其包括：
(a)通过所述半导体器件的布局和布线方法获得半导体器件的布局设计；以及
(b)通过使用所述布局设计产生的掩模来制造所述半导体器件，
其中所述半导体器件的所述布局和布线方法包括：
(a1)基于电路图数据、功能块数据和设计规则数据，在半导体器件的布局和布线区域中执行功能块的布局和执行互连的布线；
(a2)不管所述布线的结果，在所述布局和布线区域的第一区域中执行备用元件的布局，其中所述功能块不被布局在所述第一区域中，所述备用元件是备用功能块；以及
(a3)从所述第一区域中去除所述备用元件的第一备用元件，其中所述第一备用元件与所述互连的关系妨碍了设计规则，所述设计规则在所述设计规则数据中描述。
10.根据权利要求9的半导体器件的制造方法中，其中所述备用元件包括填充元件和虚拟元件中的至少一个。
11.根据权利要求9的半导体器件的制造方法中，其中所述半导体器件的所述布局和布线方法还包括：
(a4)基于所述电路图数据，所述功能块数据和所述设计规则数据来核对所述布局和布线区域的状态；
(a5)当所述核对中在所述第二区域中发现所述缺陷时，执行在所述布局和布线区域的第二区域中的缺陷的校正；
(a6)在所述第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线；
(a7)不管所述重新执行的布线的结果，在所述第二区域的第三区域中执行其它备用元件的布局，其中所述其它的功能块不被布局在所述第三区域中，所述其它的备用元件是备用功能块；以及
(a8)从所述第三区域中去除所述其它备用元件的第二备用元件，其中所述第二备用元件与所述其它互连的关系妨碍了所述设计规则。
12.根据权利要求9的半导体器件的制造方法中，其中所述半导体器件的所述布局和布线方法还包括：
(a4)基于所述电路图数据，所述功能块数据和所述设计规则数据来核对所述布局和布线区域的状态；
(a5)当所述核对中在所述第二区域中发现所述缺陷时，执行在所述布局和布线区域的第二区域中的缺陷的校正；
(a6)在所述第二区域中重新执行其它的功能块的布局和重新执行其它的互连的布线；
(a7)不管所述重新执行的布线的结果，在所述第二区域的第三区域中执行其它备用元件的布局，其中所述其它的功能块不被布局在所述第三区域中，所述其它的备用元件是备用功能块；以及
(a8)从所述第三区域中去除所述其它备用元件的第二备用元件，其中所述第二备用元件与所述其它互连的关系妨碍了所述设计规则。
CNA2005100070217A 2004-01-30 2005-01-31 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法 Pending CN1649129A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004024602A JP2005217321A (ja) 2004-01-30 2004-01-30 自動配置配線装置、半導体装置の配置配線方法、半導体装置の製造方法及び半導体装置
JP2004024602 2004-01-30

Publications (1)

Publication Number Publication Date
CN1649129A true CN1649129A (zh) 2005-08-03

Family

ID=34805767

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100070217A Pending CN1649129A (zh) 2004-01-30 2005-01-31 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20050172253A1 (zh)
JP (1) JP2005217321A (zh)
CN (1) CN1649129A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136462B (zh) * 2010-01-27 2013-10-30 晨星软件研发(深圳)有限公司 通用输出入单元及相关装置与方法
CN105095561A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 掩膜感知布线及所产生的设备
CN107526894A (zh) * 2017-09-06 2017-12-29 北京理工大学 一种多/众核架构TriBA‑CMPs的布局布线方案tMesh
CN108604106A (zh) * 2016-02-08 2018-09-28 科欧罗基克斯有限公司 侧信道感知的自动布局和布线

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
EP2040186A4 (en) * 2007-01-15 2012-08-22 Panasonic Corp ANALYSIS DEVICE FOR CIRCUIT DEVICE, ANALYSIS METHOD, ANALYSIS PROGRAM, AND ELECTRONIC MEDIUM
TWI415238B (zh) * 2009-12-02 2013-11-11 Mstar Semiconductor Inc 通用輸出入單元及相關裝置與方法
US9454632B1 (en) 2015-01-16 2016-09-27 Apple Inc. Context specific spare cell determination during physical design
US10331840B2 (en) * 2016-01-15 2019-06-25 International Business Machines Corporation Resource aware method for optimizing wires for slew, slack, or noise
DE102017127276A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993011503A1 (en) * 1991-12-06 1993-06-10 Norman Richard S Massively-parallel direct output processor array
US5623420A (en) * 1994-11-16 1997-04-22 Sun Microsystems, Inc. Method and apparatus to distribute spare cells within a standard cell region of an integrated circuit
US5696943A (en) * 1995-07-27 1997-12-09 Advanced Micro Devices, Inc. Method and apparatus for quick and reliable design modification on silicon
US6031981A (en) * 1996-12-19 2000-02-29 Cirrus Logic, Inc. Reconfigurable gate array cells for automatic engineering change order
JP2001044366A (ja) * 1999-07-26 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7185293B1 (en) * 1999-11-29 2007-02-27 Cellot, Inc. Universal hardware device and method and tools for use therewith
US6446248B1 (en) * 2000-01-28 2002-09-03 Lsi Logic Corporation Spare cells placement methodology
JP2001351979A (ja) * 2000-06-05 2001-12-21 Fujitsu Ltd 半導体装置設計支援装置
JP4629189B2 (ja) * 2000-06-14 2011-02-09 富士通セミコンダクター株式会社 レイアウト方法、レイアウト装置及び記録媒体
US6684377B2 (en) * 2001-02-07 2004-01-27 Hewlett-Packard Development Company, L.P. Access cell design and a method for enabling automatic insertion of access cells into an integrated circuit design
US6993738B2 (en) * 2002-06-18 2006-01-31 Ip-First, Llc Method for allocating spare cells in auto-place-route blocks
US6922817B2 (en) * 2003-04-04 2005-07-26 Lsi Logic Corporation System and method for achieving timing closure in fixed placed designs after implementing logic changes
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
US7716626B2 (en) * 2004-03-30 2010-05-11 Oki Semiconductor Co., Ltd. Method of designing a circuit layout of a semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136462B (zh) * 2010-01-27 2013-10-30 晨星软件研发(深圳)有限公司 通用输出入单元及相关装置与方法
CN105095561A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 掩膜感知布线及所产生的设备
CN105095561B (zh) * 2014-05-23 2018-07-31 格罗方德半导体公司 掩膜感知布线及所产生的设备
CN108604106A (zh) * 2016-02-08 2018-09-28 科欧罗基克斯有限公司 侧信道感知的自动布局和布线
US10860771B2 (en) 2016-02-08 2020-12-08 Chaologix, Inc. Side channel aware automatic place and route
US11526646B2 (en) 2016-02-08 2022-12-13 Chaologix, Inc. Side channel aware automatic place and route
CN107526894A (zh) * 2017-09-06 2017-12-29 北京理工大学 一种多/众核架构TriBA‑CMPs的布局布线方案tMesh
CN107526894B (zh) * 2017-09-06 2020-04-21 北京理工大学 一种多/众核架构TriBA-CMPs的布局布线方法

Also Published As

Publication number Publication date
JP2005217321A (ja) 2005-08-11
US20050172253A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
CN1649129A (zh) 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法
US11675942B2 (en) Optimization of parameters for synthesis of a topology using a discriminant function module
US7844934B2 (en) Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction
US7647574B2 (en) Basic cell design method for reducing the resistance of connection wiring between logic gates
US6446248B1 (en) Spare cells placement methodology
CN109543307B (zh) Pcb设计版图的开短路检查方法、检测系统及电子设备
US10509884B2 (en) Method for routing between pins of semiconductor device and design system therewith
US20200411503A1 (en) Integrated circuit and method of forming an integrated circuit
US20060136848A1 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
CN1897002A (zh) 错误位置识别方法以及结合纯逻辑与物理布局信息的系统
CN1199273C (zh) 半导体装置及其设计方法和设计装置
CN1606012A (zh) 半导体器件、半导体器件的布线方法及制造方法
US10410356B2 (en) Method for processing the LEF diagram of a layout
CN114357916A (zh) 一种芯片fpga原型验证方法及系统
CN1489766A (zh) 分析和修复存储器的方法和装置
CN1300731C (zh) 半导体集成电路及其设计方法
US7797668B2 (en) Method for optimally converting a circuit design into a semiconductor device
CN1959946A (zh) 半导体装置的封装设计方法及制造方法和布局设计工具
US9454632B1 (en) Context specific spare cell determination during physical design
CN115185851A (zh) 测试单元版图的排序方法及装置、计算机存储介质、电子设备
US20210264081A1 (en) Methods of designing semiconductor devices, design systems performing the same and methods of manufacturing semiconductor devices using the same
US7398506B2 (en) Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing
CN1945542A (zh) 一种嵌入式软件开发的方法及系统
CN1298047C (zh) 双极型集成电路设计的有效验证和电网络一致性比较方法
CN1976031A (zh) 布图设计方法和布图设计工具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication