TWI415238B - 通用輸出入單元及相關裝置與方法 - Google Patents

通用輸出入單元及相關裝置與方法 Download PDF

Info

Publication number
TWI415238B
TWI415238B TW098141239A TW98141239A TWI415238B TW I415238 B TWI415238 B TW I415238B TW 098141239 A TW098141239 A TW 098141239A TW 98141239 A TW98141239 A TW 98141239A TW I415238 B TWI415238 B TW I415238B
Authority
TW
Taiwan
Prior art keywords
input
output
signal
block
general
Prior art date
Application number
TW098141239A
Other languages
English (en)
Other versions
TW201121020A (en
Inventor
Hsian Feng Liu
Eer Wen Tyan
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW098141239A priority Critical patent/TWI415238B/zh
Priority to US12/957,520 priority patent/US8237470B2/en
Publication of TW201121020A publication Critical patent/TW201121020A/zh
Application granted granted Critical
Publication of TWI415238B publication Critical patent/TWI415238B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

通用輸出入單元及相關裝置與方法
本發明係有關一種通用輸出入單元及相關裝置與方法，尤指一種具有一電力接墊開口與至少一訊號接墊開口並能利用這些接墊開口的選擇性設定而組合出不同功能的通用輸出入單元與應用該通用輸出入單元的裝置與方法。
晶片(晶粒)與積體電路是現代資訊社會最重要的硬體基礎。為了使晶片能和其他電路(像是其他的晶粒/晶片、積體電路及/或印刷電路板)交換訊號並取得運作所需的電力，晶片中會設置多個輸出入單元，形成晶片外連的介面。
在基本的初始實施例中，晶片中的每一個輸出入單元有單一接墊開口，以經由對應的訊號導線或是電導線(像是打線)而連接至晶片外的其他電路，而每一輸出入單元僅能執行一種預設的功能，故此初始實施例下的晶片需要有數種不同架構的輸出入單元來分別執行介面的各種功能。譬如說，有些輸出入單元的功能就只是單純的訊號驅動/輸出，有些輸出入單元則能執行訊號驅動與訊號接收，另外還有一些輸出入單元則專門用來耦合預定電壓(譬如說是工作電壓或接地)以使晶片能取得運作所需的電力。
除了因功能相異而分化出的各種不同輸出入單元，在初始實施例中也常因為要減少晶片介面的尺寸而使相鄰輸出入單元的接墊開口排列成互相交錯的輸出入配置(staggered IO)，這進一步使不同位置輸出入單元也必須要具有不同的架構。換句話說，即使兩輸出入單元的功能相同，但為使這兩個輸出入單元的接墊開口互相交錯，這兩個輸出入單元的架構也會相異。在設計一晶片時，以上種種因素都會使自動擺放與繞線的技術難以應用於此初始實施例下的輸出入單元，只能以人工來進行輸出入單元的擺放與繞線，難以使電路安排最佳化，也增加晶片設計的時間與成本。
而且，前述這種單一接墊開口/單一功能的輸出入單元也欠缺設計與應用上的彈性；當要實現不同介面的晶片時，每次都要針對介面配置的需求重新設計/安排對應的輸出入單元，使客製化的時間與成本難以減少。另外，此初始實施例下的輸出入單元也無法有效增加接墊開口安排的集積程度，難以運用在接墊受限的應用中。
因此，本發明即是要提出一種能以相同架構選擇性組合出不同功能並有效增加接墊開口集積程度的通用輸出入單元以及應用這種通用輸出入單元的晶片/積體電路與方法。
本發明的目的之一，是提供一種通用輸出入單元。在本發明的一實施例中，此通用輸出入單元設有一電力接墊開口、複數個訊號接墊開口、一個耦接於電力接墊開口的電力區塊、複數個分別耦接於一對應訊號接墊開口的輸出入區塊，以及複數個分別耦接於一對應輸出入區塊的應用區塊；利用這些接墊開口與對應電路區塊的設定，本發明即可用相同架構的通用輸出入單元組合出不同的功能。其中，電力接墊開口可依所欲的功能選擇性地連接一對應的電導線以經由該電導線耦接至一預定電壓(譬如說是工作電壓或接地)；各訊號接墊開口亦可依功能需求而選擇性地連接一對應的訊號導線以經由該訊號導線進行訊號傳遞(其可包括訊號驅動與訊號接收兩者中的至少其中之一)。
在本發明的一實施例中，各通用輸出入單元中的電力區塊設有各種電力繞線，像是電力軌線(power rail)等等；當各通用輸出入單元相互鄰接以實現晶片介面時，各通用輸出入單元的電力區塊可經由電力繞線互相耦接，以在各通用輸出入單元間傳輸電力。另外，在個別的通用輸出入單元中，其電力區塊耦接至電力接墊開口，也可將電力傳輸至各輸出入區塊與各應用區塊。在此種架構下，將某一個第一通用輸出入單元的電力接墊開口經由對應電導線耦接至預定電壓(工作電壓或接地)，此第一通用輸出入單元就可達到傳輸外部電力的功能，其電力區塊不僅可將工作電壓/接地的電力傳輸至第一通用輸出入單元本身的各電路區塊，還能將電力傳輸至其他未經由對應電力接墊開口耦接至工作電壓/接地的第二通用輸出入單元，使這些第二通用輸出入單元中的各個電路區塊(輸出入區塊與應用區塊)可以獲得電力。
在本發明通用輸出入單元中，分別耦接於對應訊號接墊開口的複數個輸出入區塊可分別獨立受控以決定其功能。在一實施例中，每一輸出入區塊係分別獨立受控以決定是否被致能，而被致能的輸出入區塊可受控以選擇性地執行訊號驅動與訊號接收中的至少其中之一。
譬如說，本發明通用輸出入單元可應用於一記憶體控制晶片的記憶體介面；設定使一通用輸出入單元中的一個輸出入區塊受控執行訊號驅動與訊號接收，就可從該輸出入區塊對應的訊號接墊開口收發(接收/發出)一資料(data)訊號或一資料指示(data strobe)訊號。設定使同一通用輸出入單元的另一輸出入區塊或是另一通用輸出入單元的輸出入區塊受控而執行訊號驅動，就可以從該輸出入區塊對應的接墊開口輸出一記憶體時脈(clock)、一位址(address)訊號或一指令(command)訊號。如此一來，本發明通用輸出入單元就能以相同電路架構實現出不同的輸出入功能。由於各通用輸出入單元中的複數個訊號接墊開口與對應的輸出入區塊是各自獨立受控的，只要能經由適當的訊號導線連接，即使以一通用輸出入單元亦可同時實現出多種訊號輸出入功能；譬如說，同一通用輸出入單元既可以由某一訊號接墊開口收發資料訊號，又可以從另一個訊號接墊開口輸出位址訊號。換句話說，本發明通用輸出入單元具有極高的設計與應用彈性。
本發明的又一目的是提供一種應用本發明上述通用輸出入單元的晶片。除了複數個通用輸出入單元外，此晶片還設有一控制引擎，使每一通用輸出入單元中的各個訊號接墊開口可根據該控制引擎的設定而進行訊號傳遞(像是訊號驅動與訊號接收兩者中的至少其中之一)。更明確地說，此控制引擎可分別獨立設定各通用輸出入單元的各輸出入區塊以設定其是否被致能，而被致能的輸出入區塊(及應用區塊)更可接受控制引擎的控制以選擇性地執行訊號驅動與訊號接收中的至少其中之一，並能選擇性地設定各輸出入區塊(乃至於應用區塊)的運作配置以因應不同的運作環境與功能需求，譬如說是不同的速度/頻率、不同的訊號驅動能力與不同的工作電壓。
譬如說，本發明晶片可以是一記憶體控制晶片，各通用輸出入單元係應用於一記憶體介面，而控制引擎就可使至少一通用輸出入單元中的至少一個輸出入區塊受控執行訊號驅動與訊號接收，以經由此輸出入區塊對應的接墊開口收發一資料(data)訊號或一資料指示(data strobe)訊號。而此控制引擎也會使至少一通用輸出入單元中的至少一個輸出入區塊受控而執行訊號驅動，以從輸出入區塊對應的接墊開口輸出一記憶體時脈(clock)、一位址(address)訊號或一指令(command)訊號。
在本發明晶片的一實施例中，控制引擎是在晶片啟動時執行一程式碼，並根據執行結果分別設定各通用輸出入單元中的各訊號接墊開口。
本發明的又一目的是提供一種封裝後的積體電路。此積體電路包括有本發明的前述晶片與一基板。在本發明實施例中，此基板可以是一焊球格狀陣列(Ball Grid Array，BGA)的基板或是一四側引腳扁平封裝(Quad Flat Package，QFP)的基板。此外，此積體電路也可以是由複數個晶片與基板一起封裝成形的系統封裝(SiP，Silicon in Package)積體電路，故此本發明在晶片與基板間的導線連接架構亦可推廣運用於晶片與晶片之間。
就如前面討論過的，本發明可經由控制引擎的設定控制而使相同架構/相同種類的通用輸出入單元得以運用於不同的功能需求。最基本的應用是在各通用輸出入單元的電力接墊開口與訊號接墊開口中擇一以導線(電導線/訊號導線)耦接至基板。譬如說，某一通用輸出入單元只經由其電力接墊開口耦接至基板引入工作電壓/接地，而此通用輸出入單元的各個訊號接墊開口就不連接於基板，各訊號接墊開口對應的輸出入區塊/應用區塊也受控失能。同理，另一通用輸出入單元則可於一訊號接墊開口耦接於基板以進行訊號傳遞，電力接墊開口與其他訊號接墊開口則不再另行耦接至基板。
在進一步的應用實施例中，只要訊號導線的安排適當，同一通用輸出入單元的兩個訊號接墊開口可分別經由相互絕緣的訊號導線連接至基板的兩個獨立訊號腳位上，使同一通用輸出入單元能同時實現兩種相異且獨立的訊號輸出入功能。此一通用輸出入單元的電力接墊開口則可不必耦接於基板。
在本發明積體電路的又一實施例中，此基板包含有一電力環(ring)及一訊號腳位(pin)，而本發明晶片中至少有一通用輸出入單元的電力接墊開口是經由對應的電導線連接至前述電力環，且同一通用輸出入單元的一訊號接墊開口也經由對應的訊號導線連接至前述訊號腳位，使此通用輸出入單元不僅能實現訊號輸出入功能，也能將外部電力傳輸至晶片。
本發明的再一目的是提供一種設計一晶片的方法，其主要步驟包括有：備置複數個電路結構相同的同一種類通用輸出入單元，各通用輸出入單元可分別受控以實現不同的功能，就如前述本發明的通用輸出入單元；以一電腦執行一自動擺放與繞線(automatic placing and routing)，以決定這複數個通用輸出入單元在晶片中的位置與繞線；在晶片內部電路中安排一內建的(數位)控制引擎以設定各通用輸出入單元的功能；譬如說是使控制引擎得以依據各通用輸出入單元的功能而選擇性地致能各通用輸出入單元的各讀入區塊以執行訊號接收；並使控制引擎可依據各通用輸出入單元的功能而選擇性地致能各通用輸出入單元的各寫出區塊以執行訊號驅動；以及在晶片內部電路中安排一讀入應用電路，耦接於各通用輸出入單元的各讀入區塊以處理各讀入區塊傳輸的訊號；亦可在晶片內部電路中安排其他輔助電路，像是鎖相迴路等等。
如前面討論過的，由於本發明能以電路架構相同的通用輸出入單元實現不同的電力功能與訊號輸出入功能，故本發明的設計與應用彈性極高，也能大幅精簡晶片的設計流程，使通用輸出入單元的擺放與繞線得以用電腦及軟體工具自動化地完成。
為了使　貴審查委員能更進一步瞭解本發明特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明，並非用來對本發明加以限制。
請參考第1圖；第1圖示意的是本發明通用輸出入單元應用於本發明一晶片10的實施例。在此示意性的實施例中，本發明的通用輸出入單元IO(0)、IO(1)…、IO(n)到IO(N-1)，以及通用輸出入單元IO(N)至IO(M)即分別被用來實現晶片10的外連介面MI(0)與MI(1)；晶片10的內部電路12就是透過這些介面MI(0)、MI(1)等等來與晶片外部的電路交換訊號並獲得電力。以通用輸出入單元IO(n)為代表來說明，本發明的各個通用輸出入單元IO(n)中設有一個電力接墊開口PG(n)以及兩個訊號接墊開口Fa(n)與Fb(n)。其中，電力接墊開口PG(n)可選擇性連接一對應的電導線以經由電導線耦接至一預定電壓(即一工作電壓源或是接地)；各個訊號接墊開口Fa(n)與Fb(n)亦可分別選擇性地連接一對應的訊號導線。
除了複數個通用輸出入單元外，晶片10中還設有一控制引擎CE及一讀入應用電路MISC。控制引擎CE可利用設定訊號組CS(n)來設定對應通用輸出入單元IO(n)的功能，使各通用輸出入單元IO(n)的各個訊號接墊開口Fa(n)與Fb(n)可個別獨立地根據設定而進行訊號驅動(訊號輸出)與訊號接收的至少其中之一。為進一步說明本發明通用輸出入單元IO(n)的架構與運作情形，請先參考第2圖與第3圖；第2圖與第3圖示意的是本發明通用輸出入單元IO(n)的實施例。
就如第1圖所示，在第2圖的實施例中，本發明通用輸出入單元IO(n)中設有一電力接墊開口PG(n)與複數個訊號接墊開口Fa(n)及Fb(n)。電力接墊開口PG(n)可依所欲的功能選擇性地連接一對應的電導線以經由此電導線耦接至工作電壓或接地；各訊號接墊開口Fa(n)/Fb(n)亦可依功能需求而選擇性地連接一對應的訊號導線以經由訊號導線進行訊號驅動或訊號接收的至少其中之一。
為使各接墊開口的功能能被分別獨立設定，各接墊開口PG(n)與Fa(n)、Fb(n)都各自擁有對應的輸出入電路。對電力接墊開口PG(n)來說，通用輸出入單元IO(n)中即設有一個耦接於電力接墊開口的電力區塊pb。針對訊號接墊開口Fa(n)與Fb(n)，通用輸出入單元IO(n)則分別設有輸出入區塊ioa與iob，以及應用區塊ma與mb。各輸出入區塊ioa/iob分別耦接於對應的訊號接墊開口Fa(n)/Fb(n)，各應用區塊ma/mb則分別耦接於對應的輸出入區塊ioa/iob。針對這些接墊開口與對應電路區塊進行不同的設定，本發明即可用相同架構的通用輸出入單元組合出不同的功能。
在本發明的一實施例中，對應於電力接墊開口PG(n)的電力區塊pb可設有各種電力繞線，像是電力軌線(power rail)等等；當各通用輸出入單元相互鄰接以實現晶片介面時(像是第1圖介面MI(0)中鄰接的通用輸出入單元IO(0)、IO(1)至IO(N-1))，各通用輸出入單元的電力區塊pb可經由電力繞線互相耦接，以在各通用輸出入單元間傳輸電力；或者，本發明通用輸出入單元也可以和其他種類的電路單元(像是功能固定的電路單元)一起鄰接排列；而本發明通用輸出入單元的電力繞線也可以和這些電路單元的電力繞線相互耦接以傳輸電力。另外，在個別的通用輸出入單元IO(n)中，其電力區塊pb不僅耦接至電力接墊開口PG(n)，也可將電力傳輸至各輸出入區塊ioa/iob與各應用區塊ma/mb。在此種架構下，將某一個通用輸出入單元IO(n)的電力接墊開口PG(n)經由對應電導線耦接至工作電壓或接地，此通用輸出入單元IO(n)就可發揮傳輸外部電力的功能，其電力區塊pb不僅可將電力傳輸至通用輸出入單元IO(n)本身的各電路區塊，還能將電力傳輸至其他未經由電力接墊開口耦接至工作電壓/接地的通用輸出入單元，譬如說是一鄰接的通用輸出入單元IO(n-1)。如此，即使通用輸出入單元IO(n-1)的電力接墊開口PG(n-1)未連接任何電導線，通用輸出入單元IO(n-1)中的各個電路區塊(輸出入區塊與應用區塊)仍然可以獲得電力。除了電力繞線之外，本發明電力區塊pb中也可設置靜電放電保護電路及電力調整器(power regulator)或其他電力轉換電路的至少其中之一。在設定訊號組CS(n)中，設定訊號CSp(n)即用來設定電力區塊pb的功能。
另一方面，在本發明通用輸出入單元IO(n)中，耦接於對應訊號接墊開口Fa(n)/Fb(n)的輸出入區塊ioa/iob則可分別獨立受控以決定其功能；應用區塊ma/mb則是用來作為對應輸出入區塊ioa/iob與晶片內部電路12(第1圖)間的介面。在一實施例中，每一輸出入區塊ioa/iob係分別獨立受控以決定是否被致能，而被致能的輸出入區塊可受控以選擇性地執行訊號驅動與訊號接收中的至少其中之一，並能選擇性地設定各輸出入區塊(乃至於應用區塊)的運作配置以因應不同的運作環境與功能需求，譬如說是不同的速度/頻率、不同的訊號驅動能力與不同的工作電壓。在設定訊號組CS(n)中，設定訊號CSa(n)即用來設定/控制輸出入區塊ioa(以及應用區塊ma)的功能；設定訊號CSb(n)則用來設定/控制輸出入區塊iob/應用區塊mb的功能。設定訊號CSa(n)/CSb(n)可分別是一個單一位元或多位元的數位訊號。
在通用輸出入單元IO(n)中，輸出入區塊ioa/iob中分別包括有一輸出入讀入子區塊iora/iorb與一輸出入寫出子區塊iowa/iowb；子區塊iora與iowa分別受控於設定訊號CSa(n)而可被選擇性地致能或失能。對訊號接墊開口Fa(n)來說，當輸出入讀入子區塊iora被設定訊號CSa(n)設定致能時，輸出入區塊ioa就可執行訊號接收；而當輸出入寫出子區塊iowa被致能時，對應的輸出入區塊ioa則可執行訊號驅動(輸出)。同理，訊號接墊開口Fb(n)是否能以子區塊iowb/iorb進行訊號驅動/訊號接收的功能，則由設定訊號CSb(n)來設定。
搭配輸出入區塊ioa/iob的各個子區塊，各應用區塊ma/mb中亦分別設置有一應用讀入子區塊mra/mrb與一應用寫出子區塊mwa/mwb。應用讀入子區塊mra/mrb分別耦接於對應的輸出入讀入子區塊iora/iorb，以作為輸出入讀入子區塊的介面；而應用寫出子區塊mwa/mwb則分別耦接於對應的輸出入寫出子區塊iowa/iowb，以作為輸出入寫出子區塊的介面。輸出入讀入子區塊iora/iorb、輸出入寫出子區塊iowa/iowb、應用讀入子區塊mra/mrb與應用寫出子區塊mwa/mwb皆可受控於控制引擎CE(第1圖)而設定其運作方式與功能。
以訊號接墊開口Fa(n)為例，應用寫出子區塊mwa中可設有位準偏移器(level shifter)等電路，而輸出入寫出子區塊iowa中則可設有運作於高工作電壓的驅動電路。當訊號接墊開口Fa(n)的訊號驅動功能被設定致能時，由晶片內部電路12(運作於低工作電壓)所發出的訊號(也就是寫出訊號Swa(n))可經由應用寫出子區塊mwa的轉換(如位準偏移)而傳輸至輸出入寫出子區塊iowa，輸出入寫出子區塊iowa就可將應用寫出子區塊mwa傳來的訊號驅動到對應的訊號接墊開口Fa(n)。
同理，輸出入讀入子區塊iora可設有緩衝電路及/或史密斯觸發器(Schmitt trigger)等運作於高工作電壓的電路。當訊號接墊開口Fa(n)的訊號接收功能被致能，由晶片外傳來的訊號即可經由訊號接墊開口Fa(n)的傳輸而由輸出入讀入子區塊iora接收，並經由應用讀入子區塊mra的位準調整後轉換成晶片內部電路12所能接收的訊號(也就是讀入訊號Sra(n))。也就是說，訊號接墊開口Fa(n)的輸出入讀入子區塊iora與對應的應用讀入子區塊mra可組合成一讀入區塊，以實現訊號接墊開口Fa(n)的訊號接收；而輸出入寫出子區塊iowa與對應的應用寫出子區塊mwa可看成一寫出區塊，以實現訊號接墊開口Fa(n)的訊號驅動(輸出)。
依據相同的電路架構與運作原理，當訊號接墊開口Fb(n)的訊號驅動功能被致能時，就可經由應用寫出子區塊mwb與輸出入寫出子區塊iowb的運作而將內部晶片的寫出訊號Swb(n)發送出去。若訊號接墊開口Fb(n)的訊號接收功能亦被致能，訊號接墊開口Fb(n)所接收的訊號就能經由輸出入讀入子區塊iorb與應用讀入子區塊mrb的運作而以讀入訊號Srb(n)的形式回傳至內部電路12。訊號接墊開口Fa(n)與Fb(n)的讀入訊號Sra(n)與Srb(n)可形成平行的讀入訊號組Sr(n)；寫出訊號Swa(n)與Swb(n)則可綜合視為一寫出訊號組Sw(n)。
在第2圖的實施例中，本發明是將訊號接墊開口Fa(n)所對應的輸出入區塊ioa與應用區塊ma一起設置於訊號接墊開口Fa(n)與Fb(n)之間，而訊號接墊開口Fb(n)的輸出入區塊iob與應用區塊mb則一起設置於訊號接墊開口Fb(n)的另一側，也就是遠離電力接墊開口PG(n)的那一側。
延續第2圖的實施例，在第3圖的實施例中，具有相同標號的元件也依循相同的運作原理，於此不再贅述。不過，在第3圖的實施例中，兩個輸出入區塊ioa與iob係一起設置於對應的訊號接墊開口Fa(n)與Fb(n)之間，而輸出入區塊ioa/iob所對應的應用區塊ma/mb則一起被安排在這兩個訊號接墊開口Fa(n)/Fb(n)的另一側，也就是遠離電力接墊開口PG(n)的那一側。一般來說，在布局設計時，輸出入區塊與應用區塊的布局位置通常要遵循一定設計規則(design rule)；在某些製程技術的設計規則下，輸出入區塊與應用區塊間必須要有一定的間隔距離，故在第3圖的實施例中，將輸出入區塊ioa/iob與應用區塊ma/mb分別群組安排，可以節省輸出入區塊與應用區塊間的間隔空間。另外，在某些製程技術下，某些主動元件(主動區)可以直接設置於接墊開口之下，本發明通用輸出入單元也可應用這種技術。
不論是第2圖或是第3圖中的實施例皆可應用於第1圖中的晶片10。請再度參考第1圖。就像前面討論過的，在本發明晶片10的內部電路12中，控制引擎CE即是以設定訊號組CS(n)來設定各通用輸出入單元IO(n)的功能；而內部電路12要發出的訊號即由控制引擎CE整合分配為各個寫出訊號組Sw(n)，以由適當的通用輸出入單元IO(n)驅動輸出。另一方面，由各通用輸出入單元IO(n)接收回傳的讀入訊號組Sr(n)則可由讀入應用電路MISC接收。讀入應用電路MISC耦接於各通用輸出入單元IO(n)的各應用讀入子區塊mra/mrb(第2、3圖)，用來處理由各應用讀入子區塊mra/mrb傳輸的讀入訊號Sra(n)/Srb(n)。譬如說，讀入應用電路MISC中可包含有一拴鎖電路，以取樣/拴鎖各應用讀入子區塊的訊號並形成對應的數位訊號，使晶片的內部電路12可予以解讀。另外，讀入應用電路MISC中也可設置串列/並列轉換電路(SERDES，SErializer/DESerializer)，以將不同接墊開口的平行並列訊號(讀入訊號)轉換為數位串列訊號。內部電路12中亦可安排其他輔助電路，像是鎖相迴路等等。
在第1圖的實施例中，各通用輸出入單元IO(n)的電力接墊開口PG(n)與訊號接墊開口Fa(n)及Fb(n)皆沿一方向dir1排列於同一欄；此方向dir1平行於通用輸出入單元IO(n)的一側邊，使通用輸出入單元IO(n)可沿方向dir2而與其他電路單元(像是通用輸出入單元IO(0)至IO(N-1)，或是其他種類的電路單元)一起排列為一列(row)，其中，方向dir1與方向dir2相互垂直。此外，相鄰通用輸出入單元的電力接墊開口也沿方向dir2互相對齊；連帶地，相鄰通用輸出入單元的相鄰訊號接墊開口同樣也沿方向dir2對齊。譬如說，通用輸出入單元IO(0)至IO(N-1)的電力接墊開口PG(0)至PG(N-1)是沿方向dir2對齊排列的，而各訊號接墊開口Fa(0)至Fa(N-1)也是沿方向dir2對齊的。由於本發明通用輸出入單元IO(n)在同一欄中集合了多個(3個)具有獨立功能的接墊開口，故能有效地提昇接墊開口的集積程度，節省晶片所需的布局面積與尺寸。
另一方面，在成欄排列的各個接墊開口PG(n)、Fa(n)與Fb(n)之間，各訊號接墊開口Fa(n)與Fb(n)皆設置於該電力接墊開口PG(n)的同一側，使電力接墊開口PG(n)的相反另一側未設置訊號接墊開口，也就是將電力接墊開口PG(n)安排在通用輸出入單元IO(n)的最外側，成為各接墊開口中最接近晶片邊緣S的接墊開口。
整體來說，在本發明晶片10中，由於控制引擎CE可分別獨立設定各通用輸出入單元IO(n)的各輸出入區塊ioa/iob以分別決定其訊號驅動與訊號接收的功能是否被致能，故本發明的應用彈性極大。譬如說，晶片10可以是一記憶體控制晶片，用來控制、存取一外連的記憶體，而晶片10中的各通用輸出入單元IO(n)即可實現此記憶體控制晶片的記憶體介面。
為了控制/存取記憶體，記憶體控制晶片應該要能向記憶體發出記憶體時脈(clock)、位址(address)訊號與指令(command)訊號，要能配合資料指示(data strobe)訊號的傳輸而向記憶體輸出資料(data)訊號，並能接收記憶體的資料指示訊號以配合向記憶體接收資料訊號。在以本發明技術實現記憶體控制晶片時，本發明就可設定使通用輸出入單元IO(n)中的一個輸出入區塊ioa受控執行訊號驅動與訊號接收，以便從對應的訊號接墊開口Fa(n)收發(接收/發出)資料訊號或資料指示訊號。設定使通用輸出入單元IO(n)的另一輸出入區塊iob或是另一通用輸出入單元IO(i)的輸出入區塊ioa/iob受控而執行訊號驅動，就可以從各輸出入區塊對應的訊號接墊開口輸出記憶體時脈、位址訊號或指令訊號。
換句話說，本發明能以電路架構相同的各個通用輸出入單元實現出不同的輸出入功能。由於各通用輸出入單元中的複數個訊號接墊開口與對應的輸出入區塊是各自獨立受控的，只要能經由適當的訊號導線連接，即使以一通用輸出入單元亦可同時實現出多種訊號輸出入功能，譬如說同一通用輸出入單元既可以由一訊號接墊開口收發資料訊號，又可以從另一個訊號接墊開口輸出位址訊號。由此可知，本發明通用輸出入單元具有極高的設計與應用彈性。
請參考第4圖與第5圖；此兩圖示意的是本發明晶片10搭配一基板20而實現封裝後積體電路的應用實施例。基板20可以是焊球格狀陣列(Ball Grid Array，BGA)的基板或是一四側引腳扁平封裝(Quad Flat Package，QFP)的基板。此外，此積體電路也可以是由複數個晶片與基板一起封裝成型的系統封裝(SiP，Silicon in Package)積體電路，故以下有關本發明晶片與基板間的各連接架構實施例均可推廣沿用到晶片與晶片之間的連接架構。
就如前面討論過的，本發明可經由控制引擎CE(第1圖)的設定控制而使相同架構的通用輸出入單元得以滿足不同的功能需求。最基本的應用是在各通用輸出入單元IO(n)的電力接墊開口PG(n)與訊號接墊開口Fa(n)/Fb(n)中擇一以電導線或是訊號導線(像是打線)耦接至基板20。第4圖示意的即為此種實施例；如圖所示，通用輸出入單元IO(k)只經由其電力接墊開口PG(k)耦接至基板20的電力腳位PP(k)以引入工作電壓；而此通用輸出入單元IO(k)的其他各個訊號接墊開口均未另行耦接至基板20，各訊號接墊開口對應的輸出入區塊/應用區塊也受控失能。另一通用輸出入單元IO(i)則於單一訊號接墊開口Fa(i)耦接於基板20的訊號腳位SP(i)以進行訊號交換，而此一通用輸出入單元IO(i)的電力接墊開口與其他訊號接墊開口就不再另行耦接至基板20。類似地，通用輸出入單元IO(j)也只由單一訊號接墊開口Fb(j)耦接於基板20的訊號腳位SP(j)。
相對於第4圖的實施例，第5圖則顯示本發明的另一應用實施例。只要訊號導線的安排適當(譬如說打線能符合封裝的規範)，同一通用輸出入單元IO(i)的兩個訊號接墊開口Fa(i)與Fb(i)可分別經由相互絕緣的訊號導線連接至基板的兩個獨立訊號腳位SP(ia)與SP(ib)上，使同一通用輸出入單元能同時實現兩種相異且獨立的訊號輸出入功能。通用輸出入單元IO(i)的電力接墊開口PG(i)則可不必耦接於基板20。
請參考第6圖，其所示意的是本發明晶片10搭配一基板22以應用於本發明積體電路的又一實施例。在此實施例中，基板22設有一電力環(ring)PR來提供工作電壓源。在晶片10中，通用輸出入單元IO(i)的電力接墊開口PG(i)即是經由對應的電導線連接至電力環PR，且同一通用輸出入單元IO(i)的訊號接墊開口Fa(i)也經由對應的訊號導線連接至基板22上的訊號腳位SP(i)，使通用輸出入單元IO(i)不僅能實現訊號輸出入功能，也能在電力環PR與晶片10之間傳輸電力。
在本發明晶片10的一實施例中，控制引擎CE是在晶片啟動時載入並執行一程式碼，並根據執行結果分別設定各通用輸出入單元中的功能。這樣一來，只要適當搭配對應的基板，就能利用相同架構的晶片來形成不同種類的積體電路。請參考第7圖與第8圖；這兩圖示意的就是本發明以相同晶片分別實現不同積體電路的實施例。
在第7圖中，本發明晶片10是以設定訊號組CS(i-1)、CS(i)、CS(i+1)等來分別設定通用輸出入單元IO(i-1)、IO(i)、IO(i+1)的功能。當晶片10組裝於基板20後，假設通用輸出入單元IO(i-N)至IO(i)的訊號接墊開口Fa(i-N)至Fa(i)被分別定義成位址訊號中的第0個至第N個位元(第7圖中標示為Addr(0:N))，且通用輸出入單元IO(i+1)至IO(i+M)的訊號接墊開口Fa(i+1)至Fa(i+M)被定義為資料訊號DQ(0:M-1)。連帶地，程式碼cdA中就會對應地記錄各訊號接墊開口Fa(i-N)至Fa(i)、Fa(i+1)至Fa(i+M)的功能定義，並紀錄了對應的設定訊號組CS(i-N)至CS(i)與CS(i+1)至CS(i+M)。
當晶片10執行程式碼cdA後，控制引擎CE就可利用設定訊號組CS(i-N)至CS(i)與CS(i+1)至(CS(i+M)來設定通用輸出入單元IO(i-N)至IO(i)、IO(i+1)至IO(i+M)的功能；譬如說，控制引擎CE可將訊號接墊開口Fa(i-N)至Fa(i)的功能設定為訊號驅動/輸出以寫出位址訊號Addr(0:N)，訊號接墊開口Fa(i+1)至Fa(i+M)的訊號驅動與訊號接收功能則被一併致能，以配合資料訊號DQ(0:M-1)的讀入與寫出。
另一方面，在第8圖中，同樣的晶片10係配合另一基板20，以客製化為不同種類的積體電路。在此積體電路中，訊號接墊開口Fa(i-K)至Fa(i-1)被定義成資料訊號DQ(0:K-1)，電力接墊開口PG(i)被定義成電力腳位(第8圖中標示為power)，通用輸出入單元IO(i+1)至IO(i+L)所對應的訊號接墊開口Fb(i+1)至Fb(i+L)則被定義成指令訊號CMD(0:L-1)。為配合上述定義，程式碼cdB中也記錄了各通用輸出入單元IO(i-K)至IO(i+L)所應具備的功能與對應的設定訊號組CS(i-K)至CS(i+L)。當控制引擎CE執行程式碼cdB後，就可致能訊號接墊開口Fa(i-K)至Fa(i-1)的訊號驅動功能與訊號接收功能使其能收發資料訊號DQ(0:K-1)；通用輸出入單元IO(i)則被設定為電力傳輸的功能。對訊號接墊開口Fb(i+1)至Fb(i+L)來說，其訊號驅動功能則被致能，以便發出(寫出)指令訊號CMD(0:L-1)。
在實際實施時，控制引擎CE在執行程式碼後可設定控制引擎CE中的相關暫存單元(register)，控制引擎CE即是根據這些暫存單元中的狀態位元來分別設定各通用輸出入單元的功能。
上述程式碼可儲存於本發明晶片外的外部記憶體(像是非揮發性記憶體)，以便在本發明晶片/積體電路開始運作時將程式碼載入至本發明晶片10與控制引擎CE。在另一種實施例中，晶片10內本身就有內建的非揮發性記憶體來儲存前述程式碼。由於本發明通用輸出入單元的應用彈性很高，故應用於記憶體控制晶片時，能以相同的通用輸出入單元架構出DDR1、DDR2與DDR3等不同規格的記憶體介面(DDR為雙倍資料頻率，Double Data Rate)。
由於本發明能以電路架構相同的通用輸出入單元實現不同的電力功能與訊號輸出入功能，故本發明的設計與應用彈性極高，也能大幅精簡晶片的設計流程，使通用輸出入單元的擺放與繞線得以用電腦及軟體工具自動化地完成。請參考第9圖；第9圖示意的是應用本發明通用輸出入單元設計晶片(尤其是其輸出入介面)的流程900，其主要步驟包括有：步驟902：備置複數個電路結構相同的同一種類通用輸出入單元，各通用輸出入單元可分別實現不同的功能，就如前述本發明的通用輸出入單元IO(n)。在此步驟中，可依照積體電路、晶片與介面的功能需求決定所需的通用輸出入單元，需要用幾個通用輸出入單元，以及各通用輸出入單元應具備的功能。
步驟904：針對前一步驟的通用輸出入單元，以一電腦執行一自動擺放與繞線(automatic placing and routing)的工具軟體，以決定這些通用輸出入單元在晶片中的位置與繞線。
步驟906：在晶片內部電路中安排一內建的(數位)控制引擎以設定各通用輸出入單元的功能。譬如說，在控制引擎中設置適當的數位控制邏輯與暫存器，使控制引擎能依據各通用輸出入單元的功能而選擇性地致能各通用輸出入單元的各讀入區塊以執行訊號接收，並使控制引擎得以依據各通用輸出入單元的功能而選擇性地致能各通用輸出入單元的各寫出區塊以執行訊號驅動。
步驟908：在晶片內部電路中安排其他電路。譬如說在晶片中設置前面討論過的讀入應用電路，亦可在晶片內部電路中安排其他輔助電路，像是鎖相迴路等等。
上述步驟的先後順序可依需求任意改變。譬如說，也可以先進行步驟906與908，再進行步驟904，以自動擺放與繞線的技術來統一決定控制引擎、各種輔助電路與各通用輸出入單元的位置與繞線。
在進行本發明流程900的步驟902之前，可預先設計好本發明的通用輸出入單元，並將其設計(與設定的方式)記錄於一電路單元資料庫(cell library)中，作為電路設計的資源。等要設計/客製化晶片時，就能由此電路單元資料庫中直接採用先前已經設計好的通用輸出入單元。
總結來說，相較於習知技術，在本發明的通用輸出入單元與相關技術中，同一種通用輸出入單元即可組合實現出多種不同的功能，具有較佳的應用彈性，也能提昇介面的集積程度。延伸各通用輸出入單元的廣泛用途，應用本發明通用輸出入單元的晶片也連帶具有較佳的功能彈性，能因應各種不同的積體電路需求。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
 本案圖式中所包含之各元件列示如下：
10．．．晶片
12．．．內部電路
20、20’、22．．．基板
900．．．流程
902-908．．．步驟
IO(0)-IO(N)/IO(M)、IO(n)、IO(i-1)-IO(i+1)、IO(j)、IO(k)．．．通用輸出入單元
Fa(0)-Fa(N-1)、Fb(0)-Fb(N-1)、Fa(i)/Fb(i)、Fb(j)、Fa(n)、Fb(n)、Fa(i-N)/Fa(i-K)-Fa(i+M)、Fb(i+1)-Fb(i+L)．．．訊號接墊開口
PG(0)-PG(N-1)、PG(n)、PG(k)、PG(i)．．．電力接墊開口
CS(0)-CS(N-1)/CS(M)、CS(n)、CS(i-1)-CS(i+1)、CS(i-N)/CS(i-K)-CS(i+M)/CS(i+L)．．．設定訊號組
Sw(0)-Sw(N-1)/Sw(M)、Sw(n)．．．寫出訊號組
Sr(0)-Sr(N-1)/Sr(M)、Sr(n)．．．讀入訊號組
CSp(n)、CSa(n)、CSb(n)．．．設定訊號
Sra(n)、Srb(n)．．．讀入訊號
Swa(n)、Swb(n)．．．寫出訊號
CE．．．控制引擎
MISC．．．讀入應用電路
MI(0)-MI(1)．．．介面
dir1、dir2．．．方向
S．．．邊緣
pb．．．電力區塊
ioa、iob．．．輸出入區塊
ma、mb．．．應用區塊
iora、iorb．．．輸出入讀入子區塊
iowa、iowb．．．輸出入寫出子區塊
mra、mrb．．．應用讀入子區塊
mwa、mwb．．．應用寫出子區塊
SP(i)、SP(j)、SP(ia)、SP(ib)．．．訊號腳位
PP(k)．．．電力腳位
PR．．．電力環
DQ(0:K-1)、DQ(0:M-1)．．．資料訊號
CMD(0:L-1)．．．指令訊號
Addr(0:N)．．．位址訊號
cdA、cdB．．．程式碼
本案得藉由下列圖式及說明，俾得更深入之了解：
第1圖為本發明通用輸出入單元運用於晶片的示意圖。
第2圖及第3圖分別示意第1圖中本發明通用輸出入單元的不同實施例。
第4圖至第6圖示意的是第1圖中晶片的各種應用實施例。
第7圖及第8圖示意的是第1圖中晶片進行設定的各種實施例。
第9圖示意的是應用本發明通用輸出入單元進行晶片設計的流程實施例。
10．．．晶片
12．．．內部電路
IO(0)-IO(N)/IO(M)、IO(n)．．．通用輸出入單元
Fa(0)-Fa(N-1)、Fb(0)-Fb(N-1)、Fa(n)、Fb(n)．．．訊號接墊開口
PG(0)-PG(N-1)、PG(n)．．．電力接墊開口
CS(0)-CS(N-1)/CS(M)、CS(n)．．．設定訊號組
Sw(0)-Sw(N-1)/Sw(M)、Sw(n)．．．寫出訊號組
Sr(0)-Sr(N-1)/Sr(M)、Sr(n)．．．讀入訊號組
CE．．．控制引擎
MISC．．．讀入應用電路
MI(0)-MI(1)．．．介面
dir1、dir2．．．方向
S．．．邊緣

Claims (54)

  1. 一種通用(universal)輸出入單元，其包含有：一電力接墊開口，其可選擇性地連接一電導線以經由該電導線耦接至一預定電壓；以及複數個訊號接墊開口，每一訊號接墊開口可選擇性地連接一訊號導線以經由該訊號導線進行訊號傳遞；以及複數個輸出入區塊，各輸出入區塊耦接於一對應的訊號接墊開口，每一輸出入區塊係分別獨立受控以設定其功能；其中，該些輸出入區塊中至少有一輸出入區塊係設置於兩訊號接墊開口之間。
  2. 如申請專利範圍第1項的通用輸出入單元，其中該電力接墊開口係與每一訊號接墊開口排列於同一欄。
  3. 如申請專利範圍第2項的通用輸出入單元，其中，各訊號接墊開口皆設置於該電力接墊開口的一側，使該電力接墊開口的相反另一側未設置訊號接墊開口。
  4. 如申請專利範圍第1項的通用輸出入單元，更包含有一電力區塊，耦接於該電力接墊開口。
  5. 如申請專利範圍第4項的通用輸出入單元，其中該電力區塊會將電力傳輸至各該輸出入區塊。
  6. 如申請專利範圍第4項的通用輸出入單元，其中該電力區塊會在該通用輸出入單元與另一電路單元間傳輸電力。
  7. 如申請專利範圍第4項的通用輸出入單元，其中，若該電力接墊開口連接至對應的電導線，則該電力區塊會在該 電導線與至少一輸出入區塊間傳輸電力，或在該電導線與另一電路單元間傳輸電力。
  8. 如申請專利範圍第4項的通用輸出入單元，其中該電力區塊包含有一靜電放電保護電路及一電力調整器(power regulator)的至少其中之一。
  9. 如申請專利範圍第1項的通用輸出入單元，其中每一輸出入區塊係分別獨立受控以設定是否被致能，而被致能的輸出入區塊可受控以選擇性地執行訊號驅動與訊號接收中的至少其中之一。
  10. 如申請專利範圍第1項的通用輸出入單元，其係應用於一記憶體介面，其中，至少有一輸出入區塊係受控而執行訊號驅動與訊號接收，以從該輸出入區塊對應的訊號接墊開口收發一資料(data)訊號或一資料指示(data strobe)訊號。
  11. 如申請專利範圍第10項的通用輸出入單元，其中該記憶體介面係一DDR1、DDR2或DDR3規格的記憶體介面。
  12. 如申請專利範圍第1項的通用輸出入單元，其係應用於一記憶體介面，其中，至少有一輸出入區塊係受控而執行訊號驅動，以從該輸出入區塊對應的訊號接墊開口輸出一記憶體時脈(clock)、一位址(address)訊號或一指令(command)訊號。
  13. 如申請專利範圍第12項的通用輸出入單元，其中該記憶體介面係一DDR1、DDR2或DDR3規格的記憶體介面。
  14. 如申請專利範圍第1項的通用輸出入單元，其中有兩個輸出入區塊係設置於此兩輸出入區塊所分別對應的兩個 訊號接墊開口之間。
  15. 如申請專利範圍第1項的通用輸出入單元，更包含有：複數個應用(miscellaneous)區塊，各應用區塊耦接於一對應的輸出入區塊，以作為該輸出入區塊的介面。
  16. 如申請專利範圍第15項的通用輸出入單元，其中，至少有一應用區塊係設置於兩訊號接墊開口之間。
  17. 如申請專利範圍第15項的通用輸出入單元，其中，至少有一輸出入區塊與其對應的應用區塊係設置於兩訊號接墊開口之間。
  18. 一種通用輸出入單元，包含有：一電力接墊開口，其可選擇性地連接一電導線以經由該電導線耦接至一預定電壓；至少一訊號接墊開口，每一訊號接墊開口可選擇性地連接一訊號導線以經由該訊號導線進行訊號傳遞；以及至少一輸出入區塊，各輸出入區塊耦接於一對應的訊號接墊開口，每一輸出入區塊係分別獨立受控以設定其功能，並包含：一輸出入讀入子區塊，其係受控而可被選擇性地致能或失能；當該輸出入讀入子區塊被致能時，對應的輸出入區塊可執行訊號接收；以及一輸出入寫出子區塊，其係受控而可被選擇性地致能或失能；當該輸出入寫出子區塊被致能時，對應的輸出入區塊可執行訊號驅動。
  19. 如申請專利範圍第18項的通用輸出入單元，其另包含有： 至少一應用讀入子區塊，每一應用讀入子區塊耦接於一對應的輸出入讀入子區塊，以作為該輸出入讀入子區塊的介面；以及至少一應用寫出子區塊，每一應用寫出子區塊耦接於一對應的輸出入寫出子區塊，以作為該輸出入寫出子區塊的介面。
  20. 一種通用輸出入單元，包含：一電力接墊開口，其可選擇性地連接一電導線以經由該電導線耦接至一預定電壓；以及至少一訊號接墊開口，每一訊號接墊開口可選擇性地連接一訊號導線以經由該訊號導線進行訊號傳遞；其中，該電力接墊開口與各訊號接墊開口係沿一第一方向排列於一欄，而該第一方向係平行於該通用輸出入單元的一側邊，使該通用輸出入單元可沿一第二方向而與其他電路單元排列為一列(row)，其中該第二方向係與該第一方向垂直。
  21. 如申請專利範圍第20項的通用輸出入單元，其中該預定電壓係一工作電壓或接地。
  22. 如申請專利範圍第20項的通用輸出入單元，其中，當各該訊號接墊開口經由該訊號導線進行訊號傳遞時，係選擇性地進行訊號驅動與訊號接收中的至少其中之一。
  23. 一種晶片，其包含有：一控制引擎，以及複數個通用輸出入單元，耦接至該控制引擎，每一通用輸出入單元包含有： 一電力接墊開口，其可選擇性連接一對應的電導線以經由該電導線耦接至一預定電壓；以及複數個訊號接墊開口，每一訊號接墊開口可選擇性地連接一對應的訊號導線以根據該控制引擎的設定而進行訊號傳遞；以及複數個輸出入區塊，每一輸出入區塊耦接於一對應的訊號接墊開口；該些輸出入區塊中至少有一輸出入區塊係設置於兩訊號接墊開口之間；其中，該控制引擎係分別設定各通用輸出入單元中的各輸出入區塊以經由各對應的訊號接墊開口進行訊號驅動與訊號接收的至少其中之一。
  24. 如申請專利範圍第23項的晶片，其中，每一通用輸出入單元更包含有一電力區塊，耦接於該電力接墊開口。
  25. 如申請專利範圍第24項的晶片，其中，每一通用輸出入單元的電力區塊會將電力傳輸至該通用輸出入單元的各個輸出入區塊。
  26. 如申請專利範圍第24項的晶片，其中，每一通用輸出入單元的電力區塊會在該通用輸出入單元與另一通用輸出入單元間傳輸電力。
  27. 如申請專利範圍第24項的晶片，其中，若一通用輸出入單元的電力接墊開口連接至對應的電導線，則該電力區塊會在該電導線與該通用輸出入單元的至少一輸出入區塊間傳輸電力，或在該電導線與另一通用輸出入單元間傳輸電力。
  28. 如申請專利範圍第24項的晶片，其中該電力區塊包含 有一靜電放電保護電路及一電力調整器的至少其中之一。
  29. 如申請專利範圍第23項的晶片，其中該控制引擎係分別獨立設定各通用輸出入單元的各輸出入區塊以決定其是否被致能，而被致能的輸出入區塊更可接受該控制引擎的控制以選擇性地執行訊號驅動與訊號接收中的至少其中之一。
  30. 如申請專利範圍第23項的晶片，其中，各通用輸出入單元係應用於一記憶體介面，而該控制引擎係使至少一通用輸出入單元中的至少一個輸出入區塊受控執行訊號驅動與訊號接收，以從該輸出入區塊對應的訊號接墊開口收發一資料訊號或一資料指示訊號。
  31. 如申請專利範圍第30項的晶片，其中該記憶體介面係一DDR1、DDR2或DDR3規格的記憶體介面。
  32. 如申請專利範圍第23項的晶片，其中，各通用輸出入單元係應用於一記憶體介面，而該控制引擎係使至少一通用輸出入單元中的至少一個輸出入區塊受控而執行訊號驅動，以從該輸出入區塊對應的訊號接墊開口輸出一記憶體時脈、一位址訊號或一指令訊號。
  33. 如申請專利範圍第32項的晶片，其中該記憶體介面係一DDR1、DDR2或DDR3規格的記憶體介面。
  34. 如申請專利範圍第23項的晶片，其中，各通用輸出入單元有兩個輸出入區塊係設置於此兩輸出入區塊所分別對應的兩個訊號接墊開口之間。
  35. 如申請專利範圍第23項的晶片，其中，各通用輸出入單元更包含有： 複數個應用區塊，各應用區塊耦接於一對應的輸出入區塊，以作為該輸出入區塊的介面。
  36. 如申請專利範圍第35項的晶片，其中，各通用輸出入單元中至少有一應用區塊係設置於兩訊號接墊開口之間。
  37. 如申請專利範圍第35項的晶片，其中，各通用輸出入單元中至少有一輸出入區塊與其對應的應用區塊係設置於兩訊號接墊開口之間。
  38. 一種晶片，包含有：一控制引擎，以及複數個通用輸出入單元，耦接至該控制引擎，每一通用輸出入單元包含有：一電力接墊開口，其可選擇性連接一對應的電導線以經由該電導線耦接至一預定電壓；至少一訊號接墊開口，每一訊號接墊開口可選擇性地連接一對應的訊號導線以根據該控制引擎的設定而進行訊號傳遞；以及至少一輸出入區塊，每一輸出入區塊耦接於一對應的訊號接墊開口，並包含：一輸出入讀入子區塊，其係受控於該控制引擎而可被選擇性地致能或失能；當該輸出入讀入子區塊被致能時，對應的輸出入區塊可執行訊號接收；以及一輸出入寫出子區塊，其係受控於該控制引擎而可被選擇性地致能或失能；當該輸出入寫出子區塊被致能時，對應的輸出入區塊可執行訊號驅動。
  39. 如申請專利範圍第38項的晶片，其中，各通用輸出入單元更包含有：至少一應用讀入子區塊，每一應用讀入子區塊耦接於一對應的輸出入讀入子區塊，以作為該輸出入讀入子區塊的介面；以及至少一應用寫出子區塊，每一應用寫出子區塊耦接於一對應的輸出入寫出子區塊，以作為該輸出入寫出子區塊的介面。
  40. 如申請專利範圍第39項的晶片，更包含有：一讀入應用電路，耦接於各通用輸出入單元的各應用讀入子區塊，用來處理由各應用讀入子區塊傳輸的訊號。
  41. 一種晶片，包含：一控制引擎，以及複數個通用輸出入單元，耦接至該控制引擎，每一通用輸出入單元包含有：一電力接墊開口，其可選擇性連接一對應的電導線以經由該電導線耦接至一預定電壓；以及至少一訊號接墊開口，每一訊號接墊開口可選擇性地連接一對應的訊號導線以根據該控制引擎的設定而進行訊號傳遞；其中，在各通用輸出入單元中，該電力接墊開口與各訊號接墊開口係沿一第一方向排列於一欄，而各通用輸出入單元係沿一第二方向排列為一列，其中該第二方向係與該第一方向垂直。
  42. 如申請專利範圍第41項的晶片，其中，在各通用輸出 入單元中，該電力接墊開口係與每一訊號接墊開口排列於同一欄。
  43. 如申請專利範圍第42項的晶片，其中，在各通用輸出入單元中，各訊號接墊開口皆設置於該電力接墊開口的一側，使該電力接墊開口的相反另一側未設置訊號接墊開口。
  44. 如申請專利範圍第41項的晶片，其中該控制引擎係在該晶片啟動時執行一程式碼，並根據執行結果分別設定各通用輸出入單元中的各訊號接墊開口。
  45. 如申請專利範圍第44項的晶片，其中該控制引擎係由一外部記憶體載入該程式碼並加以執行。
  46. 如申請專利範圍第44項的晶片，其更包含有一內建的非揮發性記憶體，用來儲存該程式碼，使該控制引擎得以由該非揮發性記憶體載入該程式碼並加以執行。
  47. 一種晶片，包含：一控制引擎，以及複數個通用輸出入單元，耦接至該控制引擎，每一通用輸出入單元包含有：一電力接墊開口，其可選擇性連接一對應的電導線以經由該電導線耦接至一預定電壓；以及至少一訊號接墊開口，每一訊號接墊開口可選擇性地連接一對應的訊號導線以根據該控制引擎的設定而進行訊號傳遞；其中，在各通用輸出入單元中，該電力接墊開口與各訊號接墊開口係沿一第一方向排列於一欄，而相鄰通用輸出入單元的電力接墊開口係沿一第二方向對齊，其中該第二方 向係與該第一方向垂直。
  48. 一種晶片，包含：一控制引擎，以及複數個通用輸出入單元，耦接至該控制引擎，每一通用輸出入單元包含有：一電力接墊開口，其可選擇性連接一對應的電導線以經由該電導線耦接至一預定電壓；以及至少一訊號接墊開口，每一訊號接墊開口可選擇性地連接一對應的訊號導線以根據該控制引擎的設定而進行訊號傳遞；其中，在各通用輸出入單元中，該電力接墊開口與各訊號接墊開口係沿一第一方向排列於一欄，而相鄰通用輸出入單元的訊號接墊開口係沿一第二方向對齊，其中該第二方向係與該第一方向垂直。
  49. 如申請專利範圍第48項的晶片，其中該預定電壓係一工作電壓或接地。
  50. 如申請專利範圍第48項的晶片，其中，當各通用輸出入單元中的各該訊號接墊開口經由該訊號導線進行訊號傳遞時，係選擇性地進行訊號驅動與訊號接收中的至少其中之一。
  51. 一種設計一晶片的方法，其包含有：備置複數個種類相同的通用輸出入單元，每一通用輸出入單元包含有：一電力接墊開口，其可依據該通用輸出入單元的功能而選擇性連接一對應的電導線以經由該電導線耦 接至一預定電壓；以及至少一訊號接墊開口，每一訊號接墊開口係依據該通用輸出入單元的功能而選擇性地連接一對應的訊號導線以進行訊號傳遞；以及至少一讀入區塊與一寫出區塊，而各訊號接墊開口係分別耦接於一對應的讀入區塊與一對應的寫出區塊；以及以一電腦執行一自動擺放與繞線，以決定該複數個通用輸出入單元在該晶片中的位置與繞線；於該晶片中安排一內建的控制引擎以設定各通用輸出入單元的功能，使該控制引擎得以依據各通用輸出入單元的功能而選擇性地致能各通用輸出入單元的各讀入區塊以執行訊號接收，並依據各通用輸出入單元的功能而選擇性地致能各通用輸出入單元的各寫出區塊以執行訊號驅動。
  52. 如申請專利範圍第51項的方法，更包含有：於該晶片中安排一讀入應用電路，耦接於各通用輸出入單元的各讀入區塊以處理各讀入區塊傳輸的訊號。
  53. 如申請專利範圍第51項的方法，其中該預定電壓係一工作電壓或接地。
  54. 如申請專利範圍第51項的方法，其中，當各通用輸出入單元中的各該訊號接墊開口經由該訊號導線進行訊號傳遞時，係選擇性地進行訊號驅動與訊號接收中的至少其中之一。
TW098141239A 2009-12-02 2009-12-02 通用輸出入單元及相關裝置與方法 TWI415238B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098141239A TWI415238B (zh) 2009-12-02 2009-12-02 通用輸出入單元及相關裝置與方法
US12/957,520 US8237470B2 (en) 2009-12-02 2010-12-01 Universal IO unit, associated apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098141239A TWI415238B (zh) 2009-12-02 2009-12-02 通用輸出入單元及相關裝置與方法

Publications (2)

Publication Number Publication Date
TW201121020A TW201121020A (en) 2011-06-16
TWI415238B true TWI415238B (zh) 2013-11-11

Family

ID=44068397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141239A TWI415238B (zh) 2009-12-02 2009-12-02 通用輸出入單元及相關裝置與方法

Country Status (2)

Country Link
US (1) US8237470B2 (zh)
TW (1) TWI415238B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI623197B (zh) * 2017-02-22 2018-05-01 致茂電子股份有限公司 可程式化訊號傳輸方法
US11235331B2 (en) 2017-02-03 2022-02-01 Hewlett-Packard Development Company, L.P. Functionally versatile cassettes

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117555843B (zh) * 2024-01-09 2024-04-09 凌思微电子(杭州)有限公司 Io接口电路及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506104B (en) * 2001-09-05 2002-10-11 Taiwan Semiconductor Mfg Pad structure of input/output unit and the layout method thereof
US6798069B1 (en) * 2003-03-28 2004-09-28 Lsi Logic Corporation Integrated circuit having adaptable core and input/output regions with multi-layer pad trace conductors
US20050172253A1 (en) * 2004-01-30 2005-08-04 Nec Electronics Corporation Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218137B2 (en) * 2004-04-30 2007-05-15 Xilinx, Inc. Reconfiguration port for dynamic reconfiguration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506104B (en) * 2001-09-05 2002-10-11 Taiwan Semiconductor Mfg Pad structure of input/output unit and the layout method thereof
US6798069B1 (en) * 2003-03-28 2004-09-28 Lsi Logic Corporation Integrated circuit having adaptable core and input/output regions with multi-layer pad trace conductors
US20050172253A1 (en) * 2004-01-30 2005-08-04 Nec Electronics Corporation Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11235331B2 (en) 2017-02-03 2022-02-01 Hewlett-Packard Development Company, L.P. Functionally versatile cassettes
TWI623197B (zh) * 2017-02-22 2018-05-01 致茂電子股份有限公司 可程式化訊號傳輸方法

Also Published As

Publication number Publication date
TW201121020A (en) 2011-06-16
US20110128042A1 (en) 2011-06-02
US8237470B2 (en) 2012-08-07

Similar Documents

Publication Publication Date Title
US7529149B2 (en) Memory system and method with serial and parallel modes
US8737105B2 (en) Bridge device architecture for connecting discrete memory devices to a system
US6724237B2 (en) Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity
US20080079148A1 (en) Package for mixed signal mcu with minimal pin count
US20140293705A1 (en) Asynchronous bridge chip
US6756803B2 (en) Semiconductor device downsizing its built-in driver
JP2010073300A (ja) 半導体メモリ装置
TWI415238B (zh) 通用輸出入單元及相關裝置與方法
US7173340B2 (en) Daisy chaining of serial I/O interface on stacking devices
CN107209735B (zh) 可配置管芯、层叠封装装置以及方法
US20120250445A1 (en) Semiconductor apparatus
JP2002057270A (ja) チップ積層型半導体装置
JP2001273773A (ja) 半導体メモリ装置
KR101116325B1 (ko) 반도체 장치
KR20210121498A (ko) 적층형 반도체 장치 및 그의 동작 방법
US7099175B2 (en) Semiconductor memory integrated circuit
CN102136462B (zh) 通用输出入单元及相关装置与方法
KR100751094B1 (ko) 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치
JP2817533B2 (ja) 半導体集積回路装置
JP5042469B2 (ja) 他のチップを経由して入力信号を伝達する集積回路装置及び集積回路マルチチップパッケージ
TWI813355B (zh) 半導體裝置及控制方法
JP6214520B2 (ja) 半導体回路装置
US20240144982A1 (en) On-die termination configuration for integrated circuit
CN111128281B (zh) 集成电路结构和存储器
KR20110004649A (ko) 멀티칩 시스템