KR100751094B1 - 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치 - Google Patents

비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치 Download PDF

Info

Publication number
KR100751094B1
KR100751094B1 KR1020050069067A KR20050069067A KR100751094B1 KR 100751094 B1 KR100751094 B1 KR 100751094B1 KR 1020050069067 A KR1020050069067 A KR 1020050069067A KR 20050069067 A KR20050069067 A KR 20050069067A KR 100751094 B1 KR100751094 B1 KR 100751094B1
Authority
KR
South Korea
Prior art keywords
multimedia
processor
memory
path
main processor
Prior art date
Application number
KR1020050069067A
Other languages
English (en)
Other versions
KR20070014432A (ko
Inventor
정유환
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020050069067A priority Critical patent/KR100751094B1/ko
Priority to PCT/KR2006/002277 priority patent/WO2007013736A1/en
Publication of KR20070014432A publication Critical patent/KR20070014432A/ko
Application granted granted Critical
Publication of KR100751094B1 publication Critical patent/KR100751094B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

본 발명은 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는 원칩화된 멀티미디어 플랫폼을 구비한 장치에 관한 것이다. 본 발명의 바람직한 일 실시예에 따른 멀티미디어 플랫폼은 하나의 칩 내에 비휘발성 메모리, 메인 프로세서로부터 수신된 경로 제어 신호에 상응하여 비휘발성 메모리에 접속될 경로를 설정하고, 메인 프로세서로부터 수신되는 제어 명령에 상응하여 비휘발성 메모리로부터의 데이터 독출 및 처리를 수행하는 멀티미디어 프로세서, 메인 프로세서의 임시 기억 장치인 제1 휘발성 메모리 및 멀티미디어 프로세서의 임시 기억 장치인 제2 휘발성 메모리를 포함하도록 형성된다. 본 발명에 의해 복수의 메모리 소자들과 종래의 멀티미디어 플랫폼을 POP(Package on Package)기술을 이용하여 원칩화함으로써 처리 효율의 극대화 및 휴대형 단말기의 소형화를 확보할 수 있다.
멀티미디어, 집적화, 메모리, 공유

Description

비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는 원칩화된 멀티미디어 플랫폼을 구비한 장치{Method for sharing non-volatile memory and apparatus having multimedia platform comprising a plurality of memories in one-chip}
도 1은 종래 기술에 따른 프로세서들간의 연결 구조를 나타낸 도면.
도 2는 본 발명의 바람직한 일 실시예에 따른 복수의 프로세서간의 연결 구조를 나타낸 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 경로 설정부의 구조를 상세히 나타낸 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 멀티미디어 플랫폼의 적층 구조를 나타낸 도면.
본 발명은 메모리(저장 장치)의 공유에 관한 것으로, 특히 전기/전자 장치(디지털 처리 장치)에 구비된 복수의 프로세서가 메모리를 공유하는 방법 및 그 장 치에 관한 것이다.
전기/전자 장치의 일 예로서, 휴대형 단말기는 게임, 이동 통신 등의 기능을 수행하기 위하여 작은 크기로 형성되어 사용자의 휴대를 용이하게 한 전자 장치를 의미한다. 휴대형 단말기에는 이동 통신 단말기, 개인 휴대 단말기(PDA : Personal Digital Assistant), 휴대형 멀티미디어 단말기(PMP : Portable Multimedia Player) 등이 있다.
이중, 이동 통신 단말기는 본질적으로 이동중인 사용자가 원격지의 수신자와 전화 통화를 가능하도록 구현된 장치이다. 그러나, 과학 기술의 발전으로 인해, 최근의 이동 통신 단말기는 전화 통화 기능, 단문 메시지 송수신 기능, 주소록 관리 기능 등의 본질적 기능 외에 카메라 기능, 멀티미디어 데이터 재생 기능 등의 부가적 기능을 더 구비한다.
휴대형 단말기는 복수의 기능을 수행하도록 하기 위해 복수의 프로세서를 구비한다. 즉, 각각의 부가 기능(예를 들어, 카메라 기능, 멀티미디어 데이터 재생 등)을 수행하기 위한 부가 프로세서, 휴대형 단말기의 기능 제어 및 각 부가 프로세서의 동작을 제어하기 위한 메인 프로세서를 포함한다. 또한, 휴대형 단말기는 메인 프로세서에 연결되어 이용되도록 하기 위한 메모리들을 더 포함한다.
메인 프로세서에 연동되는 메모리들은 낸드 플래시 메모리(NAND Flash Memory)와 버퍼 메모리 등이 있다. 낸드 플래시 메모리와 버퍼 메모리는 멀티 칩 패키지(MCP) 기술로 집적되어 원칩(one chip)화되어 이용된다.
이하, 도 1을 참조하여 종래의 프로세서들간의 연결 구조 및 동작 과정을 간 략히 설명한다.
도 1은 종래 기술에 따른 프로세서들간의 연결 구조를 나타낸 도면이다. 도 1은 하나의 부가 프로세서(멀티미디어 데이터 처리를 위한 멀티미디어 프로세서)만이 도시되었으나 메인 프로세서에 결합될 수 있는 부가 프로세서의 수는 필요에 따라 증감될 수 있다.
도 1을 참조하면, 종래의 휴대형 단말기(100)는 메인 프로세서(110), 메모리칩(115), 멀티미디어 플랫폼(120), 음향 출력부(125), 이미지 센서(130), 표시부(135)를 포함한다. 메인 프로세서(110), 메모리칩(115), 멀티미디어 플랫폼(120)은 각각 하나의 칩으로 구현될 수 있다.
메인 프로세서(110)는 부트 시퀀서(140), 낸드 인터페이스(142), 캐시 메모리(146), 프로세서 코어(148), SD 인터페이스(150), 호스트 인터페이스(152)를 포함한다.
부트 시퀀서(140)는 프로세서 코어(148)의 부팅(booting)을 수행하도록 낸드 인터페이스(142)를 통해 낸드 플래시 메모리(162)에 접속하여 부트 데이터를 독출하여 프로세서 코어(148)로 전달한다.
프로세서 코어(148)는 메인 프로세서(110)에 미리 지정된 로직(logic) 및/또는 동작을 수행한다. 프로세서 코어(148)는 미리 지정된 로직 또는 동작 수행을 위한 메모리로서 캐시 메모리(146)를 포함할 수 있다. 이하, 메인 프로세서(110)에 포함된 프로세서 코어(148)를 '메인 프로세서 코어'라 칭하기로 한다.
낸드 인터페이스(142)는 메모리칩(115)에 포함된 낸드 플래시 메모리(162)와 의 인터페이스 기능을 수행하고, SD 인터페이스(150)는 메모리칩(115)에 포함된 버퍼 메모리(164)와의 인터페이스 기능을 수행한다. 또한 호스트 인터페이스(152)는 멀티미디어 플랫폼(120)과의 인터페이스를 수행한다.
메모리칩(115)은 멀티 칩 패키지 기술에 의해 낸드 플래시 메모리(162)와 버퍼 메모리(164)를 하나의 칩에 구비한다.
멀티미디어 플랫폼(120)은 멀티미디어 프로세서(170)와 버퍼 메모리(178)를 하나의 칩 내에 포함한다.
멀티미디어 프로세서(170)는 메인 프로세서(110)와 인터페이싱을 수행하는 호스트 인터페이스(172), 멀티미디어 프로세서(170)에 미리 지정된 로직 및/또는 동작을 수행하는 프로세서 코어(174) 및 버퍼 메모리(178)와의 인터페이싱을 수행하는 SD 인터페이스(176)을 포함한다. 이하, 멀티미디어 프로세서(170)에 포함된 프로세서 코어(174)를 '멀티미디어 프로세서 코어'라 칭하기로 한다.
멀티미디어 플랫폼(120) 후단에는 음향 출력부(125), 이미지 센서(130), 표시부(135) 등이 결합된다.
도 1에 도시된 프로세서들간의 연결 구조는 종래 기술에 따른 것으로, 당업자에게 자명한 사항이므로 이에 대한 설명은 생략한다.
이하, 도 1에 도시된 프로세서들간의 연결 구조를 참조하여 메인 프로세서(110), 멀티미디어 프로세서(120)의 부팅 과정(Booting Sequence)을 간략히 설명한다.
먼저, 메인 프로세서(110)의 부팅 과정을 설명한다.
휴대형 단말기(100)가 전원 온(Power on)되면, 부트 시퀀서(140)는 낸드 인터페이스(142)를 통해 메모리칩(115) 내의 낸드 플래시 메모리(162)에 접속한다.
부트 시퀀서(140)는 낸드 플래시 메모리(162)의 일정 영역에 저장된 부트 데이터(Boot data)를 독출하여 캐시 메모리(146)에 기록한다.
이어서, 부트 시퀀서(140)는 캐시 메모리(146)에 저장된 부트 데이터를 메인 프로세서 코어(148)로 전달한다.
메인 프로세서 코어(148)는 전달받은 부트 데이터를 이용하여 부팅을 수행한 후 낸드 인터페이스(142)를 통해 낸드 플래시 메모리(162)에 저장된 휴대형 단말기(100) 오퍼레이팅(operating)을 위한 데이터들을 독출하여 SD 인터페이스(150)를 통해 접속된 메모리칩(115) 내의 버퍼 메모리(164)에 저장한다. 낸드 플래시 메모리(162)에 저장된 오퍼레이팅 데이터를 버퍼 메모리(164)에 저장하는 이유는 낸드 플래시 메모리(162)의 동작 속도가 느리기 때문이다.
다음으로, 멀티미디어 프로세서(170)의 부팅 과정을 설명한다.
메인 프로세서 코어(148)는 멀티미디어 프로세서 코어(174)의 부팅을 위해 메모리칩(115) 내의 낸드 플래시 메모리(162)에 저장된 부트 데이터를 독출한다. 당해 부트 데이터는 메인 프로세서 코어(148)가 버퍼 메모리(164)에 저장한 것일 수 있다.
메인 프로세서 코어(148)는 독출한 부트 데이터를 호스트 인터페이스(152, 172)를 통해 멀티미디어 프로세서 코어(174)로 전달한다. 당해 부트 데이터는 부트 명령(boot command) 내에 포함되어 전달될 수 있다.
멀티미디어 프로세서 코어(174)는 수신한 부트 데이터를 SD 인터페이스(176)를 통해 버퍼 메모리(178)에 저장한 후, 저장한 부트 데이터를 이용하여 부팅을 수행한다.
상술한 바와 같이, 메인 프로세서(110)는 멀티미디어 프로세서(170)의 부팅을 제어하기 위하여 필요한 데이터를 연결된 메모리칩(115) 내의 낸드 플래시 메모리(162, 또는 버퍼 메모리(164))로부터 독출하여 호스트 인터페이스(152, 172)를 통해 멀티미디어 프로세서 코어(174)로 전달한다.
상술한 과정은 낸드 플래시 메모리(162)에 저장된 데이터들 중 표시부(135)를 통한 디스플레이 등을 위해 멀티미디어 플랫폼(120)으로 전달하여야 하는 멀티미디어 데이터들에 대해 공통적으로 적용된다. 이는 메인 프로세서(110)가 멀티미디어 플랫폼(120)으로 해당 데이터를 전달하는 동안 메인 프로세서(110)의 자체 기능에 대한 처리 효율이 감소되는 원인이 된다. 또한 이는 호스트 인터페이스(152, 172)간의 데이터 송수신 과정에서 병목 현상이 발생될 수 있는 원인도 된다.
또한 도 1에 도시된 바와 같이, 최소한 3개의 칩(즉, 메인 프로세서(110), 메모리칩(115), 멀티미디어 플랫폼(120))들로 구성되는 휴대형 단말기(100)의 크기가 일정 크기 이상이어야 하는 원인도 된다.
즉, 휴대형 단말기(100)에 다양한 멀티미디어 기능이 추가됨에 따라 점점 더 효율적인 집적화가 요구된다. 이에 낸드 플래시 메모리(162)와 버퍼 메모리(164)를 하나의 칩 내에 구현하는 멀티 칩 패키지(MCP) 기술도 개발되었다.
그러나, 멀티미디어 기능 수행을 위한 멀티미디어 플랫폼(120)과 메모리칩 (115)이 별도로 구비됨으로써 휴대형 단말기(100)의 마더보드(mother board)의 여유 공간이 최소화되고, 결과적으로 추가적인 기능을 작은 크기의 마더보드에 부가시킬 수 없는 문제점이 있었다. 또한 이는 휴대형 단말기(100)의 소형화에 장애물로서 기능하는 문제점도 있었다.
따라서, 상술한 문제점들을 해결하기 위한 본 발명의 목적은 메모리칩과 멀티미디어 플랫폼을 POP(Package on Package)기술을 이용하여 원칩화함으로써 휴대형 단말기의 소형화 및/또는 부가 기능 추가의 용이성을 확보할 수 있는 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는 원칩화된 멀티미디어 플랫폼을 구비한 장치를 제공하는 것이다.
본 발명의 다른 목적은 메모리칩과 멀티미디어 플랫폼 내에 구비된 메모리들을 메인 프로세서가 공유 또는 전용하도록 함으로써 메인 프로세서와 멀티미디어 프로세서간의 데이터 송수신시 병목 현상을 최소화하고, 신속한 데이터 전달이 가능한 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는 원칩화된 멀티미디어 플랫폼을 구비한 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 메모리칩과 멀티미디어 플랫폼을 POP(Package on Package)기술을 이용하여 원칩화함으로써 휴대형 단말기의 제조 원가를 저렴하게 할 수 있는 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는 원칩화된 멀티미디어 플랫폼을 구비한 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 멀티미디어 플랫폼이 복수의 메모리들을 포함하여 하나의 칩으로 형성되므로 휴대형 단말기를 구성하는 필요 부품의 수가 감소되어 마더보드(mother board)의 집적율을 향상시킬 수 있고, 장착되는 부품의 수에 의해 결정되는 마운팅(mounting) 생산 원가를 절감할 수 있는 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는 원칩화된 멀티미디어 플랫폼을 구비한 장치를 제공하는 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면 복수의 메모리 소자를 포함하여 원칩화된 멀티미디어 플랫폼을 포함한 디지털 처리 장치가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 디지털 처리 장치에 포함되는 멀티미디어 플랫폼에 있어서, 비휘발성 메모리; 메인 프로세서로부터 수신된 경로 제어 신호에 상응하여 상기 메인 프로세서가 상기 비휘발성 메모리에 접속되도록 경로를 설정하거나 차단하고, 상기 메인 프로세서로부터 수신되는 부트 명령 또는 처리 명령인 제어 명령에 상응하여 상기 비휘발성 메모리로부터의 데이터 독출 및 처리를 수행하는 멀티미디어 프로세서; 상기 메인 프로세서의 임시 기억 장치인 제1 휘발성 메모리; 및 상기 멀티미디어 프로세서의 임시 기억 장치인 제2 휘발성 메모리를 포함하되, 상기 비휘발성 메모리, 상기 멀티미디어 프로세서, 상기 제1 및 제2 휘발성 메모리가 하나의 칩으로 형성된 것을 특징으로 하는 멀티미디어 플랫폼이 제공된다.
상기 멀티미디어 프로세서는, 상기 경로 제어 신호에 상응하는 경로 제어 및 상기 제어 명령에 상응하는 처리를 수행하는 프로세서 코어(processor core); 상기 메인 프로세서와의 인터페이스를 수행하며, 상기 메인 프로세서로부터 수신된 상기 제어 명령을 상기 프로세서 코어로 전달하는 호스트 인터페이스; 상기 프로세서 코어와 상기 제2 휘발성 메모리가 결합되도록 하는 SD 인터페이스; 상기 메인 프로세서가 상기 비휘발성 메모리로 접속되도록 하기 위한 제1 낸드 인터페이스; 상기 비휘발성 메모리와의 인터페이스를 수행하는 제2 낸드 인터페이스; 및 상기 프로세서 코어, 상기 제1 낸드 인터페이스 및 상기 제2 낸드 인터페이스와 각각 연결되고, 상기 프로세서 코어의 경로 제어에 의해 상기 제2 낸드 인터페이스가 상기 프로세서 코어 또는 상기 제1 낸드 인터페이스에 연결되도록 경로를 설정하는 경로 설정부를 포함할 수 있다.
상기 경로 설정부는 상기 경로 제어가 수행되기 전에는 상기 제2 낸드 인터페이스와 상기 제1 낸드 인터페이스가 연결되도록 경로를 설정하는 것을 특징으로 한다.
상기 메인 프로세서는 GPIO(General Purpose I/O) 핀들 및 어드레스 핀들 중 임의의 한 핀에 의한 출력 신호를 상기 경로 제어 신호로서 상기 멀티미디어 프로세서에 전달할 수 있다.
또는, 상기 메인 프로세서는 DATA I/O을 통해 상기 경로 제어 신호를 전송함으로써 상기 멀티미디어 프로세서 또는 상기 제2 버퍼 메모리에 존재하는 미리 지정된 레지스터 값이 갱신되도록 하고, 상기 멀티미디어 프로세서는 상기 레지스터 값의 갱신 여부에 따라 상기 경로 제어 신호의 수신 여부를 확인할 수도 있다.
본 발명의 바람직한 다른 실시예에 따르면, 패턴 및 비아홀이 형성된 제1 기판과 상기 제1 기판 상부에 멀티미디어 프로세서를 탑재한 제1 적층부; 패턴 및 비아홀이 형성된 제2 기판과 상기 제2 기판 상부에 복수의 메모리 소자가 적층된 제2 적층부; 및 상기 제1 기판과 상기 제2 기판을 접촉시키는 솔더 볼(solder ball)을 포함하되, 상기 제1 적층부, 상기 제2 적층부 중 어느 하나가 하부에 형성되고, 다른 하나가 상부에 형성되는 것을 특징으로 하는 멀티미디어 플랫폼을 포함하는 디지털 처리 장치가 제공된다.
상기 복수의 메모리 소자는 하나 이상의 비휘발성 메모리, 둘 이상의 휘발성 메모리를 포함할 수 있다.
상기 복수의 메모리 소자들은 크기 순으로 적층될 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면 원칩화된 멀티미디어 플랫폼에 포함된 복수의 메모리 소자를 메인 프로세서가 공유하는 방법 및/또는 그 방법의 수행을 위한 프로그램이 기록된 기록매체가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 메인 프로세서는 부팅(Booting)을 위해 멀티미디어 플랫폼에 포함된 비휘발성 메모리에 저장된 부트 데이터를 독출하 여 부팅을 수행하고, 부트 명령을 멀티미디어 플랫폼 내의 멀티미디어 프로세서에 전달하며, 멀티미디어 프로세서는 부트 명령에 상응하여 경로 제어에 의해 비휘발성 메모리에 접속하여 부트 데이터를 독출하여 부팅을 수행하는 메모리 소자 공유 방법이 제공된다.
상기 멀티미디어 프로세서는 상기 메인 프로세서로부터 수신되는 경로 제어 신호에 의해 상기 비휘발성 메모리에 상기 메인 프로세서, 상기 멀티미디어 프로세서 중 어느 하나가 접속되도록 경로 제어를 수행할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별 기호에 불과하다.
또한, 본 발명에 따른 메모리 공유 방법은 복수의 프로세서를 구비하고, 특정 메모리가 복수의 프로세서에 의해 공유될 필요가 있는 모든 형태의 디지털 처리 장치 또는 시스템(예를 들어, 이동 통신 단말기, PDA, PMP(Portable Multimedia Player), MP3 플레이어, 디지털 카메라, 디지털 텔레비전, 음향 기기 등과 같이 휴대형 단말기 및/또는 가정 내에 구비되는 가정용 디지털 기기 등)에 동일하게 적용할 수 있음은 물론이나, 이하에서는 설명 및 이해의 편의를 위해 휴대형 단말기를 중심으로 설명하기로 한다. 또한, 하기의 설명을 통해 본 발명이 적용될 수 있는 휴대형 단말기가 특정 유형의 단말기에 제한되지 않고 복수의 프로세서 및 공유되는 메모리를 포함하여 구성된 단말기인 경우라면 동일하게 적용될 수 있음을 쉽게 이해할 수 있을 것이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 복수의 프로세서간의 연결 구조를 나타낸 도면이고, 도 3은 본 발명의 바람직한 일 실시예에 따른 경로 설정부의 구조를 상세히 나타낸 도면이다.
도 2를 참조하면, 본 발명에 따른 휴대형 단말기(200)는 메인 프로세서(110), 멀티미디어 플랫폼(120), 음향 출력부(125), 이미지 센서(130), 표시부(135)를 포함한다. 메인 프로세서(110), 멀티미디어 플랫폼(120)은 각각 하나의 칩으로 구현될 수 있다.
메인 프로세서(110)는 부트 시퀀서(140), 낸드 인터페이스(142), 캐시 메모리(146), 프로세서 코어(148), SD 인터페이스(150), 호스트 인터페이스(152)를 포함한다.
부트 시퀀서(140)는 메인 프로세서 코어(148)의 부팅(booting)을 수행하도록 낸드 인터페이스(142)를 통해 멀티미디어 프로세서(210) 내의 제1 낸드 인터페이스(230), 경로 설정부(235) 및 제2 낸드 인터페이스(240)를 통해 낸드 플래시 메모리(215)에 접속하여 독출한 부트 데이터를 메인 프로세서 코어(148)에 전달한다.
메인 프로세서 코어(148)는 메인 프로세서(110)에 미리 지정된 로직(logic) 및/또는 동작을 수행한다. 메인 프로세서 코어(148)는 미리 지정된 로직 또는 동작 수행을 위한 메모리로서 캐시 메모리(146)를 포함할 수 있다. 캐시 메모리(146)는 예를 들어 SRAM일 수 있다.
낸드 인터페이스(142)는 낸드 플래시 메모리(215)에 접속되도록 멀티미디어 프로세서(210)에 포함된 제1 낸드 인터페이스(230)와 인터페이스 기능을 수행하고, SD 인터페이스(150)는 멀티미디어 플랫폼(120)에 포함된 제1 버퍼 메모리(220)와의 인터페이스 기능을 수행한다. 또한 호스트 인터페이스(152)는 제어 명령 송수신을 위해 멀티미디어 플랫폼(120)과의 인터페이스를 수행한다.
멀티미디어 플랫폼(120)은 멀티미디어 프로세서(210), 낸드 플래시 메모리(215), 제1 버퍼 메모리(220), 제2 버퍼 메모리(225)를 하나의 칩 내에 포함한다. 멀티미디어 플랫폼(120)은 멀티미디어 프로세서(210), 낸드 플래시 메모리(215), 제1 버퍼 메모리(220), 제2 버퍼 메모리(225)를 하나의 칩 내에 포함하기 위해 POP(Package on Package) 기술에 의해 적층된다. 본 발명에 따른 멀티미디어 플랫폼(120)의 수직적 적층 구조는 이후 도 4를 참조하여 설명한다. 제1 및 제2 버퍼 메모리(220, 225)는 예를 들어 SDRAM 등과 같은 휘발성 메모리의 일 예에 불과하고, 낸드 플래시 메모리(215)는 비휘발성 메모리의 일 예에 불과하다. 즉, 멀티미디어 플랫폼(120)에 포함되는 메모리 타입들은 아무런 제한없이 다양하게 적용될 수 있음은 자명하다. 다만, 이하에서는 휘발성 메모리의 일 예로서 버퍼 메모리, 비휘발성 메모리의 일 예로서 낸드 플래시 메모리를 가정하여 설명한다.
멀티미디어 프로세서(210)는 호스트 인터페이스(172), SD 인터페이스(174), 제1 낸드 인터페이스(230), 경로 설정부(235), 제2 낸드 인터페이스(240)을 포함한다.
호스트 인터페이스(172)는 멀티미디어 데이터 처리 등의 제어 명령 송수신을 위한 메인 프로세서(110)와의 인터페이스를 수행한다. 또한 호스트 인터페이스(172)를 통해 경로 설정부(235)의 경로 설정을 위한 경로 제어 신호가 송수신될 수 있다.
SD 인터페이스(174)는 멀티미디어 프로세서(210)의 멀티미디어 데이터 처리 동작 등을 수행하기 위한 메모리인 제2 버퍼 메모리(225)와 인터페이스를 수행한다. 제1 및 제2 버퍼 메모리(220, 225)는 예를 들어 각각 SDRAM일 수 있다.
제1 낸드 인터페이스(230)는 일단이 메인 프로세서(110)의 낸드 인터페이스(142)와 결합되고, 타 일단은 경로 설정부(235)와 결합된다.
경로 설정부(235)는 멀티미디어 프로세서 코어(245)의 제어에 의해 메인 프로세서(110)로부터 수신된 경로 제어 신호에 상응하는 경로를 설정한다. 즉, 경로 설정부(235)는 경로 제어 신호에 따른 멀티미디어 프로세서 코어(245)의 제어에 의해 제2 낸드 인터페이스(240)가 멀티미디어 프로세서 코어(245)와 결합되도록 하거나, 제2 낸드 인터페이스(240)가 제1 낸드 인터페이스(230)가 결합되도록 한다. 경로 설정부(235)의 동작 과정은 이하 도 3을 참조하여 상세히 설명한다.
제2 낸드 인터페이스(240)는 낸드 플래시 메모리(215)와 멀티미디어 프로세서(210)의 인터페이스를 수행한다. 낸드 플래시 메모리(215)는 경로 설정부(235)의 경로 설정에 의해 메인 프로세서(110)에 결합되거나 멀티미디어 프로세서 코어(245)에 결합된다.
상술한 바와 같이, 본원 발명에 따른 멀티미디어 플랫폼(120)은 복수의 메모리들을 포함하는 하나의 칩으로 형성되므로 휴대형 단말기(200)를 구성하는 필요 부품의 수가 감소되어 마더보드(mother board)의 집적율을 향상시킬 수 있고, 장착되는 부품의 수에 의해 결정되는 마운팅(mounting) 생산 원가가 절감되는 효과가 있다.
이하, 본 발명에 따른 휴대형 단말기(200)에서의 각 프로세서들의 부팅 과정을 간략히 설명한다.
먼저, 메인 프로세서(110)의 부팅 과정을 간단히 설명한다.
휴대형 단말기(200)가 전원 온(Power on)되면, 부트 시퀀서(140)는 낸드 인터페이스(142)를 통해 멀티미디어 프로세서(210)의 제1 낸드 인터페이스(230), 경로 설정부(235), 제2 낸드 인터페이스(240)를 경유하여 낸드 플래시 메모리(215)에 접속한다.
부트 시퀀서(140)는 메인 프로세서 코어(148)의 부팅을 위해 낸드 플래시 메모리(215)로부터 독출한 부트 데이터를 캐시 메모리(146)에 기록(write)한 후 캐시 메모리(146)에 기록된 부트 데이터를 메인 프로세서 코어(148)로 전달한다.
메인 프로세서 코어(148)는 전달받은 부트 데이터를 이용하여 부팅을 수행한 후 낸드 인터페이스(142), 제1 낸드 인터페이스(230), 경로 설정부(235), 제2 낸드 인터페이스(240)를 통해 낸드 플래시 메모리(215)에 저장된 휴대형 단말기(200) 오퍼레이팅(operating)을 위한 데이터들을 독출하여 SD 인터페이스(150)를 통해 접속된 멀티미디어 플랫폼(120) 내의 제1 버퍼 메모리(220)에 저장한다. 낸드 플래시 메모리(215)에 저장된 오퍼레이팅 데이터를 제1 버퍼 메모리(220)에 저장하는 이유는 낸드 플래시 메모리(215)의 동작 속도가 상대적으로 느리기 때문이다.
다음으로, 멀티미디어 프로세서(210)의 부팅 과정을 설명한다.
메인 프로세서 코어(148)는 멀티미디어 프로세서 코어(245)의 부팅을 위해 호스트 인터페이스(152, 172)를 통해 멀티미디어 프로세서 코어(245)로 부트 명령(boot command)을 전송한다. 부트 명령은 부팅 지시 및 경로 제어 신호를 포함할 수 있다.
멀티미디어 프로세서 코어(245)는 부트 명령에 상응하여 경로 설정부(235)를 제어하고, 경로 설정부(235)는 멀티미디어 프로세서 코어(245)가 제2 낸드 인터페이스(240)에 연결되도록 경로를 설정한다.
멀티미디어 프로세서 코어(245)는 경로 설정부(235), 제2 낸드 인터페이스(240)를 통해 낸드 플래시 메모리(215)에 접속하고, 낸드 플래시 메모리(215)의 일정 영역에 저장된 부트 데이터를 독출한다.
이어서, 멀티미디어 프로세서 코어(245)는 독출한 부트 데이터를 SD 인터페이스(174)를 통해 제2 버퍼 메모리(225)에 저장한 후, 제2 버퍼 메모리(225)에 저장된 부트 데이터를 이용하여 부팅을 수행한다.
상술한 멀티미디어 프로세서 코어(245)의 부팅 과정은 낸드 플래시 메모리(215)에 저장된 멀티미디어 데이터로서 멀티미디어 프로세서 코어(245)의 처리가 필요한 데이터를 독출하는 경우에 동일하게 적용될 수 있다. 즉, 메인 프로세서(110)는 처리 명령 및 경로 제어 신호만을 멀티미디어 프로세서(210)로 전송하면 멀티미디어 프로세서(210)는 처리 명령에 상응하여 낸드 플래시 메모리에 접속하여 필요한 데이터를 독출하여 처리할 수 있다. 처리 명령은 처리 지시 및 처리될 데이 터의 저장 위치 정보 등을 포함할 수 있다.
즉, 멀티미디어 프로세서 코어(245)는 부팅을 위해 메인 프로세서(110)로부터 부트 데이터 또는 처리를 위한 멀티미디어 데이터를 메인 프로세서(110)로부터 수신할 필요없이 직접 낸드 플래시 메모리(215)로 접속하여 필요한 부트 데이터를 독출할 수 있다.
이는 종래의 복수의 프로세서간의 연결 구조가 '메모리칩(115) - 메인 프로세서(110) - 멀티미디어 플랫폼(120)'의 일자형 구조로서 멀티미디어 프로세서(170)의 부팅이나 멀티미디어 데이터 처리시 메인 프로세서(110)가 필요한 데이터(예를 들어, 부트 데이터, 멀티미디어 데이터 등)을 낸드 플래시 메모리(162)에서 독출하여 멀티미디어 프로세서(170 - 도 1 참조)로 전달하여야 하므로 메인 프로세서(110)의 처리 효율이 저감될 뿐 아니라 데이터 통신상의 문제점을 해결한 것이다.
이하, 멀티미디어 프로세서(210)에 포함된 경로 설정부(235)가 경로 제어 신호에 상응하여 메인 프로세서(110) 또는 멀티미디어 프로세서 코어(245)가 낸드 플래시 메모리(215)에 접속될 수 있도록 경로를 설정하는 방법을 간략히 설명하면 다음과 같다.
먼저, 하드웨어 구성에 의해 경로 제어 신호가 멀티미디어 프로세서 코어(245)로 전달되는 과정을 설명한다.
경로 설정부(235)에 상응하는 경로 제어값은 디폴트 상태에서 제1 값(예를 들어, "0")을 가지도록 설정되고, 이 상태에서 경로 설정부(235)는 제1 낸드 인터 페이스(230)와 제2 낸드 인터페이스(240)가 결합되도록 경로를 설정한다. 그러나, 메인 프로세서(110)로부터 제2 값(예를 들어, "1")이 수신되면, 경로 설정부(235)는 멀티미디어 프로세서 코어(245)의 제어에 의해 멀티미디어 프로세서 코어(245)와 제2 낸드 인터페이스(240)가 결합되도록 경로를 갱신한다.
즉, 휴대형 단말기(200)가 전원 온 될 때(또는 그 이전의 디폴트 상태가) 경로 설정부(235)에 상응하는 경로 제어값이 "0"인 상태이므로, 제1 낸드 인터페이스(230)와 제2 낸드 인터페이스(240)가 결합되도록 설정되어 있어, 부트 시퀀서(140)는 낸드 인터페이스(142), 제1 낸드 인터페이스(230), 경로 설정부(235), 제2 낸드 인터페이스(240)를 통해 낸드 플래시 메모리(215)에 접속하여 메인 프로세서 코어(148)의 부팅이 가능하도록 한다.
이어서, 메인 프로세서 코어(148)의 부팅이 완료되면 메인 프로세서(110)는 멀티미디어 프로세서 코어(245)의 부팅을 위해 미리 할당된 경로 제어 핀(예를 들어, GPIO(General Purpose I/O) 핀들 및/또는 어드레스 핀들 중 임의의 어느 하나)을 이용하여 경로 제어 신호로서 경로 제어값 "1"을 출력하고, 경로 제어값 "1"은 호스트 인터페이스(152, 172)를 통해 멀티미디어 프로세서 코어(245)로 전달된다.
멀티미디어 프로세서 코어(245)는 경로 설정부(235)를 제어하여 호스트 인터페이스(172)를 통해 수신된 경로 제어 신호에 상응하는 경로가 설정되도록 한다.
경로 설정부(235)는 멀티미디어 프로세서 코어(245)의 제어에 의해 제2 낸드 인터페이스(240)와 멀티미디어 프로세서 코어(245)가 연결되도록 경로를 설정하고, 멀티미디어 프로세서 코어(245)는 경로 설정부(235), 제2 낸드 인터페이스(240)를 통해 낸드 플래시 메모리(215)로 접속하여 부트 데이터를 독출한다.
다음으로, 소프트웨어적으로 경로 제어 신호가 멀티미디어 프로세서 코어(245)로 전달되는 과정을 설명한다.
경로 설정부(235)의 경로 제어값은 디폴트 상태에서 제1 값(예를 들어, "0")을 가지도록 설정되고, 이 상태에서 경로 설정부(235)는 제1 낸드 인터페이스(230)와 제2 낸드 인터페이스(240)가 결합되도록 경로를 설정한다. 그러나, 메인 프로세서(110)로부터 제2 값(예를 들어, "1")이 수신되면, 경로 설정부(235)는 멀티미디어 프로세서 코어(245)의 제어에 의해 멀티미디어 프로세서 코어(245)와 제2 낸드 인터페이스(240)가 결합되도록 경로를 갱신한다.
즉, 휴대형 단말기(200)가 전원 온 될 때(또는 그 이전의 디폴트 상태가) 경로 설정부(235)에 상응하는 경로 제어값이 "0"인 상태이므로, 제1 낸드 인터페이스(230)와 제2 낸드 인터페이스(240)가 결합되도록 설정되어 있어, 부트 시퀀서(140)는 낸드 인터페이스(142), 제1 낸드 인터페이스(230), 경로 설정부(235), 제2 낸드 인터페이스(240)를 통해 낸드 플래시 메모리(215)에 접속하여 메인 프로세서 코어(148)의 부팅이 가능하도록 한다.
이어서, 메인 프로세서 코어(148)의 부팅이 완료되면 메인 프로세서(110)는 멀티미디어 프로세서 코어(245)의 부팅을 위해 호스트 인터페이스(152, 172)의 Data I/O를 통해 멀티미디어 플랫폼(120) 내부의 임의의 레지스터(register)에 제2 값(예를 들어, "1")이 기록되도록 한다. 당해 레지스터는 멀티미디어 프로세서 코어(245) 또는 제2 버퍼 메모리(225) 내에 존재하며, 멀티미디어 프로세서 코어 (245)에 의해 관리될 수 있다.
멀티미디어 프로세서 코어(245)는 당해 레지스터에 기록된 값(즉, 레지스터 값)이 갱신되었음을 인식하고, 경로 설정부(235)가 당해 레지스터 값에 상응하는 경로를 설정하도록 제어한다.
이어서, 멀티미디어 프로세서 코어(245)는 경로 설정부(235), 제2 낸드 인터페이스(240)를 통해 낸드 플래시 메모리(215)로 접속하여 부트 데이터를 독출하여 부팅을 수행한다.
상술한 경로 설정부(235)의 경로 설정 과정을 도 3을 참조하여 간략히 설명하면 다음과 같다.
디폴트 상태에서 경로 설정부(235)는 제2 낸드 인터페이스(240)와 제1 낸드 인터페이스(230)가 연결되도록 경로를 설정한다.
이 상태에서, 멀티미디어 프로세서 코어(245)가 메인 프로세서(110)로부터 하드웨어적 또는 소프트웨어적으로 경로를 갱신하기 위한 경로 제어 신호를 전달받으면, 경로 설정부(235)가 제2 낸드 인터페이스(240)와 멀티미디어 프로세서 코어(245)간의 경로를 설정하도록 제어한다.
멀티미디어 프로세서 코어(245)는 제2 낸드 인터페이스(240)를 통해 낸드 플래시 메모리(215)에 접속하여 부트 데이터를 독출하여 부팅을 수행하거나 멀티미디어 데이터를 독출하여 처리한다.
멀티미디어 프로세서 코어(245)는 메인 프로세서의 제어 명령(예를 들어, 부트 명령, 처리 명령 등)에 상응하는 데이터를 낸드 플래시 메모리(215)로부터 독출 하거나 처리된 데이터를 저장한 후에는 경로 설정부(235)의 경로를 디폴트 상태로 갱신함으로써 메인 프로세서(110)의 낸드 플래시 메모리(215) 접속을 가능하도록 할 수 있다.
도 4는 본 발명의 바람직한 일 실시예에 따른 멀티미디어 플랫폼의 적층 구조를 나타낸 도면이다.
도 4에 도시된 바와 같이, 본 발명에 따른 멀티미디어 플랫폼(120)의 생성을 위해 하나의 칩에 멀티미디어 프로세서(210), 낸드 플래시 메모리(215), 제1 및 제2 버퍼 메모리(220, 225) 등을 적층하기 위하여 POP(Package on Package) 기술이 이용된다.
멀티미디어 플랫폼(120)의 수직 구조를 살펴보면, 최하단에 휴대형 단말기(200)의 마더보드(mother board)에 마운트(mount)하기 위한 제1 솔더 볼(solder ball, 410a)가 형성된다. 제1 솔더 볼(410a)는 도전 볼(conductive ball)로 대체될 수 있다.
제1 솔더 볼(410) 상단에는 디자인 패턴 및 비아 홀(via hole)이 형성된 제1 기판(420)이 형성되며, 제1 기판(420) 상단에는 멀티미디어 프로세서(210)가 탑재되고, 멀티미디어 프로세서(210)는 와이어본드(wire bond, 430a)에 의해 제1 기판(420)과 연결된다. 멀티미디어 프로세서(210) 주변에는 도전 방지를 위한 EMC(Electrical Mold Compound, 440)이 형성된다.
또한, 제1 기판(420) 상단에는 제2 솔더 볼(410b)이 형성되어 제2 기판(450) 과 접촉되도록 한다. 제2 솔더 볼(410b)는 도전 볼(conductive ball)로 대체될 수 있다.
제2 기판(450)은 제1 기판(420)과 마찬가지로 디자인 패턴 및 비아 홀이 형성된다. 제2 기판(450) 상부에는 복수의 메모리 소자들이 크기에 따라 적층된다. 메모리 소자들에는 낸드 플래시 메모리(215), 제1 및 제2 버퍼 메모리(220, 225)이 포함될 수 있고, 필요시 이외의 메모리 소자들이 추가적으로 적층될 수 있다. 메모리 소자들은 큰 크기의 메모리 소자가 하부에 상대적으로 작은 메모리 소자가 상부에 위치하도록 적층되며, 각각 와이어본드(430b, 430c, 430d)에 의해 제2 기판(450)에 연결된다.
도 4의 멀티미디어 플랫폼(120)의 적층 구조는 제1 기판(420), 멀티미디어 프로세서(210)가 적층된 제1 적층부(402) 상부에 제2 기판(450)과 복수의 메모리 소자들이 적층된 제2 적층부(404)가 적층된 형태이다.
그러나, 필요에 따라서는 제2 적층부(402)가 하부에 존재하고, 제1 적층부(404)가 상부에 존재하도록 멀티미디어 플랫폼(120)이 형성될 수도 있음은 자명하다. 상술한 바와 같이, 제1 기판(420)과 제2 기판(450)은 그 위치에 무관하게 제2 솔더 볼(410b)에 의해 접촉될 수 있다.
상술한 바와 같이 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는 원칩화된 멀티미디어 플랫폼을 구비한 장치는 메모리칩과 멀티미디어 플랫폼을 POP(Package on Package)기술을 이용하여 원칩화함으로써 휴대형 단말기의 소형화 및/또는 부가 기능 추가의 용이성을 확보할 수 있는 효과가 있다.
또한, 본 발명은 메모리칩과 멀티미디어 플랫폼 내에 구비된 메모리들을 메인 프로세서가 공유 또는 전용하도록 함으로써 메인 프로세서와 멀티미디어 프로세서간의 데이터 송수신시 병목 현상을 최소화하고, 신속한 데이터 전달이 가능한 효과가 있다.
또한, 본 발명은 메모리칩과 멀티미디어 플랫폼을 POP(Package on Package)기술을 이용하여 원칩화함으로써 휴대형 단말기의 제조 원가를 저렴하게 할 수 있는 효과가 있다.
또한, 본 발명은 멀티미디어 플랫폼이 복수의 메모리들을 포함하여 하나의 칩으로 형성되므로 휴대형 단말기를 구성하는 필요 부품의 수가 감소되어 마더보드(mother board)의 집적율을 향상시킬 수 있고, 장착되는 부품의 수에 의해 결정되는 마운팅(mounting) 생산 원가를 절감할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 디지털 처리 장치에 포함되는 멀티미디어 플랫폼에 있어서,
    비휘발성 메모리;
    제1 및 제2 휘발성 메모리; 및
    메인 프로세서로부터 수신되는 부트 명령 또는 처리 명령인 제어 명령에 상응하여 상기 비휘발성 메모리로부터의 데이터 독출 및 처리를 수행하는 멀티미디어 프로세서를 포함하되,
    상기 비휘발성 메모리, 상기 멀티미디어 프로세서, 상기 메인 프로세서의 임시 기억 장치인 상기 제1 휘발성 메모리와 상기 멀티미디어 프로세서의 임시 기억 장치인 상기 제2 휘발성 메모리는 하나의 칩으로 형성되고,
    상기 멀티미디어 프로세서는 상기 메인 프로세서로부터 수신된 경로 제어 신호에 상응하여 상기 메인 프로세서가 상기 비휘발성 메모리에 접속하기 위한 경로를 설정 또는 차단하거나, 상기 멀티미디어 프로세서가 상기 비휘발성 메모리에 접속하기 위한 경로를 설정 또는 차단하는 것을 특징으로 하는 멀티미디어 플랫폼.
  2. 제1항에 있어서,
    상기 멀티미디어 프로세서는,
    상기 제어 명령에 상응하는 처리 및 상기 경로 제어 신호에 상응하는 경로 제어를 수행하는 프로세서 코어(processor core);
    상기 메인 프로세서와의 인터페이스를 수행하며, 상기 메인 프로세서로부터 수신된 상기 제어 명령을 상기 프로세서 코어로 전달하는 호스트 인터페이스;
    상기 프로세서 코어와 상기 제2 휘발성 메모리가 결합되도록 하는 SD 인터페이스;
    상기 메인 프로세서가 상기 비휘발성 메모리로 접속되도록 하기 위한 제1 낸드 인터페이스;
    상기 비휘발성 메모리와의 인터페이스를 수행하는 제2 낸드 인터페이스; 및
    상기 프로세서 코어, 상기 제1 낸드 인터페이스 및 상기 제2 낸드 인터페이스와 각각 연결되고, 상기 프로세서 코어의 경로 제어에 의해 상기 제2 낸드 인터페이스가 상기 프로세서 코어 또는 상기 제1 낸드 인터페이스에 연결되도록 경로를 설정하는 경로 설정부를 포함하는 것을 특징으로 하는 멀티미디어 플랫폼.
  3. 제2항에 있어서,
    상기 경로 설정부는 상기 경로 제어가 수행되기 전에는 상기 제2 낸드 인터페이스와 상기 제1 낸드 인터페이스가 연결되도록 경로를 설정하는 것을 특징으로 하는 멀티미디어 플랫폼.
  4. 제1항 또는 제2항에 있어서,
    상기 메인 프로세서는 GPIO(General Purpose I/O) 핀들 및 어드레스 핀들 중 임의의 한 핀에 의한 출력 신호를 상기 경로 제어 신호로서 상기 멀티미디어 프로세서에 전달하는 것을 특징으로 하는 멀티미디어 플랫폼.
  5. 제1항 또는 제2항에 있어서,
    상기 메인 프로세서는 DATA I/O을 통해 상기 경로 제어 신호를 전송함으로써 상기 멀티미디어 프로세서 또는 상기 제2 버퍼 메모리에 존재하는 미리 지정된 레지스터 값이 갱신되도록 하고, 상기 멀티미디어 프로세서는 상기 레지스터 값의 갱신 여부에 따라 상기 경로 제어 신호의 수신 여부를 확인하는 것을 특징으로 하는 멀티미디어 플랫폼.
  6. 패턴 및 비아홀이 형성된 제1 기판과 상기 제1 기판 상부에 멀티미디어 프로세서를 탑재한 제1 적층부;
    패턴 및 비아홀이 형성된 제2 기판과 상기 제2 기판 상부에 복수의 메모리 소자가 적층된 제2 적층부; 및
    상기 제1 기판과 상기 제2 기판을 접촉시키는 솔더 볼(solder ball)을 포함하되,
    상기 제1 적층부, 상기 제2 적층부 중 어느 하나가 하부에 형성되고, 다른 하나가 상부에 형성되어 상기 멀티미디어 프로세서 및 복수의 메모리 소자가 하나의 칩으로 구현되는 것을 특징으로 하는 멀티미디어 플랫폼을 포함하는 디지털 처리 장치.
  7. 제6항에 있어서,
    상기 복수의 메모리 소자는 하나 이상의 비휘발성 메모리, 둘 이상의 휘발성 메모리를 포함하는 것을 특징으로 하는 멀티미디어 플랫폼을 포함하는 디지털 처리 장치.
  8. 제6항 또는 제7항에 있어서,
    상기 복수의 메모리 소자들은 크기 순으로 적층되는 것을 특징으로 하는 멀티미디어 플랫폼을 포함하는 디지털 처리 장치.
KR1020050069067A 2005-07-28 2005-07-28 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치 KR100751094B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050069067A KR100751094B1 (ko) 2005-07-28 2005-07-28 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치
PCT/KR2006/002277 WO2007013736A1 (en) 2005-07-28 2006-06-14 Multimedia platform

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050069067A KR100751094B1 (ko) 2005-07-28 2005-07-28 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치

Publications (2)

Publication Number Publication Date
KR20070014432A KR20070014432A (ko) 2007-02-01
KR100751094B1 true KR100751094B1 (ko) 2007-08-21

Family

ID=37683593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069067A KR100751094B1 (ko) 2005-07-28 2005-07-28 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치

Country Status (2)

Country Link
KR (1) KR100751094B1 (ko)
WO (1) WO2007013736A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171233B2 (en) 2008-03-07 2012-05-01 Samsung Electronics Co., Ltd. Multi port semiconductor memory device with direct access function in shared structure of nonvolatile memory and multi processor system thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885923B1 (ko) 2007-06-19 2009-02-26 삼성전자주식회사 복수의 동작 특성에 따라 동작할 수 있는 반도체 메모리장치 및 그 제어 방법
US20160225748A1 (en) * 2015-01-29 2016-08-04 Qualcomm Incorporated Package-on-package (pop) structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067752A (ko) * 2001-02-19 2002-08-24 (주)씨앤에스 테크놀로지 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의인터페이스 회로
KR20040090874A (ko) * 2003-04-18 2004-10-27 조덕수 착탈식 카메라 모듈, 이동 통신 단말기 및 그 제어 방법
KR20050006403A (ko) * 2003-07-08 2005-01-17 삼성전자주식회사 인터페이스 변환 시스템 및 그 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036812A (ko) * 1996-11-19 1998-08-05 김광호 적층형 반도체 칩 패키지 및 그 제조 방법
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067752A (ko) * 2001-02-19 2002-08-24 (주)씨앤에스 테크놀로지 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의인터페이스 회로
KR20040090874A (ko) * 2003-04-18 2004-10-27 조덕수 착탈식 카메라 모듈, 이동 통신 단말기 및 그 제어 방법
KR20050006403A (ko) * 2003-07-08 2005-01-17 삼성전자주식회사 인터페이스 변환 시스템 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171233B2 (en) 2008-03-07 2012-05-01 Samsung Electronics Co., Ltd. Multi port semiconductor memory device with direct access function in shared structure of nonvolatile memory and multi processor system thereof

Also Published As

Publication number Publication date
WO2007013736A1 (en) 2007-02-01
KR20070014432A (ko) 2007-02-01

Similar Documents

Publication Publication Date Title
CN107871524B (zh) 对存储装置进行复位的电子装置和操作该电子装置的方法
CN101840376B (zh) 存储器模块
US7219846B2 (en) Circuit module and memory card kit compliant with various access protocols
JP2001250908A (ja) 半導体装置
JP2003502727A (ja) Ｉ／ｏ及び第２レベル取り外し可能拡張メモリを有する高密度取り外し可能拡張モジュール
US9070443B2 (en) Embedded solid state disk as a controller of a solid state disk
US20100049900A1 (en) Memory card and non-volatile memory controller thereof
CN102376670B (zh) 半导体封装件
US20080183942A1 (en) Sharing Memory Interface
KR101667893B1 (ko) 가변 폭 명령/주소 버스
JP2007096071A (ja) 半導体メモリカード
KR20170109817A (ko) 반도체 패키지
US20230197687A1 (en) Semiconductor package and semiconductor module including the same
KR101898678B1 (ko) 반도체 패키지
KR100751094B1 (ko) 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치
US20060053252A1 (en) Embedded storage device with integrated data-management functions and storage system incorporating it
KR100749469B1 (ko) 복수의 메모리를 포함한 멀티미디어 플랫폼을 구비한 장치및 비휘발성 메모리 공유 방법
US7924631B2 (en) Memory card and non-volatile memory controller thereof
US20090138673A1 (en) Internal memory mapped external memory interface
US20110018623A1 (en) Integrated circuit package
US20080126658A1 (en) Inlayed flash memory module
CN105809229B (zh) 存储卡及存储卡量产系统
US20170109098A1 (en) Semiconductor device
KR20130079093A (ko) 재배선 층을 갖는 반도체 패키지
JP2007109050A (ja) ディジタル保存装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10