KR101667893B1 - 가변 폭 명령/주소 버스 - Google Patents

가변 폭 명령/주소 버스 Download PDF

Info

Publication number
KR101667893B1
KR101667893B1 KR1020157010967A KR20157010967A KR101667893B1 KR 101667893 B1 KR101667893 B1 KR 101667893B1 KR 1020157010967 A KR1020157010967 A KR 1020157010967A KR 20157010967 A KR20157010967 A KR 20157010967A KR 101667893 B1 KR101667893 B1 KR 101667893B1
Authority
KR
South Korea
Prior art keywords
mode
memory device
width
command
address bus
Prior art date
Application number
KR1020157010967A
Other languages
English (en)
Other versions
KR20150064132A (ko
Inventor
쿨지트 에스. 바인스
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150064132A publication Critical patent/KR20150064132A/ko
Application granted granted Critical
Publication of KR101667893B1 publication Critical patent/KR101667893B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Human Computer Interaction (AREA)

Abstract

본 발명의 실시예들은 가변 폭 명령/주소 버스(CA 버스)와 관련된다. 일 실시예에서, 메모리 컨트롤러는 메모리 장치가 제1 모드 또는 제2 모드에 있는지를 결정하기 위한 제1 로직을 포함한다. 메모리 컨트롤러는 메모리 장치가 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스를 이용하여, 그리고 메모리 장치가 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 명령/주소 버스를 이용하여 명령을 메모리 장치에게 전송하기 위한 제2 로직을 포함한다.

Description

가변 폭 명령/주소 버스{VARIABLE-WIDTH COMMAND/ADDRESS BUS}
본 발명의 실시예들은 일반적으로 메모리에 관한 것인데, 보다 구체적으로는 메모리 명령/주소 버스들에 관한 것이다.
상이한 애플리케이션들을 위한 상이한 유용성들을 갖는 다양한 집적 회로 패키징 기술들이 존재한다. 예를 들어, 볼 그리드 어레이(BGA) 패키지는 집적 회로들을 위한 패키징의 일 유형이다. BGA 패키지에서, 패키지의 표면은 (예를 들어, 솔더 볼들의 그리드를 통해) 다른 회로들과 상호 접속시키기 위한 핀들을 제공한다. BGA 패키지는 다른 패키지들의 위에 장착되지 않고, 일반적으로 회로 기판(예를 들어, 머더보드) 상에 위치한다. 집적 회로들을 위한 패키징의 또 다른 예는 PoP(package on package) 구성이다. PoP 구성들에서, 2개 이상의 패키지들이 서로의 위에 위치한다. PoP 구성들은 수직으로 집적 회로 패키지들을 적층하고 고밀도의 집적 회로들을 달성하는 능력 덕분에 조밀한 컴퓨팅 애플리케이션들(예를 들어, 스마트 폰들, 태블릿들, 넷북들, 카메라들, 및 기타 조밀한 전자 장치들)에 대해 유용할 수 있다. PoP 구성들은 BGA 패키지처럼 솔더 볼들을 사용할 수 있지만, 적층된 본질로 인해 PoP 구성은 일반적으로 패키지의 전체 표면 위에 퍼져 있는 것이 아닌 패키지의 주변부 상에서 핀들을 가지고 있고, 그러므로 핀들을 위한 적은 면적을 갖는다. 변하는 수의 핀들과 회로 밀도를 허용하는 기타 패키징 유형들도 존재한다.
메모리 장치들은 상이한 방법들을 통해 패키징될 수 있지만, 주어진 메모리 장치를 위한 패키징 구성들은, 예를 들어 이용 가능한 핀들의 수에 의해 제한된다. 주어진 메모리 장치는 일반적으로 명령/주소 버스, 데이터 버스 등에서의 사용을 위한 핀들, 및/또는 제어 핀들과 같은 기타 핀들을 위한 특정 개수의 핀들을 요구한다. 예를 들어, 주어진 메모리 장치가 소정 개수의 핀들을 요구하는데 PoP 구성이 해당 메모리 장치에 대해 필요한 것보다 더 적은 핀들을 쓸 수 있게 한다면, PoP 구성은 해당 메모리 장치에 대해 사용되지 않을 수 있다. 그러므로, 현재 기술로는 주어진 메모리 장치는 제한된 패키징 옵션들을 가질 수 있고, 따라서 제한된 컴퓨팅 애플리케이션들에만 사용될 수 있다.
하기 설명은 본 발명의 실시예들의 구현들의 예에 의해 주어지는 도해들을 갖는 도면들의 논의를 포함한다. 도면들은 제한을 위한 것이 아니라 예를 들기 위한 것으로 이해해야 한다. 본 명세서에 사용되는 바로는, 하나 이상의 "실시예들"에 대한 참조들은 본 발명의 적어도 하나의 구현에 포함되는 특정 특징, 구조 또는 특성을 기술하는 것으로서 이해될 것이다. 따라서, 본 명세서에 등장하는 "일 실시예에서” 또는 "대안 실시예에서" 와 같은 구문들은 본 발명의 다양한 실시예들 및 구현들을 기술하지만, 반드시 모두 동일 실시예를 가리키는 것은 아니다. 그러나, 이들은 또한 반드시 상호 배타적인 것은 아니다. 하기 기술과 청구항들에서, 용어 "결합된다" 및 이것의 파생어들이 이용될 수 있다. 본 명세서의 용어 "결합된다"는 직접 접촉(물리적으로, 전기적으로, 자기 방식으로, 광학적으로, 기타 등등) 상태에 있는 두 개 이상의 요소들, 또는 서로 직접 접촉하지 않지만 여전히 서로 상호 작용하는 두 개 이상의 요소들을 지칭할 수 있다.
도 1은 일 실시예에 따른 가변 폭 명령/주소(CA) 버스를 가진 메모리 서브시스템의 블록도이다.
도 2는 일 실시예에 따른, 메모리 장치가 10 비트 CA 핀 모드에 있을 때의 가변 폭 CA 버스를 가진 메모리 장치에 대한 명령 진리표이다.
도 3은 일 실시예에 따른, 메모리 장치가 8 비트 CA 핀 모드에 있을 때의 가변 폭 CA 버스를 가진 메모리 장치에 대한 명령 진리표이다.
도 4a는 일 실시예에 따른, 가변 폭 CA 버스를 가진 메모리 장치를 포함하는 PoP 구성의 단면도이다.
도 4b는 일 실시예에 따른, 가변 폭 CA 버스를 가진 메모리 장치를 포함하는 PoP 구성의 바닥부의 평면도이다.
도 5a는 일 실시예에 따른, 기변 폭 CA 버스를 가진 메모리 장치를 포함하는 볼 그리드 어레이(BGA) 구성의 단면도이다.
도 5b는 일 실시예에 따른, 가변 폭 CA 버스를 가진 메모리 장치를 포함하는 BGA 구성의 바닥부의 평면도이다.
도 6은 일 실시예에 따른, 2개의 독립적 가변 폭 CA 버스를 가진 메모리 장치의 블록도이다.
도 7은 일 실시예에 따른, 가변 폭 명령들을 메모리 장치로 보내기 위한 흐름도이다.
도 8은 가변 폭 CA 버스가 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다.
도 9는 가변 폭 CA 버스가 구현될 수 있는 모바일 장치의 실시예의 블록도이다.
도면들의 설명을 포함하는 소정 상세 사항들 및 구현들의 기술이 따라오는데, 이것은 하기 설명된 일부 또는 모든 실시예들을 묘사할 뿐만 아니라, 본 명세서에 제시되는 독창적 개념들의 기타 잠재적 실시예들 또는 구현들을 논의하는 것이다.
본 발명의 실시예들은 메모리 장치들을 위한 가변 폭 명령/주소(CA)는 버스들을 가진 시스템들, 장치들, 및 방법들과 관련된다. 그런 일 실시예에서 메모리 컨트롤러는 메모리 장치가 어느 모드에 있는지를 결정한다. 예를 들어, 메모리 장치는 BGA 패키징을 위한 제1 모드와 PoP 패키징을 위한 제2 모드에 있을 수 있다. 제1 모드는 더 넓은 CA 버스에 대응할 수 있고, 제2 모드는 더 좁은 CA 버스에 대응할 수 있다. 메모리 장치가 어느 모드에 있는지를 결정한 후, 메모리 컨트롤러는 모드에 의존하여 미리 정해진 수의 클록 에지들에 걸쳐서 명령들을 메모리 장치에게 전송할 수 있다. 예를 들어, 메모리 컨트롤러는 제1 모드에서의 어떤 한 수의 클록 에지들에 걸쳐서, 및 제2 모드에서의 더 크거나 더 작은 수의 클록 에지들에 걸쳐서 활성화 명령을 메모리 장치에게 보낼 수 있다.
"클록 에지"는 상승하거나 하강하는 클록 에지를 포함할 수 있다. 몇몇 실시예들은 상승과 하강 클록 에지들의 양쪽에 걸쳐서(예를 들어, DDR(double data rate)) 데이터 및/또는 명령들을 보낼 수 있고, 몇몇 실시예들은 상승 또는 하강 클록 에지들 중 하나에 걸쳐서만(예를 들어, SDR(single data rate)) 데이터 및/또는 명령들을 보낼 수 있다. 몇몇 실시예들은 한 버스에 대해서는 SDR로 동작하고, 또 다른 버스에 대해서는 DDR로 동작할 수 있다. SDR 또는 DDR로 동작할지는, 예를 들어, 클록 주파수 및/또는 버스의 폭에 의존할 수 있다. 예를 들어, 상승 에지 또는 하강 에지 중 하나만을 이용할 때 달성될 수 있는 더 큰 마진은 고주파 응용들에 유익할 수 있다. 또 다른 예에서, 넓은 버스(예를 들어, 넓은 CA 버스)는 넓은 버스의 결과로 달성되는 속도 이득 때문에 DDR의 속도 이득을 덜 중요하게 만들 수 있다.
가변 폭 CA 버스는 메모리 다이를 최소 공분모(lowest common denominator)에 한정하지 않고 동일 메모리 다이가 상이한 개수의 이용 가능한 핀들을 갖는 다양한 패키징 구성들에 이용될 수 있게 할 수 있다. 예를 들어, 가변 폭 CA 버스를 가진 동일 DRAM 다이는 이산 BGA 패키지 내에 또는 이산 BGA 패키지보다 더 적은 이용 가능한 핀들을 갖는 PoP 구성 내에 통합될 수 있다. 이 예에서, DRAM 다이는 더 많은 수의 이용 가능한 핀들 때문에 PoP 패키지에서보다 BGA 패키지에서 더 빠른 속도로 동작할 수 있다.
도 1은 일 실시예에 따른, 가변 폭 명령/주소(CA) 버스를 가진 메모리 서브시스템의 블록도이다.
메모리 서브시스템(100)은 메모리 컨트롤러(102) 및 하나 이상의 메모리 장치들(104)을 포함한다. 단일 메모리 장치가 도해되었지만, 메모리 서브시스템(100)은 임의 개수의 메모리 장치들(예를 들어, 2, 4, 또는 임의의 다른 개수의 메모리 장치들)을 포함할 수 있다. 메모리 장치(104)는 메모리 셀들(109)(예를 들어, 하나 이상의 메모리 셀 어레이들)을 포함한다. 메모리 장치(104)는 임의 유형의 메모리 기술을 포함할 수 있다. 본 명세서에 제공된 예들은 주로 DRAM에 대한 가변 폭 CA 버스들을 논의한다. 그러나, 가변 폭 CA 버스가 메모리 컨트롤러 또는 등가 로직을 활용하는 다른 메모리 기술들에 적용될 수 있다는 것이 이해될 것이다. 일 실시예에서, 본 명세서에서 기술되는 가변 폭 CA 버스는 DDR3, DDR4, LPDDR4(low power DDR4), 또는 광폭 I/O와 같은 다수의 메모리 기술들에 사용될 수 있다. 메모리 장치(104)는, 예를 들어 PoP 또는 BGA 패키지들과 같이 직접적으로 머더보드 상에 탑재되는 패키지들, 또는 SO-DIMM들(small outline dual in-line memory modules), UDIMM들(unbuffered dual in-line memory modules), 또는 RDIMM들(registered dual in-line memory modules)과 같은 메모리 모듈을 포함하여, 다양한 방식으로 패키징될 수 있다.
명령/주소 버스(CA 버스)(101) 및 데이터 버스(DQ 버스)(103)는 메모리 컨트롤러(102)를 메모리 장치(104)와 결합한다. 메모리 컨트롤러(102)는 CA 버스(101)을 통해 메모리 장치(104)에게 명령들 및 주소 정보를 전송하고, 메모리 컨트롤러(102) 및 메모리 장치(104)는 데이터 버스(103)을 통해 서로에게 및 서로로부터 데이터를 전송한다.
CA 버스(101)는 변수 폭, W를 갖는다. CA 버스의 폭은 명령과 주소 데이터의 전송을 위한 이용 가능한 핀들의 수이다. 일 실시예에 따라, 폭 W는 동적으로 구성 가능하다(예를 들어, CA 버스의 폭은 메모리 서브시스템(100)을 포함하는 시스템의 시동 시에 및/또는 시스템의 동작 동안 구성 가능하다). 일 실시예에서, 가변 폭 CA 버스(101)의 폭은 메모리 장치(104)의 모드에 의존한다. 그런 일 실시예에서, 메모리 장치의 모드들은 상이한 개수의 CA 핀들을 활용하는 두 개 이상의 모드들을 포함할 수 있다. 예를 들어, 메모리 장치는 제1 폭의 가변 폭 CA 버스(101)에 대응하는 제1 모드, 또는 제1 폭보다 작은 제2 폭의 가변 폭 CA 버스(101)에 대응하는 제2 모드(즉, 제1 폭은 제2 폭보다 더 큼)와 같은 상이한 모드들에서 동작할 수 있다. 이 예에서, 메모리 컨트롤러(102)는 제1 모드에서의 제1 수의 클록 에지들, 및 제2 모드에서의 제2 수(이는 클록 에지들의 제1 수보다 큼)의 클록 에지들에 걸쳐서 특정 명령(예로, 행 선택 명령)을 전송한다.
또 다른 예에서, PoP 모드는 한 개수의 핀들(예를 들어, 6, 8, 또는 또 다른 수의 핀들)을 활용할 수 있고, BGA 모드는 보다 큰 개수의 핀들(예를 들어, 8, 10, 11, 12, 또는 또 다른 수의 핀들)을 활용할 수 있다. 일 실시예에 따라, 가변 폭 CA 버스의 폭은 명령 및/또는 주소 정보 전송의 스케줄링에 영향을 미친다. 예를 들어, 가변 CA 버스가 큰 폭을 가진다면, 명령 또는 주소는 상대적으로 작은 수의 클록 에지들(예를 들어, 1, 2, 3, 또는 또 다른 작은 수의 클록 에지들)상에서 전송될 수 있다. 가변 CA 버스가 더 작은 폭을 가진다면, 명령 또는 주소는 더 큰 수의 클록 에지들(예를 들어, 2, 3, 4, 5, 또는 또 다른 큰 수의 클록 에지들)상에서 전송될 수 있다. 더 넓은 CA 버스를 활용하는 것은 명령들이 더 적은 클록 에지들상에서 보내질 수 있기 때문에 향상된 성능을 가능하게 할 수 있다. 그러므로, 가변 폭 CA 버스는 메모리 기술 및 패키징이 주어졌을 때 가능한 한 고속으로 메모리 장치를 작동시키는 것을 가능하게 하기 위해 주어진 유형의 패키징에 의해 제공되는 가장 큰 폭에서 작동될 수 있다.
또 다른 예에서, 특정 명령은 둘 이상의 모드 및/또는 CA 버스 폭에 대해 동일 수의 클록 에지들에 걸쳐서 전송될 수 있다. 예를 들어, 메모리 장치의 제1 및 제2 모드들이 상이한 CA 버스 폭들에 대응한다 하더라도, 모드 레지스터 판독 또는 리프레시와 같은 몇몇 명령들은 양쪽 모드들에서 동일 수의 클록 에지들상에서 전송될 수 있다.
그러므로, 메모리 컨트롤러(102)는 명령을 메모리 장치(104)로 전송하기 전에 메모리 장치(104)가 어느 모드에 있을지를 결정하기 위한 로직을 포함한다. 예시된 실시예에서, 메모리 컨트롤러(102)는, 예를 들어 시스템의 시동 시에, 메모리 장치 모드를 결정할 수 있는 CA 버스 폭 결정 로직(106)을 포함한다. 일 실시예에서, 메모리 장치(104)는 더 넓은 CA 버스가 이용 가능하다 하더라도 좁은 CA 버스(101)로 파워 업 한다. 예를 들어, 메모리 장치(104)는 가장 좁은 예상 CA 버스 폭인 폭을 갖는 CA 버스(101)로 파워 업 한다. 좁은 CA 버스(101)로 파워 업 한 후에, CA 버스 폭 결정 로직(106)은 CA 버스(101)에 이용 가능한 핀들의 수를 결정할 수 있다. 일 실시예에서, 메모리 컨트롤러(102) 및/또는 메모리 장치(104)는 비트(들)의 값에 기초하여 제1 모드 또는 제2 모드를 인에이블하기 위한 하나 이상의 제어 비트들을 포함한다. 예시된 실시예에서, 메모리 장치(104)의 하나 이상의 제어 비트들은 CA 버스 폭 모드(110)로서 예시된다. CA 버스 폭 모드(110)는 하나 이상의 모드 레지스터들, 하나 이상의 패드들, 또는 모드 정보를 전달하기 위한 기타 메커니즘들을 포함할 수 있다. 하나 이상의 모드 패드들을 포함하는 실시예에서, 메모리 장치(104)는 모드를 식별하기 위한 패드(들)를 내부에 결부할 수 있다. 예를 들어, 메모리 장치(104) 및/또는 메모리 컨트롤러(102)는 접지 또는 VCC에게 결부되는 패드(들)에 기초하여 상이한 모드들을 식별할 수 있다.
따라서, 몇몇 실시예들에서, 이용 가능한 CA 버스 폭(들)을 결정하는 것은 예를 들어 모드 레지스터를 판독하고 및/또는 패드가 어떤 값에 결부되는지를 검출하는 것을 포함할 수 있다. 일 실시예에서, 메모리 컨트롤러(102)는 또한 메모리 장치 모드(도시 생략)를 저장하기 위한 레지스터들 또는 기타 메커니즘들을 포함할 수 있다. 메모리 컨트롤러(102)가 메모리 장치 모드를 저장하기 위한 메커니즘을 포함한다면, CA 버스 폭 결정 로직(106)은 초기에만 (예를 들어, 파워 업 시에) 메모리 장치(104)상의 CA 버스 폭 모드(110)의 값을 결정할 수 있고, 메모리 장치 모드의 후속 결정들을 위해 메모리 컨트롤러(102)상의 국지적 메커니즘에 의지할 수 있다.
더 많은 수의 핀들이 시동시에 초기에 이용되고 있는 것보다 CA 버스에 이용 가능하게 된다면, 메모리 장치(104) 및/또는 메모리 컨트롤러(102)는 더 많은 수의 핀들을 이용하기 위해 동적으로 CA 버스 폭을 조절할 수 있다. 예를 들어, 메모리 컨트롤러(102)는 메모리 컨트롤러 및/또는 메모리 장치상의 모드 레지스터들을 수정할 수 있다(예를 들어, CA 버스 폭 모드(110)).
일 실시예에 따라, 메모리 장치(104)의 모드를 결정한 후에, 메모리 컨트롤러(102)는 결정된 모드에 따라 메모리 장치(104)에게 명령을 전송한다. 예를 들어, 메모리 컨트롤러(102)는 메모리 장치가 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스(101)를 이용하여, 그리고 메모리 장치가 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 명령/주소 버스(101)를 이용하여 명령을 메모리 장치(104)에게 전송하기 위한 로직을 포함한다.
예시된 것처럼, 메모리 컨트롤러(102)는 메모리 장치(104)의 모드에 기초하여 메모리 장치(104)에게 전송될 명령 정보를 스케줄링하는 명령 스케줄러(107)를 포함할 수 있다. 예를 들어, 명령 스케줄러(107)는 메모리 장치 모드에 의존하여 2, 3, 또는 4개의 클록 에지들에 걸쳐서 보내질 활성화 명령을 스케줄링할 수 있다. 몇몇 실시예들에서, 스케줄러는 메모리 장치 모드에 따라, 및 그러므로 해당 모드에서의 CA 버스 폭에 따라 명령들의 순서를 바꾸기 위해 최적화될 수 있다. 프레이밍 유닛은 이후, 메모리 스케줄러가 다음에 발행할 명령을 결정한 후에 더 좁은 또는 더 넓은 CA 버스들을 지원하기 위한 비트들을 명령에 배치할 수 있다. 명령들의 순서를 최적화하는 예는 메모리 판독 및 기입 명령들을 수반할 수 있다. 예를 들어, 기입 및 판독 명령들은 상이한 CA 버스 폭들(예를 들어, 좁은 CA 버스를 위한 4클록, 및 더 넓은 CA 버스를 위한 2클록)을 위한 상이한 수의 클록 사이클들을 취할 수 있다. 이 예에서, 4클록의 미결정(outstanding) 명령이 이미 발행되었고, 및 처음의 3 클록 후에 판독 명령 및 기입 명령이 계류 중이면, 이후 메모리 컨트롤러는 더 좁은 CA 버스들을 위한 판독 명령에게 더 높은 우선 순위를 줄 수 있다. 더 넓은 CA 버스들에 대해, 메모리 컨트롤러가 2클록 후에 어느 명령을 스케줄링할지를 결정했기 때문에 기입 명령은 이미 발행되었을 수 있다.
메모리 장치(104)는 메모리 장치가 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스(101)를 이용하여, 그리고 메모리 장치가 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 명령/주소 버스를 이용하여 명령을 수신하기 위한 로직을 포함할 수 있다. 모드에 의존하여 클록 에지들의 상이한 수에 걸쳐서 수신되는 명령들을 적절히 다루기 위해, 메모리 장치(104)는 메모리 장치(104)가 어느 모드에 있는지를 결정하기 위한 로직(예를 들어, CA 로직(111))을 또한 포함한다. CA 로직(111)은, 예를 들어, 메모리 장치(104)의 모드에 따라 어느 명령들이 수신되는지를 결정하기 위한 명령 디코딩 로직을 포함할 수 있다. 수신된 명령들을 디코딩한 후, 메모리 장치(104)는 명령들을 실행한다.
도 2 및 도 3은 실시예들에 따라, 가변 폭 CA 버스를 가진 메모리 장치를 위한 명령 진리표들이다. 명령 진리표들(200 및 300)은 가변 폭 CA 버스를 가진 메모리 장치(예를 들어, 도 1의 메모리 장치(104))를 위한 진리표들의 두 가지 예를 나타낸다. 표들(200 및 300)은 특정 명령들을 메모리 장치로 보내기 위해 어느 핀들을 어써트(예를 들어, 어느 핀들을 하이로 구동하고, 로우로 구동하고, 부유 상태로 남김)할지에 관한 상세 사항들을 포함한다. 핀들은 명령 핀들뿐만 아니라 CA 핀들을 포함한다. 표들(200 및 300)에서, 각각의 명령은, 각각의 명령에 대해 CA 핀들을 위한 행들의 수에 의해 묘사되는, 하나의 클록 에지, 2개의 클록 에지, 또는 3개의 클록 에지에 걸쳐서 보내진다. 그러나, 다른 수들의 클록 에지가 또한 가능하다. 예를 들어, 한 명령이 3개의 클록 에지에 걸쳐서 보내질 수 있다 하더라도, 일 실시예에서는 이것은 4개의 클록 에지에 걸쳐서 보내진다. 짝수 개의 클록에 걸쳐서 명령들을 보내는 것은 더 낮은 레이트로 내부 클록을 구동하는 것을 가능하게 할 수 있고, 그러므로 전력 사용량을 감소시킨다.
도 2는, 본 발명의 실시예에 따라, 메모리 장치가 10 비트 CA 핀 모드에 있을 때의 명령 진리표(200)의 예를 도해하고, 도 3은 메모리 장치가 8 비트 CA 핀 모드에 있을 때의 명령 진리표(300)의 예를 도해한다. 그러나, 표들(200 및 300)이 가변 폭 CA 버스를 가진 메모리 장치를 위한 것이기 때문에, 표(200) 또는 표(300)는 메모리 장치 모드에 의존하여 주어진 메모리 장치 및/또는 메모리 컨트롤러를 위한 복수의 진리표 중 하나에 불과할 수 있다. 예를 들어, 메모리 컨트롤러는, 타깃 메모리 장치가 어느 한 모드에 있다고 메모리 컨트롤러가 결정할 때 표(200)에 따라서 명령들을 보낼 수 있고, 및 타깃 메모리 장치가 또 다른 모드에 있다고 메모리 컨트롤러가 결정할 때 표(300)에 따라서 명령들을 보낼 수 있다. 일 실시예에 따라, 메모리 장치가 상이한 모드들에서 동작할 때, 명령 비트들은 주어진 명령에 대해 실질적으로 동일하지만, CA 버스를 위한 더 좁은 인터페이스 또는 더 넓은 인터페이스에 걸쳐서 패키징된다. 예를 들어, 활성화 명령은 좁거나 넓은 CA 버스들에 대해 동일 명령 비트들을 어써트하는 것을 수반할 수 있으면서도, 상이한 수의 클록 에지들에 걸쳐서 상이한 수의 CA 핀들을 어써트하는 것을 수반할 수 있다. 일 실시예에서, 가변 폭 CA 버스는 이전 기술과의 하위 호환성을 가능하게 할 수 있다. 예를 들어, 주어진 메모리 장치는 LPDDR3 모드에 있을 때 LPDDR3을 위한 진리표를 이용할 수 있다. 그러므로, 동일 하드웨어(예를 들어, 메모리 컨트롤러 및/또는 메모리 장치)는 상이한 구성들에서 및/또는 상이한 조합들에서 이용될 수 있다. 예를 들어, 동일 메모리 컨트롤러가 CA 버스를 위한 상이한 개수의 이용 가능한 핀들을 갖는 상이한 패키지들에 구성되는 동일 메모리 장치와 결합할 수 있다.
전술한 바와 같이, 어떤 명령들이 상이한 모드들에서 동일 수의 클록 에지들에 걸쳐서 전송될 수 있는 한편, 다른 명령들은 상이한 모드들에서 상이한 수의 클록 에지들에 걸쳐서 전송될 수 있다. 예를 들어, 표(200)에서 메모리 컨트롤러가 2개의 클록 에지로 활성화 명령을 전송하게 되어 있는 한편으로, 표(300)에서 메모리 컨트롤러는 2개보다 많은 클록 에지(예시된 것처럼, 3개의 클록 에지)로 활성화 명령을 전송하게 되어 있다. 다른 한편으로, 표(200)와 표(300)에서의 판독 및 기입 명령들은 동일 수의 클록 에지(예시된 것처럼, 2개의 클록 에지들)에 걸쳐서 전송된다. 그러나, 또 다른 실시예에서, 판독 및 기입 명령들은 상이한 모드들에서의 상이한 수의 클록 에지들에 걸쳐서 전송된다. 예를 들어, 판독 및 기입 명령들은 어느 한 모드에서 2개의 클록 에지, 및 또 다른 모드에서 2개보다 많은 클록 에지에 걸쳐서 전송될 것이다.
도 4a-4b 및 도 5a-5b는 본 발명의 실시예들에 따라서, 가변 폭 CA 버스를 가진 메모리 장치가 포함될 수 있는 상이한 패키징 구성들의 예들을 도해한다. 도 4a는 일 실시예에 따른, 가변 폭 CA 버스를 가진 메모리 장치를 포함하는 PoP 구성의 단면도(400a)이다. 전술한 바와 같이, PoP는 두 개 이상의 패키지가 서로의 위에 구성되는 집적 회로 패키징 방법이다. 이 예에서, 메모리 장치(402)는 장치(404)(예를 들어, 프로세서 패키지) 위에 자리 잡는다. 그러므로, 장치(404)의 위치 때문에, 메모리 장치(402)는 핀들을 위한 제한된 공간을 갖는다. 핀들을 위한 제한된 공간은 장치(402)의 바닥부의 평면도(400b)인 도 4b에서 분명하게 알 수 있다. 이 예에서, 장치(402)는 기타 장치들이 PoP 구성으로 적층될 수 있는 지역(406)을 포함한다. 장치(402)는 장치(402)의 주변부를 따라 있는 핀들(408)을 포함한다. 도해된 예에서, 핀들은 패키지의 주변을 따라 3 내지 4행의 깊이를 갖지만, 다른 구성들도 가능하다. 예를 들어, 몇몇 PoP 패키지들은 패키지의 주변을 따라 단일 행의 핀들을 갖는다.
도 5a는 일 실시예에 따른, 가변 폭 CA 버스를 가진 메모리 장치를 포함하는 BGA 구성의 단면도(500a)이다. 전술한 바와 같이, BGA는 집적 회로들을 위한 또 다른 유형의 패키징인데, 여기서 패키지의 표면은 다른 회로들과 상호 접속하기 위한 핀들을 갖는다. 예를 들어, 메모리 장치(502)는 BGA 구성으로 도해된다. 도 5b는 장치(502)의 바닥부의 평면도(500b)인데, 이것은 패키지의 바닥 표면의 큰 지역이 핀들(504)에 이용 가능하다는 것을 예시한다.
그러므로, 가변 폭 CA 버스는 패키지상에서 이용 가능한 상이한 수의 핀들에도 불구하고 동일 메모리 장치 및/또는 메모리 컨트롤러를 이용하는 것을 가능하게 할 수 있다.
도 6은 일 실시예에 따른, 2개의 독립적 가변 폭 CA 버스를 가진 메모리 장치의 블록도이다. 임의 수의 채널들이 가능하기는 하지만(예를 들어, 1 채널, 4 채널, 8 채널, 기타 등등) 메모리 장치(600)는 두 개의 채널을 포함한다. 메모리는 채널 0(602a)과 채널 1(602b)로서 구성된다. 한 예에서, 메모리 다이(600)는 2 x 16 채널로서 구성되는 LPDDR4 x 32 다이(예를 들어, 32 비트 폭의 데이터 버스를 가진 LPDDR4 다이)이다. 채널들 0 및 1은 각각 대응하는 데이터 버스들 및 명령 버스들을 갖는다. 예를 들어, 채널 0은 데이터 버스들(604a 및 604b)상에서 데이터를 수신하고 보내는 한편, 채널 1은 데이터 버스들(604c 및 604d)상에서 데이터를 수신하고 보낸다. 채널 0은 CA 버스(606a)상에서 명령들을 수신하는 한편, 채널 1은 CA 버스(606b)상에서 명령들을 수신한다.
도 1에서의 변수 폭 CA 버스(101)와 같이, 도해된 예에서, 2개의 채널 각각은, 독립적 가변 폭 CA 버스들에 의해 명령들을 수신할 것이다. 독립적인 채널들을 가진 메모리 장치는, 예를 들어, 데이터 및 대응 CA 버스가 매우 가깝게 자리 잡고 있기 때문에 전력 절감의 이익을 가질 수 있다. 예를 들어, 도 6에 도시된 것과 같이, 데이터는 4개의 4분면에 자리 잡고, 몇몇 기존의 메모리 다이 레이아웃들에서 행해지는 것처럼 다이의 대향 측으로 라우팅되는 것이 아니라, 가장 가까운 4분면으로 라우팅될 수 있다. 시그널링도, 대응하는 CA 및 데이터 버스들 사이의 작은 갭을 가져서 버스들상의 스큐를 관리할 필요를 감소시키는 덕분에, 메모리 장치(600)에서와 같은 다중 채널 레이아웃에 의해 향상될 수 있다.
다중 채널을 가진 메모리 구성들은 대단히 많은 수의 CA 버스들을 수용하기 위한 대단히 많은 수의 핀들을 요구할 수 있다. 그러므로, 메모리 장치(600)는, 가변 폭 CA 버스가 동일 다이를 다중의 상이한 폼 팩터들에 맞추는 것을 가능하게 할 수 있는 한 예이다. 예를 들어, 각각의 독립적 가변 폭 CA 버스들은 제1 폭을 가지고 또한 제1 모드에서 제1 수의 클록 에지들에 걸쳐서 특정 명령을 수신할 수 있고 각각의 독립적 명령/주소 버스들은 제2 폭을 가지고 또한 제2 모드에서 제2 수의 클록 에지들에 걸쳐서 명령을 수신할 수 있다.
도 7은 일 실시예에 따른, 가변 폭 명령들을 메모리 장치에게 보내기 위한 흐름도이다.
본 명세서에 도시된 것과 같은 흐름도들은 다양한 처리 작용들의 수순들의 예들을 제공한다. 특정 수순 또는 순서로 도시되기는 하였지만, 달리 언급되지 않는 한, 작용들의 순서는 수정될 수 있다. 그러므로, 예시된 구현들은 단지 예들로서만 이해해야 하고, 예시된 처리들은 상이한 순서로 실행될 수 있고, 몇몇 작용들은 병렬로 실행될 수 있다. 덧붙여, 하나 이상의 작용들은 본 발명의 다양한 실시예들에서 생략될 수 있다; 그러므로, 모든 작용들이 모든 구현마다 요구되지는 않는다. 다른 처리 흐름들이 가능하다.
처리(700)는 메모리 컨트롤러(예를 들어, 도 1의 메모리 컨트롤러(102))가 메모리 장치에게 전송하기 위한 명령을 수신할 때 시작한다, 702. 예를 들어, 메모리 컨트롤러는 프로세서로부터 판독 또는 기입 명령을 수신할 수 있다. 메모리 컨트롤러는 메모리 장치(예를 들어, 도 1의 메모리 장치(104))가 제1 모드 또는 제2 모드에 있는지를 결정한다, 704. 메모리 장치의 모드는 명령이 얼마나 많은 핀들상에서 보내지고, 명령이 얼마나 많은 클록 에지들에 걸쳐서 보내질 것인지를 결정한다. 메모리 장치가 제1 모드에 있다는 결정에 응답하여, 메모리 컨트롤러는 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스에 의해 메모리 장치에게 명령을 전송한다, 707. 메모리 장치가 제2 모드에 있다는 결정에 응답하여, 메모리 컨트롤러는 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 명령/주소 버스에 의해 메모리에게 명령을 전송한다, 708. 그러므로, 동일 메모리 장치가 상이한 수의 CA 버스 핀들을 가진 상이한 모드들에서 동적으로 작동될 수 있다.
도 8은 가변 폭 CA 버스가 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다.
시스템(800)은 본 명세서에서 기술된 임의의 실시예에 따른 컴퓨팅 장치를 나타내고, 랩톱 컴퓨터, 데스크톱 컴퓨터, 서버, 게임 또는 엔터테인먼트 제어 시스템, 스캐너, 복사기, 프린터, 또는 기타 전자 장치일 수 있다. 시스템(800) 중 하나 이상의 컴포넌트들은 본 명세서에서 기술된 실시예들에 따른 커넥터들 및/또는 회로 모듈들을 포함할 수 있다. 컴포넌트들 중 소정의 것이 일반적으로 보여지고, 컴퓨팅 시스템의 모든 컴포넌트들이 시스템(800)에 도시되지는 않은 것을 이해할 것이다. 시스템(800)은 시스템(800)에게 처리, 운영 관리, 및 명령어들의 실행을 제공하는 프로세서(820)를 포함한다. 프로세서(820)는 임의 유형의 마이크로프로세서, 중앙 처리 장치(CPU), 프로세싱 코어, 또는 시스템(800)을 위한 처리를 제공하기 위한 기타 처리 하드웨어를 포함할 수 있다. 프로세서(820)는 시스템(800)의 전체적인 운영을 제어하고, 또한 하나 이상의 프로그램 가능 범용 또는 특수 목적 마이크로프로세서들, 디지털 신호 처리기들(DSP들), 프로그램 가능 컨트롤러들, 주문형 집적 회로들(ASIC들), 프로그램가능 로직 장치들(PLD들), 또는 그와 유사한 것, 또는 이런 장치들의 조합을 포함할 수 있다.
메모리(830)는 주 메모리, 캐시, 또는 시스템(800)을 위한 임의의 기타 메모리(예를 들어, 프로세서(820)에 의해 실행되기 위한 코드 또는 데이터 값들을 위한 저장 장치를 제공하는 임의의 장치)를 나타낼 수 있다. 메모리(830)는 판독 전용 메모리(ROM), 플래시 메모리, 하나 이상의 다양한 랜덤 액세스 메모리(RAM), 또는 기타 메모리 장치들, 또는 그와 같은 장치들의 조합을 포함할 수 있는 하나 이상의 메모리 장치들(832)(예를 들어, 도 1의 메모리 장치(104))을 포함한다. 프로세서(820)는 메모리 컨트롤러(837)를 포함한다. 일 실시예에 따라, 메모리 컨트롤러(837)는 프로세서(820)로부터 외부에 자리 잡을 수 있다. 일 실시예에서, 메모리(830)는 프로세서(820)상에 자리 잡는다. 또 다른 실시예에서, 메모리(830)는 별개의 장치상에 자리 잡는다.
메모리 컨트롤러(837)는 메모리 장치(832)에게의 및 그로부터의 판독 및 기입 동작들을 제어할 수 있다. 일 실시예에서, 메모리 컨트롤러(837)는, 메모리 장치(832)가 제1 모드 또는 제2 모드에 있는지를 결정하는 로직, 및 메모리 장치가 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스에 의해, 및 메모리 장치가 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 명령/주소 버스에 의해 메모리 장치(832)에게 명령을 전송하기 위한 로직을 포함한다. 메모리(830)는, 예를 들어 하나 이상의 모드 레지스터들, 하나 이상의 패드들, 또는 모드를 설정하는 임의의 기타 수단을 포함할 수 있는 CA 버스 폭 모드(835)를 더 포함한다. 메모리 장치(832)의 모드를 결정하는 것은 CA 버스 폭 모드(835)의 값을 측정할 것을 포함할 수 있다.
메모리(830)는, 무엇보다도, 시스템(800)에서의 명령어의 실행을 위한 소프트웨어 플랫폼을 제공하는 운영체계(OS)(836)를 저장하고 호스팅할 수 있다. 덧붙여, 기타 프로그램 명령어들(838)이 시스템(800)의 처리 및 로직을 제공하기 위한 메모리(830)에 저장되고 그로부터 실행된다. OS(836) 및 프로그램 명령어들(838)은 프로세서(820)에 의해 실행된다.
프로세서(820) 및 메모리(830)는 버스/버스 시스템(810)에 결합된다. 버스(810)는 임의의 하나 이상의 별개의 물리적 버스들, 통신 선로들/인터페이스들, 및/또는 적절한 브리지들, 어댑터들, 및/또는 컨트롤러들에 의해 연결되는 포인트 투 포인트 연결들을 나타내는 추상물이다. 그러므로, 버스(810)는, 예를 들어 시스템 버스, PCI 버스, 하이퍼트랜스포트 또는 ISA(Industry Standard Architecture) 버스, SCSI(small computer system interface) 버스, USB, 또는 IEEE 표준1394 버스(흔히 "파이어 와이어"로서 지칭됨) 중 하나 이상을 포함할 수 있다. 버스(810)의 버스들은 또한 네트워크 인터페이스(850)에서의 인터페이스들에 대응할 수 있다.
일 실시예에서, 버스(810)는 프로세서(820)가 그 상에서 메모리 장치(832)로부터 값들을 판독할 수 있는 메모리(830)에 포함되는 데이터 버스인 데이터 버스를 포함한다. 메모리(830)에 프로세서(820)를 연결하는 것으로 도시된 부가적 라인은 프로세서(820)가 메모리 장치(832)에 접근하기 위해 명령들 및 주소들을 그 상에서 제공하는 명령 버스를 나타낸다.
시스템(800)은 또한 버스(810)에 결합되는 하나 이상의 입/출력(I/O) 인터페이스(들)(840), 네트워크 인터페이스(850), 하나 이상의 내부 대용량 기억 장치(들)(860), 및 주변장치 인터페이스(870)를 포함한다. I/O 인터페이스(840)는 사용자가 시스템(800)과 그를 통해 상호 작용하는 하나 이상의 인터페이스 컴포넌트들(예를 들어, 비디오, 오디오 및/또는 알파뉴메릭 인터페이싱)을 포함할 수 있다. 네트워크 인터페이스(850)는 시스템(800)에게 하나 이상의 네트워크들상에서 원격 장치들(예를 들어, 서버들, 기타 컴퓨팅 디바이스들)과 통신하기 위한 능력을 제공한다. 네트워크 인터페이스(850)는 이더넷 어댑터, 무선 상호 연결 컴포넌트들, USB, 하나 이상의 안테나들, 또는 기타 유선 또는 무선 표준 기반 또는 사설 인터페이스들을 포함할 수 있다.
저장 장치(860)는 하나 이상의 자성, 고체, 또는 광학적 기반 디스크들 또는 그 조합과 같은, 대량의 데이터를 비휘발성 방식으로 저장하기 위한 임의의 종래의 매체이거나 이를 포함할 수 있다. 저장 장치(860)는 코드 또는 명령어들 및 데이터(862)를 영구적 상태로 보유한다(즉, 값은 시스템(800)에의 전력 중단에도 불구하고 보유된다). 저장 장치(860)는 또한 "메모리"인 것으로 일반적으로 간주될 수 있다. 저장 장치(860)가 비휘발성인 반면, 메모리 장치(832)는 휘발성(즉, 데이터의 값 또는 상태가 시스템(800)에의 전력이 중단될 때 비결정론적이 됨) 및/또는 비휘발성 메모리를 포함할 수 있다.
주변장치 인터페이스(870)는 상기에 특정하게 언급되지 않은 임의의 하드웨어 인터페이스를 포함할 수 있다. 주변 장치들은 시스템(800)에게 종속적으로 연결되는 장치들을 일반적으로 지칭한다. 종속적 연결은 시스템(800)이, 작동이 그 상에서 실행되고 및 사용자가 그와 함께 상호 작용하는 소프트웨어 및/또는 하드웨어 플랫폼을 제공하는 연결이다.
본 명세서에서 기술된 다양한 컴포넌트들은 기술된 동작들 또는 기능들을 실행하기 위한 수단일 수 있다. 본 명세서에서 기술되는 각각의 컴포넌트는 소프트웨어, 하드웨어, 또는 이것들의 조합을 포함한다. 컴포넌트들은 소프트웨어 모듈들, 펌웨어 모듈들, 하드웨어 모듈들, 특수 목적 하드웨어(예를 들어, 주문형 하드웨어, 주문형 집적 회로들(ASIC들), 디지털 신호 처리기들(DSP들), 또는 기타 특수 목적 하드웨어), 내장된 컨트롤러들, 고정 배선 회로, 또는 소프트웨어, 펌웨어, 및/또는 하드웨어의 임의의 조합으로서 구현될 수 있다.
도 9는 가변 폭 CA 버스가 구현될 수 있는 모바일 장치의 실시예의 블록도이다.
장치(900)는 컴퓨팅 태블릿, 휴대폰 또는 스마트폰, 무선 가능 e 판독기, 또는 기타 모바일 장치와 같은 모바일 컴퓨팅 장치를 나타낸다. 시스템(900)의 하나 이상의 컴포넌트들은 본 명세서에서 기술되는 실시예들에 따라 커넥터들 및/또는 회로 모듈들을 포함할 수 있다. 소정 컴포넌트들이 일반적으로 도시되고, 및 그러한 장치의 모든 컴포넌트들이 장치(900)에 도시되지는 않았다는 것을 이해할 것이다.
장치(900)는 프로세서(910)를 포함하고 프로세서는 장치(900)의 주요 처리 동작들을 실행한다. 프로세서(910)는 마이크로프로세서들, 애플리케이션 프로세서들, 마이크로 컨트롤러들, 프로그램가능 로직 장치들, 또는 다른 처리 수단과 같은 하나 이상의 물리적 장치들을 포함할 수 있다. 일 실시예에서, 프로세서(910)는 프로세서 다이에 더하여 광학적 인터페이스 컴포넌트들을 포함한다. 그러므로, 프로세서 다이 및 광학적 컴포넌트들은 동일 패키지에 있다. 그러한 프로세서 패키지는 본 명세서에서 기술되는 임의의 실시예에 따라서 광 커넥터에 의해 광학적으로 인터페이싱할 수 있다.
프로세서(910)에 의해 실행되는 처리 동작들은 애플리케이션들 및/또는 장치 기능들이 그 상에서 실행되는 운영 플랫폼 또는 운영 체제의 실행을 포함한다. 처리 동작들은 인간 사용자에 의한 또는 기타 장치들에 의한 I/O(입력/출력)와 관계된 동작들, 전력 관리와 관계된 동작들, 및/또는 장치(900)를 또 다른 장치에 연결하는 것과 관계된 동작들을 포함한다. 처리 동작들은 또한 오디오 I/O 및/또는 디스플레이 I/O와 관계된 동작들을 포함할 수 있다.
일 실시예에서, 장치(900)는 오디오 기능들을 컴퓨팅 장치에게 제공하는 것과 함께 연관되는 하드웨어(예를 들어, 오디오 하드웨어 및 오디오 회로들) 및 소프트웨어(예를 들어, 드라이버들, 코덱들) 컴포넌트들을 나타내는 오디오 서브시스템(920)을 포함한다. 오디오 기능들은 스피커 및/또는 헤드폰 출력뿐만 아니라 마이크 입력을 포함할 수 있다. 그와 같은 기능들을 위한 장치들은 장치(900)에 통합되거나 장치(900)에 연결될 수 있다. 일 실시예에서, 사용자는 프로세서(910)에 의해 수신되고 처리되는 오디오 명령들을 제공함으로써 장치(900)와 상호 작용한다.
디스플레이 서브시스템(930)은 사용자가 컴퓨팅 장치와 상호 작용하기 위한 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어(예를 들어, 디스플레이 장치들) 및 소프트웨어(예를 들어, 드라이버들) 컴포넌트들을 나타낸다. 디스플레이 서브시스템(930)은 디스플레이를 사용자에게 제공하기 위해 이용되는 특별 스크린 또는 하드웨어 장치를 포함하는 디스플레이(932)를 포함한다. 일 실시예에서, 디스플레이(932)는 디스플레이와 관계된 적어도 몇몇 처리를 실행하기 위해 프로세서(910)와 별개인 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(930)은 사용자에의 출력 및 사용자로부터의 입력 양쪽을 제공하는 터치스크린 장치를 포함한다.
I/O 컨트롤러(940)는 사용자와의 상호작용과 관계되는 하드웨어 장치들 및 소프트웨어 컴포넌트들을 나타낸다. I/O 컨트롤러(940)는 오디오 서브시스템(920) 및/또는 디스플레이 서브시스템(930)의 일부인 하드웨어를 관리하기 위해 동작할 수 있다. 덧붙여, I/O 컨트롤러(940)는 사용자가 그를 통해 시스템과 상호 작용할 수 있는, 장치(900)에 연결하는 부가적 장치들을 위한 연결 포인트를 예시한다. 예를 들어, 장치(900)에 부착될 수 있는 장치들은 마이크 장치들, 스피커 또는 스테레오 시스템들, 비디오 시스템들 또는 다른 디스플레이 장치, 키보드 또는 키패드 장치들, 또는 카드 판독기들 또는 기타 장치들과 같은 특정 응용들이 사용하기 위한 기타 I/O 입출력 장치들을 포함할 수 있다.
전술한 바와 같이, I/O 컨트롤러(940)는 오디오 서브시스템(920) 및/또는 디스플레이 서브시스템(930)과 상호 작용할 수 있다. 예를 들어, 마이크 또는 기타 오디오 장치를 통한 입력은 장치(900)의 하나 이상의 애플리케이션들 또는 기능들에 대한 입력 또는 명령들을 제공할 수 있다. 덧붙여, 오디오 출력은 디스플레이 출력 대신에 또는 그에 부가하여 제공될 수 있다. 또 다른 예에서, 디스플레이 서브시스템(930)이 터치스크린을 포함한다면, 디스플레이 장치(932)는 또한 입력 장치의 역할을 하고, 이것은 적어도 부분적으로 I/O 컨트롤러(940)에 의해 관리될 수 있다. 또한 I/O 컨트롤러(940)에 의해 관리되는 I/O 기능들을 제공하기 위해 장치(900)상에 부가적 버튼들 또는 스위치들이 있을 수 있다.
일 실시예에서, I/O 컨트롤러(940)는 가속도계들, 카메라들, 광 센서들 또는 기타 환경 센서들, 자이로스코프들, GPS, 또는 장치(900)에 포함될 수 있는 기타 하드웨어와 같은 장치들을 관리한다. 입력은 직접적 사용자 상호 작용의 일환일 수 있을 뿐만 아니라, (잡음 필터링, 휘도 검출을 위해 디스플레이 조정, 카메라를 위한 플래시 적용, 또는 기타 특징들과 같이) 그 동작들에 영향을 미치기 위해 환경 입력을 시스템에게 제공하는 것일 수 있다.
메모리(960)는 정보를 장치(900)에 저장하기 위한 하나 이상의 메모리 장치들(962)를 포함한다. 메모리 장치(962)는 비휘발성(메모리 장치에의 전력이 중단되어도 상태가 변하지 않음) 및/또는 휘발성(메모리 장치에의 전력이 중단되면 상태가 비결정론적이 됨) 메모리 장치들을 포함할 수 있다. 메모리(960)는 애플리케이션 데이터, 사용자 데이터, 음악, 사진들, 문서들, 또는 기타 데이터뿐만 아니라, 시스템(900)의 애플리케이션들과 기능들의 실행과 관계되는 시스템 데이터(장기적이든 일시적이든 관계없음)를 저장할 수 있다. 프로세서(910)는 메모리 컨트롤러(936)를 포함한다. 일 실시예에서, 메모리 컨트롤러(936)는 프로세서(910)로부터 외부에 자리 잡는다. 일 실시예에서, 메모리(960)는 프로세서(910)상에 자리 잡는다. 또 다른 실시예에서, 메모리(960)은 별개의 장치상에 자리 잡는다.
메모리 컨트롤러(936)는 메모리 장치(962)에게의 및 그로부터의 판독 및 기입 동작들을 제어할 수 있다. 일 실시예에서, 메모리 컨트롤러(936)는 메모리 장치(962)가 제1 모드 또는 제2 모드에 있는지를 결정하기 위한 로직, 및 메모리 장치가 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스에 의해, 및 메모리 장치가 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 명령/주소 버스에 의해 메모리 장치(962)에게 명령을 전송하기 위한 로직을 포함한다. 메모리(960)는 추가로, 예를 들어 하나 이상의 모드 레지스터들, 하나 이상의 패드들, 또는 모드를 설정하는 임의의 기타 수단을 포함할 수 있는 CA 버스 폭 모드(935)를 포함한다. 메모리 장치(962)의 모드를 결정하는 것은 CA 버스 폭 모드(935)의 값을 결정하는 것을 포함할 수 있다.
일 실시예에서, 장치(900)는 배터리 전력 사용, 배터리 충전, 및 전력 절약 동작과 관계되는 특징들을 관리하는 전력 관리(950)를 포함한다. 전력 관리(950)는 시스템(900)을 위한, 또는 시스템(900)의 선택 하위 부분들을 위한 둘 이상의 전력 상태들 사이의 천이를 개시할 수 있다.
연결부(970)는 장치(900)가 외부 장치들과 통신할 수 있게 하기 위한 하드웨어들(예를 들어, 무선 및/또는 유선 커넥터들, 하나 이상의 안테나들, 및/또는 통신 하드웨어) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 장치는 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들과 같은 별개의 장치들일 수 있을 뿐만 아니라, 헤드셋들, 프린터들, 또는 기타 장치들과 같은 주변 장치들일 수 있다.
연결부(970)는 다중의 상이한 연결 유형들을 포함할 수 있다. 일반화하기 위해, 장치(900)는 셀 방식 연결부(972) 및 무선 연결부(974)를 가진 것으로 도해된다. 셀 방식 연결부(972)는 GSM 또는 변동들 또는 파생물들, CDMA 또는 변동들 또는 파생물들, TDM 또는 변동들 또는 파생물들, LTE(long term evolution - 또한 "4G"로도 불림), 또는 기타 셀 방식 서비스 표준들을 통해 제공되는 것과 같은 무선 반송파들에 의해 제공되는 셀 방식 네트워크 연결을 일반적으로 지칭한다. 무선 연결부(974)는 셀 방식이지 않은 무선 연결을 지칭하고, PAN들(블루투스와 같은 것), LAN들(WiFi와 같은 것), 및/또는 WAN들(WiMax와 같은 것), 또는 기타 무선 통신들을 포함할 수 있다. 무선 통신은 비 고체 매체를 통한 변조된 전자기파 복사의 사용에 의한 데이터의 전송을 가리킨다. 유선 통신은 고체 통신 매체를 통해 일어난다.
주변 장치 접속들(990)은 하드웨어 인터페이스들 및 커넥터들뿐만 아니라, 주변 장치 접속들을 이루기 위한 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 장치(900)가 기타 컴퓨팅 장치들에게 주변 장치("에게" 992)일 뿐만 아니라, 이것에 접속되는 주변 장치들("로부터" 994)을 갖기도 한다는 것을 이해해야 한다. 장치(900)는 흔히 장치(900)상의 내용을 관리하는 것(예로, 다운로딩 및/또는 업로딩, 변경, 동기화)과 같은 목적들을 위해 기타 컴퓨팅 장치들에 접속하는 "도킹" 커넥터를 갖는다. 덧붙여, 도킹 커넥터는 장치(900)로 하여금 예를 들어 시청각적인 또는 기타 시스템들에 대한 내용 출력을 제어하게 허용하는 소정 주변 장치들에 장치(900)가 접속하도록 허용할 수 있다.
독점 도킹 커넥터 또는 기타 독점 접속 하드웨어에 더하여, 장치(900)는 공통 또는 표준 기반 커넥터들을 통해 주변 장치 접속들(990)을 이룰 수 있다. 공통 유형들은 범용 직렬 버스(USB) 커넥터(이는 다수의 상이한 하드웨어 인터페이스들 중 임의의 것을 포함함), MDP(MiniDisplayPort)를 포함하는 DisplayPort, HDMI, 파이어 와이어, 또는 기타 유형을 포함할 수 있다.
본 명세서에서 기술된 것 외에, 다양한 수정들이 본 발명의 범위에서 벗어나지 않고서 본 발명의 개시된 실시예들과 구현들에 대해 이뤄질 수 있다. 그러므로, 본 명세서의 예시들과 예들은 제한적 의미가 아니라 예시적인 것으로 해석해야 한다. 본 발명의 범위는 오로지 후속 청구항들을 참조하여 평가해야 한다.
일 실시예에서, 메모리 컨트롤러는 다음을 포함한다: 메모리 장치가 제1 모드 또는 제2 모드에 있는지를 결정하기 위한 제1 로직; 및 메모리 장치가 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스를 이용하여, 그리고 메모리 장치가 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 명령/주소 버스로 명령을 메모리 장치에게 전송하기 위한 제2 로직.
일 실시예에서, 제1 모드에서의 제1 폭은 제2 모드에서의 제2 폭보다 크고; 제1 모드에서의 제1 수의 클록 에지들은 제2 모드에서의 제2 수의 클록 에지들보다 적다.
일 실시예에서, 명령은 행 선택을 포함한다. 일 실시예에서, 명령은 제1 모드에서의 2개의 클록 에지로 및 제2 모드에서의 2개보다 많은 클록 에지에 의해 전송될 활성화 명령이다. 일 실시예에서, 판독 명령 및 기입 명령은 제1 모드에서 2개의 클록 에지에 걸쳐서, 및 제2 모드에서 2개 보다 많은 클록 에지에 걸쳐서 전송될 것이다.
일 실시예에서, 메모리 컨트롤러는 제어 레지스터의 값에 기초하여 제1 모드 또는 제2 모드를 표시하는 제어 레지스터를 포함한다.
일 실시예에 따라, 메모리 장치는 메모리 장치가 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스를 이용하여, 그리고 메모리 장치가 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 명령/주소 버스를 이용하여 명령을 수신하기 위한 로직, 및 메모리 장치가 제1 모드 또는 제2 모드에 있는지를 결정하기 위한 제2 로직을 포함한다.
일 실시예에서, 메모리 장치는 접지 또는 VCC에 결부되는 패드에 기초하여 제1 모드 또는 제2 모드를 인에이블하는 패드를 포함한다. 일 실시예에서, 메모리 장치는 제어 레지스터의 값에 기초하여 제1 모드 또는 제2 모드를 인에이블하는 제어 레지스터를 포함한다.
일 실시예에서, 메모리 장치는 PoP 패키지 구성 내에 있고 또한 제1 모드에서 작동한다. 일 실시예에서, 메모리 장치는 BGA 패키지 구성 내에 있고 또한 제2 모드에서 작동한다.
일 실시예에서, 메모리 장치는 두 개 이상의 채널을 포함하고, 두 개 이상의 채널의 각각은 제1 모드에서의 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 독립적 명령/주소 버스들을 이용하여, 그리고 제2 모드에서의 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 독립적 명령/주소 버스들을 이용하여 명령을 수신한다.
일 실시예에 따라, 시스템은 프로세서; 메모리 장치; 메모리 장치가 제1 모드 또는 제2 모드에 있는지를 결정하기 위한 제1 로직, 및 메모리 장치가 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스를 이용하여, 그리고 메모리 장치가 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 명령/주소 버스를 이용하여 명령을 메모리 장치에게 전송하기 위한 제2 로직을 포함하는 메모리 컨트롤러; 및 디스플레이를 포함한다.

Claims (20)

  1. 메모리 장치로서:
    메모리 장치가 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스를 이용하여, 그리고 상기 메모리 장치가 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 상기 명령/주소 버스를 이용하여 명령을 수신하기 위한 수단; 및
    상기 메모리 장치가 상기 제1 모드 또는 상기 제2 모드에 있는지를 결정하기 위한 수단 - 상기 제1 모드는 제1 패키지 구성 및 상기 제1 폭에 대응하고, 상기 제2 모드는 제2 패키지 구성 및 상기 제2 폭에 대응하고, 상기 제1 패키지 구성은 상기 제2 패키지 구성과는 상이하고, 제1 명령/주소 버스 폭은 제2 명령/주소 버스 폭과는 상이함 -
    을 포함하는 메모리 장치.
  2. 제1항에 있어서,
    접지 또는 VCC에 결부되는 패드에 기초하여 상기 제1 모드 또는 상기 제2 모드를 인에이블하는 상기 패드
    를 더 포함하는 메모리 장치.
  3. 제1항에 있어서, 상기 제1 모드에서의 상기 제1 폭은 상기 제2 모드에서의 상기 제2 폭보다 크고;
    상기 제1 모드에서의 상기 제1 수의 클록 에지들은 상기 제2 모드에서의 상기 제2 수의 클록 에지들보다 적은 메모리 장치.
  4. 제3항에 있어서, 상기 제1 패키지 구성은 PoP(package-on-package) 패키지 구성을 포함하는 메모리 장치.
  5. 제3항에 있어서, 상기 제1 패키지 구성은 BGA(ball grid array) 패키지 구성 을 포함하는 메모리 장치.
  6. 제1항에 있어서,
    두 개 이상의 채널을 더 포함하고, 상기 두 개 이상의 채널의 각각은 상기 제1 모드에서의 상기 제1 수의 클록 에지들에 걸쳐서 상기 제1 폭을 갖는 독립적 명령/주소 버스들을 이용하여, 그리고 상기 제2 모드에서의 상기 제2 수의 클록 에지들에 걸쳐서 상기 제2 폭을 갖는 상기 독립적 명령/주소 버스들을 이용하여 상기 명령을 수신하는 메모리 장치.
  7. 제1항에 있어서, 상기 명령은 행 선택을 포함하는 메모리 장치.
  8. 제7항에 있어서,
    상기 명령은 상기 제1 모드에서의 2개의 클록 에지, 및 상기 제2 모드에서의 2개보다 많은 클록 에지에 의해 전송될 활성화 명령인 메모리 장치.
  9. 제1항에 있어서, 상기 제1 모드에서의 2개의 클록 에지, 및 상기 제2 모드에서의 2개 보다 많은 클록 에지에 걸쳐서 판독 명령 및 기입 명령이 전송되는 메모리 장치.
  10. 제1항에 있어서, 제어 레지스터의 값에 기초하여 상기 제1 모드 또는 상기 제2 모드를 인에이블하기 위한 상기 제어 레지스터
    를 더 포함하는 메모리 장치.
  11. 메모리 컨트롤러로서:
    메모리 장치가 제1 모드 또는 제2 모드에 있는지를 결정하기 위한 수단 - 상기 제1 모드는 제1 패키지 구성 및 제1 명령/주소 버스 폭에 대응하고, 상기 제2 모드는 제2 패키지 구성 및 제2 명령/주소 버스 폭에 대응하고, 상기 제1 패키지 구성은 상기 제2 패키지 구성과는 상이하고, 상기 제1 명령/주소 버스 폭은 상기 제2 명령/주소 버스 폭과는 상이함 -; 및
    상기 메모리 장치가 상기 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 제1 폭을 갖는 명령/주소 버스를 이용하여, 그리고 상기 메모리 장치가 상기 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 제2 폭을 갖는 상기 명령/주소 버스를 이용하여 명령을 상기 메모리 장치에게 전송하기 위한 수단
    을 포함하는 메모리 컨트롤러.
  12. 시스템으로서:
    프로세서;
    제1항 내지 제10항 중 어느 한 항에 따른 메모리 장치;
    메모리 컨트롤러; 및
    디스플레이
    를 포함하고, 상기 메모리 컨트롤러는,
    상기 메모리 장치가 제1 모드 또는 제2 모드에 있는지를 결정하기 위한 수단 - 상기 제1 모드는 제1 패키지 구성 및 제1 명령/주소 버스 폭에 대응하고, 상기 제2 모드는 제2 패키지 구성 및 제2 명령/주소 버스 폭에 대응하고, 상기 제1 패키지 구성은 상기 제2 패키지 구성과는 상이하고, 상기 제1 명령/주소 버스 폭은 상기 제2 명령/주소 버스 폭과는 상이함 -, 및
    상기 메모리 장치가 상기 제1 모드에 있을 때 제1 수의 클록 에지들에 걸쳐서 상기 제1 폭을 갖는 상기 명령/주소 버스를 이용하여, 그리고 상기 메모리 장치가 상기 제2 모드에 있을 때 제2 수의 클록 에지들에 걸쳐서 상기 제2 폭을 갖는 상기 명령/주소 버스를 이용하여 상기 명령을 상기 메모리 장치에게 전송하기 위한 수단을 포함하는, 시스템.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020157010967A 2012-12-20 2013-06-12 가변 폭 명령/주소 버스 KR101667893B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/722,666 2012-12-20
US13/722,666 US9009362B2 (en) 2012-12-20 2012-12-20 Variable-width command/address bus
PCT/US2013/045499 WO2014098970A1 (en) 2012-12-20 2013-06-12 Variable-width command/address bus

Publications (2)

Publication Number Publication Date
KR20150064132A KR20150064132A (ko) 2015-06-10
KR101667893B1 true KR101667893B1 (ko) 2016-10-19

Family

ID=50976013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157010967A KR101667893B1 (ko) 2012-12-20 2013-06-12 가변 폭 명령/주소 버스

Country Status (4)

Country Link
US (1) US9009362B2 (ko)
EP (1) EP2936327B1 (ko)
KR (1) KR101667893B1 (ko)
WO (1) WO2014098970A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865324B2 (en) 2015-10-19 2018-01-09 Micron Technology, Inc. Method and apparatus for decoding commands
US9940984B1 (en) 2016-09-28 2018-04-10 Intel Corporation Shared command address (C/A) bus for multiple memory channels
US10162406B1 (en) 2017-08-31 2018-12-25 Micron Technology, Inc. Systems and methods for frequency mode detection and implementation
US11449249B2 (en) 2018-11-26 2022-09-20 Micron Technology, Inc. Configuring command/address channel for memory
WO2020176291A1 (en) 2019-02-28 2020-09-03 Rambus Inc. Quad-channel dram
CN114121873A (zh) 2020-08-25 2022-03-01 美光科技公司 具有球栅阵列的设备和系统及相关微电子装置和装置封装
US11604744B2 (en) * 2020-10-16 2023-03-14 Alibaba Group Holding Limited Dual-modal memory interface controller
US11631442B1 (en) 2021-12-20 2023-04-18 Micron Technology, Inc. Multi-clock cycle memory command protocol

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100103713A1 (en) * 2007-03-30 2010-04-29 Rambus, Inc. Adjustable width strobe interface
US20110261636A1 (en) * 2008-09-30 2011-10-27 Bains Kuljit S Common memory device for variable device width and scalable pre-fetch and page size

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070242530A1 (en) * 2006-04-13 2007-10-18 Hsiang-I Huang Memory controller for supporting double data rate memory and related method
KR100915387B1 (ko) 2006-06-22 2009-09-03 삼성전자주식회사 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치
WO2009089301A1 (en) 2008-01-07 2009-07-16 Rambus Inc. Variable-width memory module and buffer
US8458507B2 (en) 2008-06-27 2013-06-04 Intel Corporation Bus frequency adjustment circuitry for use in a dynamic random access memory device
KR20120109958A (ko) 2011-03-28 2012-10-09 삼성전자주식회사 커맨드/어드레스 캘리브레이션을 채용하는 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100103713A1 (en) * 2007-03-30 2010-04-29 Rambus, Inc. Adjustable width strobe interface
US20110261636A1 (en) * 2008-09-30 2011-10-27 Bains Kuljit S Common memory device for variable device width and scalable pre-fetch and page size

Also Published As

Publication number Publication date
WO2014098970A1 (en) 2014-06-26
EP2936327A4 (en) 2016-09-07
EP2936327B1 (en) 2019-07-24
US9009362B2 (en) 2015-04-14
KR20150064132A (ko) 2015-06-10
EP2936327A1 (en) 2015-10-28
US20140181333A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
KR101667893B1 (ko) 가변 폭 명령/주소 버스
US11500795B2 (en) Load reduced nonvolatile memory interface
US9948299B2 (en) On-die termination control without a dedicated pin in a multi-rank system
EP3436963B1 (en) Memory subsystem with narrow bandwidth repeater channel
US10121528B2 (en) Apparatus, method and system for providing termination for multiple chips of an integrated circuit package
EP3198457B1 (en) Common die implementation for low power memory devices
US9552164B2 (en) Apparatus, method and system for determining reference voltages for a memory
CN115050401A (zh) 灵活dll（延迟锁相环）校准
US20150234726A1 (en) Apparatus, system and method to provide platform support for multiple memory technologies
US20140181390A1 (en) Method, apparatus and system for exchanging communications via a command/address bus
CN114625683A (zh) 用于高效多封装件端接的经编码管芯上端接
US10176138B2 (en) Method, apparatus and system for configuring coupling with input-output contacts of an integrated circuit
JP2021111333A (ja) 不揮発性メモリの自動インクリメント書き込みカウント
WO2013165350A1 (en) Mirroring memory commands to memory devices
US20210321516A1 (en) Low profile sodimm (small outline dual inline memory module)
US11587597B2 (en) Connector retention mechanism for improved structural reliability
US9972610B2 (en) System-in-package logic and method to control an external packaged memory device
US20220012173A1 (en) Flexible configuration of memory module data width
US20240028531A1 (en) Dynamic switch for memory devices
EP4210099A1 (en) Package routing for crosstalk reduction in high frequency communication
KR20200145647A (ko) 메모리 장치, 메모리 장치의 동작 방법, 메모리 모듈 및 메모리 모듈의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant