CN115185851A - 测试单元版图的排序方法及装置、计算机存储介质、电子设备 - Google Patents
测试单元版图的排序方法及装置、计算机存储介质、电子设备 Download PDFInfo
- Publication number
- CN115185851A CN115185851A CN202210873740.0A CN202210873740A CN115185851A CN 115185851 A CN115185851 A CN 115185851A CN 202210873740 A CN202210873740 A CN 202210873740A CN 115185851 A CN115185851 A CN 115185851A
- Authority
- CN
- China
- Prior art keywords
- test
- layouts
- layout
- standard
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3696—Methods or tools to render software testable
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
Abstract
本申请实施例提供了一种测试单元版图的排序方法及装置、计算机存储介质、电子设备，一种测试单元版图的排序方法包括：获取测试配置文件，所述测试配置文件包括为被测试器件配置的CFD参数，以及配置的测试单元版图的总个数；根据所述测试配置文件，在版图编辑工具画布上布局多个测试单元版图；根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列；根据所述标准单元阵列，对多个测试单元版图进行排序，从而避免了测试版图单元的重叠甚至超出版图编辑工具画布的情况。
Description
技术领域
本申请涉及电路处理技术领域，具体涉及一种测试单元版图的排序方法及装置、计算机存储介质、电子设备。
背景技术
PDK(Process Design Kits)是沟通IC设计公司、代工厂与EDA厂商的桥梁。当我们需要开始采用一个新的半导体工艺时，首先需要开发一套PDK，PDK用代工厂的语言定义了一套反映代工厂工艺的文档资料，是设计公司用来做物理验证的基石。PDK包含了反映制造工艺基本的“积木块”：晶体管、接触孔，互连线等。
但是，随着集成电路的发展，PDK中包含的元器件数目越来越多，器件也越来越复杂，一个器件往往需要生成成千上万的测试版图单元来进行PDK后端的验证，但是版图编辑工具画布的面积是有限的，会产生测试版图单元的重叠甚至超出版图编辑工具画布的情况。
发明内容
本申请实施例提供一种测试单元版图的排序方法及装置、计算机存储介质、电子设备，用以克服或者缓解现有技术中存在的上述技术问题。
本申请采用的技术方案为：
一种测试单元版图的排序方法，其包括：
获取测试配置文件，所述测试配置文件包括为被测试器件配置的CFD参数，以及配置的测试单元版图的总个数；
根据所述测试配置文件，在版图编辑工具画布上布局多个测试单元版图；
根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列；
根据所述标准单元阵列，对多个测试单元版图进行排序。
可选地，所述根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列，包括：
根据所述面积最大的测试单元版图，确定标准单元尺寸；
根据所述测试单元版图的总个数以及所述标准单元尺寸，确定所述标准单元阵列。
可选地，所述根据所述测试单元版图的总个数以及所述标准单元尺寸，确定所述标准单元阵列，包括：
根据所述测试单元版图的总个数以及所述标准单元尺寸，确定所述标准单元的行数和列数；
根据所述标准单元的行数和列数，确定所述标准单元阵列。
可选地，所述根据所述标准单元阵列，对多个测试单元版图进行排序，包括：
根据所述标准单元阵列，确定对被测器件进行测试占用的总版图尺寸；
根据所述总版图尺寸以及所述版图编辑工具画布的总尺寸，对多个测试单元版图进行排序。
可选地，所述根据所述总版图尺寸以及所述版图编辑工具画布的总尺寸，对多个测试单元版图进行排序，包括：所述总版图尺寸与所述版图编辑工具画布的总尺寸的1/n进行比对，若小于，则将多个测试单元版图中重叠的测试单元版图进行调整，否则，修改所述测试配置文件。
可选地，若多个测试单元版图以重叠的方式布局在所述版图编辑工具画布的中心，则将在所述版图编辑工具画布的中心重叠的测试单元版图移动到面积最小的所述标准单元阵列中。
可选地，所述根据所述标准单元阵列，对多个测试单元版图进行排序，包括：基于所述测试单元版图的总个数，根据所述标准单元阵列，对多个测试单元版图按照棋盘状进行排序。
可选地，不同被测试器件之间的CFD参数相互独立。
一种测试单元版图的排序装置，其包括：
第一处理单元，用于获取测试配置文件，所述测试配置文件包括为被测试器件配置的CFD参数，以及配置的测试单元版图的总个数；
第二处理单元，用于根据所述测试配置文件，在版图编辑工具画布上布局多个测试单元版图；
第三处理单元，用于根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列；
第四处理单元，用于根据所述标准单元阵列，对多个测试单元版图进行排序。
一种计算机存储介质，所述计算机存储介质上存储有计算机可执行程序，所述计算机可执行程序被运行以实施本申请实施例任一所述方法。
一种电子设备，所述电子设备包括存储器以及处理器，所述存储器上用于存储计算机可执行程序，所述处理器用于运行所述计算机可执行程序以实施本申请实施例任一所述方法。
本申请实施例的技术方案中，获取测试配置文件，所述测试配置文件包括为被测试器件配置的CFD参数，以及配置的测试单元版图的总个数；根据所述测试配置文件，在版图编辑工具画布上布局多个测试单元版图；根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列；根据所述标准单元阵列，对多个测试单元版图进行排序，从而避免了测试版图单元的重叠甚至超出版图编辑工具画布的情况。
附图说明
图1为本申请实施例一种测试单元版图的排序方法的流程示意图；
图2为本申请实施例一种测试单元版图的排序装置的结构示意图；
图3为本申请实施例电子设备的结构示意图；
图4为本申请实施例一种电子设备的具体硬件结构示意图。
具体实施方式
为使本申请要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。符号“/”一般表示前后关联对象是一种“或”的关系。
在本公开中，除非另有明确的规定和限定，“连接”等术语应做广义理解，例如，可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
本申请实施例的技术方案中，获取测试配置文件，所述测试配置文件包括为被测试器件配置的CFD参数，以及配置的测试单元版图的总个数；根据所述测试配置文件，在版图编辑工具画布上布局多个测试单元版图；根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列；根据所述标准单元阵列，对多个测试单元版图进行排序，从而避免了测试版图单元的重叠甚至超出版图编辑工具画布的情况。
图1为本申请实施例一种测试单元版图的排序方法的流程示意图；如图1所示，本实施例，基于EDA软件作为执行主体，其包括：
S101、获取测试配置文件，所述测试配置文件包括为被测试器件配置的CFD参数，以及配置的测试单元版图的总个数；
本实施例中，测试配置文件比如通过比较的两种或以上PDK文件、路径以及工作区路径而实现配置。
可选地，所述测试配置文件中还可以包括被测试器件的类型、名字。
S102、根据所述测试配置文件，在版图编辑工具画布上布局多个测试单元版图；
本实施例中，测试单元版图的尺寸大小不同。
S103、根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列；
可选地，所述根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列，包括：
根据所述面积最大的测试单元版图，确定标准单元尺寸；
根据所述测试单元版图的总个数以及所述标准单元尺寸，确定所述标准单元阵列。
可选地，所述根据所述测试单元版图的总个数以及所述标准单元尺寸，确定所述标准单元阵列，包括：
根据所述测试单元版图的总个数以及所述标准单元尺寸，确定所述标准单元的行数和列数；
根据所述标准单元的行数和列数，确定所述标准单元阵列。
S104、根据所述标准单元阵列，对多个测试单元版图进行排序。
可选地，所述根据所述标准单元阵列，对多个测试单元版图进行排序，包括：
根据所述标准单元阵列，确定对被测器件进行测试占用的总版图尺寸；
根据所述总版图尺寸以及所述版图编辑工具画布的总尺寸，对多个测试单元版图进行排序。
可选地，所述根据所述总版图尺寸以及所述版图编辑工具画布的总尺寸，对多个测试单元版图进行排序，包括：所述总版图尺寸与所述版图编辑工具画布的总尺寸的1/n进行比对，若小于，则将多个测试单元版图中重叠的测试单元版图进行调整，否则，修改所述测试配置文件。
具体地，本实施例中，1/n＝1/4。
可选地，若多个测试单元版图以重叠的方式布局在所述版图编辑工具画布的中心，在执行步骤S104时，将在所述版图编辑工具画布的中心重叠的测试单元版图移动到面积最小的所述标准单元阵列中。
可选地，在所述版图编辑工具画布的中心布局重叠的测试单元版图，相邻的测试单元版图沿着X和Y方向具有设定的间隔。
可选地，所述根据所述标准单元阵列，对多个测试单元版图进行排序，包括：基于所述测试单元版图的总个数，根据所述标准单元阵列，对多个测试单元版图按照棋盘状进行排序。
可选地，不同被测试器件之间的CFD参数相互独立，从而可以设置大量的pattern进行测试。
图2为本申请实施例一种测试单元版图的排序装置的结构示意图；如图2所示，其包括：
第一处理单元201，用于获取测试配置文件，所述测试配置文件包括为被测试器件配置的CFD参数，以及配置的测试单元版图的总个数；
第二处理单元202，用于根据所述测试配置文件，在版图编辑工具画布上布局多个测试单元版图；
第三处理单元203，用于根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列；
第四处理单元204，用于根据所述标准单元阵列，对多个测试单元版图进行排序。
图3为本申请实施例电子设备的结构示意图；如图3所示，所述电子设备包括存储器301以及处理器302，所述存储器上用于存储计算机可执行程序，所述处理器用于运行所述计算机可执行程序以以实施本申请实施例任一所述方法。
图4为本申请实施例一种电子设备的具体硬件结构示意图；如图4所示，该电子设备可以包括：处理器(processor)402、通信接口(Communications Interface)404、存储器(memory)406、以及通信总线408。
其中：
处理器402、通信接口404、以及存储器406通过通信总线408完成相互间的通信。
通信接口404，用于与其它电子设备或服务器进行通信。
处理器402，用于执行程序510，具体可以执行上述方法实施例中的相关步骤。
具体地，程序510可以包括程序代码，该程序代码包括计算机操作指令。
处理器402可能是中央处理器CPU，或者是特定集成电路ASIC(ApplicationSpecific Integrated Circuit)，或者是被配置成实施本申请实施例的一个或多个集成电路。智能设备包括的一个或多个处理器，可以是同一类型的处理器，如一个或多个CPU；也可以是不同类型的处理器，如一个或多个CPU以及一个或多个ASIC。
存储器706，用于存放程序510。存储器706可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
程序510具体可以用于使得处理器702执行上述实施例中的步骤。
程序510中各步骤的具体实现可以参见方法实施例中的相应步骤和单元中对应的描述，在此不赘述。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的设备和模块的具体工作过程，可以参考前述方法实施例中的对应过程描述，在此不再赘述。
本申请实施例还提供一种计算机存储介质，所述计算机存储介质上存储有计算机可执行程序，所述计算机可执行程序被运行以实施本申请实施例任一所述方法。
上述根据本申请实施例的方法可在硬件、固件中实现，或者被实现为可存储在记录介质(诸如CD ROM、RAM、软盘、硬盘或磁光盘)中的软件或计算机代码，或者被实现通过网络下载的原始存储在远程记录介质或非暂时机器可读介质中并将被存储在本地记录介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件(诸如ASIC或FPGA)的记录介质上的这样的软件处理。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件(例如，RAM、ROM、闪存等)，当所述软件或计算机代码被计算机、处理器或硬件访问且执行时，实现在此描述的校验码生成方法。此外，当通用计算机访问用于实现在此示出的校验码生成方法的代码时，代码的执行将通用计算机转换为用于执行在此示出的校验码生成方法的专用计算机。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请实施例的范围。
以上实施方式仅用于说明本申请实施例，而并非对本申请实施例的限制，有关技术领域的普通技术人员，在不脱离本申请实施例的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本申请实施例的范畴，本申请实施例的专利保护范围应由权利要求限定。
Claims (11)
1.一种测试单元版图的排序方法，其特征在于，包括：
获取测试配置文件，所述测试配置文件包括为被测试器件配置的CFD参数，以及配置的测试单元版图的总个数；
根据所述测试配置文件，在版图编辑工具画布上布局多个测试单元版图；
根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列；
根据所述标准单元阵列，对多个测试单元版图进行排序。
2.根据所述权利要求1所述的方法，其特征在于，所述根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列，包括：
根据所述面积最大的测试单元版图，确定标准单元尺寸；
根据所述测试单元版图的总个数以及所述标准单元尺寸，确定所述标准单元阵列。
3.根据权利要求2所述的方法，其特征在于，所述根据所述测试单元版图的总个数以及所述标准单元尺寸，确定所述标准单元阵列，包括：
根据所述测试单元版图的总个数以及所述标准单元尺寸，确定所述标准单元的行数和列数；
根据所述标准单元的行数和列数，确定所述标准单元阵列。
4.根据权利要求3所述的方法，其特征在于，所述根据所述标准单元阵列，对多个测试单元版图进行排序，包括：
根据所述标准单元阵列，确定对被测器件进行测试占用的总版图尺寸；
根据所述总版图尺寸以及所述版图编辑工具画布的总尺寸，对多个测试单元版图进行排序。
5.根据权利要求3所述的方法，其特征在于，所述根据所述总版图尺寸以及所述版图编辑工具画布的总尺寸，对多个测试单元版图进行排序，包括：所述总版图尺寸与所述版图编辑工具画布的总尺寸的1/n进行比对，若小于，则将多个测试单元版图中重叠的测试单元版图进行调整，否则，修改所述测试配置文件。
6.根据权利要求5所述的方法，其特征在于，若多个测试单元版图以重叠的方式布局在所述版图编辑工具画布的中心，则将在所述版图编辑工具画布的中心重叠的测试单元版图移动到面积最小的所述标准单元阵列中。
7.根据权利要求1-6任一项所述的方法，其特征在于，所述根据所述标准单元阵列，对多个测试单元版图进行排序，包括：基于所述测试单元版图的总个数，根据所述标准单元阵列，对多个测试单元版图按照棋盘状进行排序。
8.根据权利要求7任一项所述的方法，其特征在于，不同被测试器件之间的CFD参数相互独立。
9.一种测试单元版图的排序装置，其特征在于，包括：
第一处理单元，用于获取测试配置文件，所述测试配置文件包括为被测试器件配置的CFD参数，以及配置的测试单元版图的总个数；
第二处理单元，用于根据所述测试配置文件，在版图编辑工具画布上布局多个测试单元版图；
第三处理单元，用于根据所述多个测试单元版图中面积最大的测试单元版图以及所述测试单元版图的总个数，确定标准单元阵列；
第四处理单元，用于根据所述标准单元阵列，对多个测试单元版图进行排序。
10.一种计算机存储介质，其特征在于，所述计算机存储介质上存储有计算机可执行程序，所述计算机可执行程序被运行以实施权利要求1-8任一所述方法。
11.一种电子设备，其特征在于，所述电子设备包括存储器以及处理器，所述存储器上用于存储计算机可执行程序，所述处理器用于运行所述计算机可执行程序以以实施权利要求1-8任一所述方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210873740.0A CN115185851A (zh) | 2022-07-24 | 2022-07-24 | 测试单元版图的排序方法及装置、计算机存储介质、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210873740.0A CN115185851A (zh) | 2022-07-24 | 2022-07-24 | 测试单元版图的排序方法及装置、计算机存储介质、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115185851A true CN115185851A (zh) | 2022-10-14 |
Family
ID=83521998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210873740.0A Withdrawn CN115185851A (zh) | 2022-07-24 | 2022-07-24 | 测试单元版图的排序方法及装置、计算机存储介质、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115185851A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115794659A (zh) * | 2023-01-31 | 2023-03-14 | 中国空气动力研究与发展中心计算空气动力研究所 | 一种cfd软件的分布式并行测试方法、装置、设备及介质 |
-
2022
- 2022-07-24 CN CN202210873740.0A patent/CN115185851A/zh not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115794659A (zh) * | 2023-01-31 | 2023-03-14 | 中国空气动力研究与发展中心计算空气动力研究所 | 一种cfd软件的分布式并行测试方法、装置、设备及介质 |
| CN115794659B (zh) * | 2023-01-31 | 2023-05-26 | 中国空气动力研究与发展中心计算空气动力研究所 | 一种cfd软件的分布式并行测试方法、装置、设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10509884B2 (en) | Method for routing between pins of semiconductor device and design system therewith | |
| CN111368493B (zh) | 一种基于稀疏网格的自动版图布线生成方法 | |
| US20030229862A1 (en) | Patching technique for correction of minimum area and jog design rule violations | |
| US20050172253A1 (en) | Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same | |
| US8219959B2 (en) | Generating integrated circuit floorplan layouts | |
| CN111597768B (zh) | 用于构建版图图案集的方法、设备和计算机可读存储介质 | |
| CN115185851A (zh) | 测试单元版图的排序方法及装置、计算机存储介质、电子设备 | |
| TW200807268A (en) | Method and apparatus for approximating diagonal lines in placement | |
| US7308667B2 (en) | LSI physical designing method, program, and apparatus | |
| CN111597769A (zh) | 用于生成电路版图图案的方法、设备和存储介质 | |
| US10860774B2 (en) | Methodology for pattern density optimization | |
| US20050229126A1 (en) | IC layout physical verification method | |
| US8086985B2 (en) | Automatic alignment of macro cells | |
| WO2022110114A1 (zh) | 电路版图的识别方法及识别设备 | |
| CN103310037A (zh) | 版图设计规则检测文件验证图形库及其建立方法 | |
| CN114139489A (zh) | 一种版图对比中验证单位版图的排序方法 | |
| US8831333B2 (en) | Mask pattern analysis apparatus and method for analyzing mask pattern | |
| US20060117290A1 (en) | Wiring method, program, and apparatus | |
| CN111611761B (zh) | 生成电路版图图案的方法、设备和计算机可读存储介质 | |
| CN113935271A (zh) | 自动布局布线方法 | |
| US7353479B2 (en) | Method for placing probing pad and computer readable recording medium for storing program thereof | |
| US7222326B2 (en) | Automatic process and design method, system and program product | |
| TW200418120A (en) | Methodology of locating faults of scan chains in logic integrated circuits | |
| CN112763890B (zh) | 用于芯片的自适应电压与频率调节的测试电路的实现方法 | |
| JP6754174B2 (ja) | 設計レイアウトデータの不良検出方法及び設計レイアウトデータの不良検出プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20221014 |
|
| WW01 | Invention patent application withdrawn after publication |