CN113935271A - 自动布局布线方法 - Google Patents

自动布局布线方法 Download PDF

Info

Publication number
CN113935271A
CN113935271A CN202111399551.6A CN202111399551A CN113935271A CN 113935271 A CN113935271 A CN 113935271A CN 202111399551 A CN202111399551 A CN 202111399551A CN 113935271 A CN113935271 A CN 113935271A
Authority
CN
China
Prior art keywords
layout
file
automatic
design
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111399551.6A
Other languages
English (en)
Inventor
许烨东
薛芳琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202111399551.6A priority Critical patent/CN113935271A/zh
Publication of CN113935271A publication Critical patent/CN113935271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种自动布局布线方法，包括获取测试版图数据；在测试版图数据中的顶层处的目标金属层处插入输入引脚和输出引脚标签；对测试版图数据进行抽取物理库信息，物理库信息包括版图后端布局布线所有层次；根据测试版图数据制作网表文件，网表文件包括顶层处的目标金属层的名字、输入引脚信息和输出引脚信息；利用物理库信息文件和网表文件以及设计版图文件导入到自动布局布线软件中；利用自动布线软件对设计版图进行结果检查。本发明提高了物理设计规则覆盖率，提高了设计效率。

Description

自动布局布线方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种自动布局布线方法。
背景技术
电子设计自动化(EDA)是指利用计算机辅助设计(CAD)软件，来完成超大规模集成电路(VLSI)芯片的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检查等)等流程的设计方式。
目前现有验证技术文件的开发验证方法，如图2所示，这种方法虽然准确，但繁琐，开发周期长，缺点主要有：
1)开发、调试、验证，以及修正时间长；
2)需要自动布局布线软件中绘制每一条物理设计规则的测试图形；
3)无法在自动布局布线软件中绘制部分复杂的物理设计规则；
4)影响先进工艺的开发进度以及客户设计计划。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种自动布局布线方法，用于解决现有技术中电子设计自动化验证技术文件繁琐且开发周期长的问题。
为实现上述目的及其他相关目的，本发明提供一种自动布局布线方法，包括：
步骤一、获取测试版图数据；
步骤二、在所述测试版图数据中的顶层处的目标金属层处插入输入引脚和输出引脚标签；
步骤三、对步骤二的所述测试版图数据进行抽取物理库信息，形成物理库信息文件，所述物理库信息包括版图后端布局布线所需层次；
步骤四、根据步骤三中的所述测试版图数据制作网表文件，所述网表文件包括步骤二中的所述顶层处的目标金属层的名字、所述输入引脚的信息和所述输出引脚的信息；
步骤五、利用步骤三中的所述物理库信息文件和步骤二中的所述网表文件导入到自动布局布线软件中；
步骤六、将设计版图文件导入至步骤五得到的所述自动布线软件，对所述设计版图文件进行设计规则正确性的检查，其中所述设计版图文件为需开发并验证的自动布线文件。
优选地，步骤一中的所述测试版图数据，为用于物理设计规则检查的测试版图数据，所述测试版图数据包含符合物理设计规则的正确测试版图图形以及不符合物理设计规则的错误测试版图图形。优选地，所述正确测试版图图形是满足集成电路工艺设计规则最小尺寸的正确版图图形；所述错误测试版图图形是比所述正确测试版图图形小一个最小格点的错误版图图形；所述最小格点是满足集成电路工艺设计规则条件下根据实际生产工艺定义的。
优选地，步骤三中利用Virtuoso的Abstract软件或者脚本对所述测试版图数据的进行所述抽取物理库信息，为利用Virtuoso的Abstract软件或者脚本中的至少一种。
优选地，步骤四中的所述自动布局布线软件包括为INNOVUS或者ICC/ICC2中的至少一种。优选地，步骤六中所述自动布线软件对设计版图进行结果检查是通过摆放所述设计版图的位置和检查所述测试版图文件的准确性。
优选地，步骤六中的所述自动布局布线软件，所检查的所述设计版图文件需满足正确版图图形不报错以及错误版图图形需报错。
优选地，步骤六中的所述自动布局布线软件，若所检查的所述设计版图文件需不满足正确版图图形不报错以及错误版图图形需报错，需对步骤三中的所述物理库信息文件和步骤二中的所述网表文件以及设计版图文件进行修正。
优选地，该方法适用于铜互连的集成电路设计。
如上所述，本发明的自动布局布线方法，具有以下有益效果：
相对于原方法覆盖的物理设计规则80％，提高了物理设计规则覆盖率，更加完善；原方法开发并完善技术文件需要3个月以上，现在只需1个月不到，提高了设计效率。
附图说明
图1显示为本发明提供的方法流程示意图；
图2显示为现有技术中的验证方法示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1，本发明提供一种自动布局布线方法，包括：
步骤一，获取测试版图数据，测试版图数据作为参照数据；
在一种可能的实施方案中，步骤一中的测试版图数据，为前期物理设计规则检查开发时所画的测试版图数据，测试版图数据包含每一条物理规则的正确测试版图图形以及错误测试版图图形。
在一种可能的实施方案中，正确测试版图图形是满足集成电路工艺设计规则最小尺寸的正确版图图形，具体地，例如工艺要求金属宽度最小为50纳米，则设计一个宽度正好是49 纳米的金属线图形；
错误测试版图图形是比正确测试版图图形小一个最小格点的错误版图图形，具体地，例如工艺要求金属宽度最小50纳米，则设计一个宽度正好是49纳米的金属线图形；
格点是满足集成电路工艺设计规则条件下根据实际生产工艺定义的。
步骤二，在步骤一种测试版图数据中的顶层处的目标金属层处插入输入引脚和输出引脚标签，目标金属层为测试版图数据的顶层某金属层；
步骤三，对步骤二中插入标签后的测试版图数据进行抽取物理库信息，物理库信息包括版图后端布局布线所需的所有层次；
步骤三中的抽取物理库信息，为利用Virtuoso的Abstract软件或者脚本中的一种，应当理解的是，此处为优选的实施方案，也可采用其它的方式抽取物理库信息；
步骤四，根据步骤三中的测试版图数据制作网表文件，网表文件包括步骤二中的顶层处的目标金属层的名字，输入引脚的信息和输出引脚的信息，所制作的网表文件实际并无真正电路信息；
在一种可能的实施方案中，网表文件如：module top(X,A)；
Input X；
Output A；
BEOL i_BEOL(.X(X),.A(A))；
Endmodule
在一种可能的实施方案中，步骤四中的自动布局布线软件包括INNOVUS或者ICC/ICC2 中的至少一种，应当理解的是，此处为优选的实施方案，也可采用其它的自动布局布线软件。
步骤五，利用步骤三中的物理库信息文件和步骤二中的网表文件以及设计版图文件导入到自动布局布线软件中；
在一种可能的实施方案中，步骤五中的网表文件不包括输入引脚的信息和输出引脚的信息时，网表文件无法导入至自动布局软件。
步骤六，利用步骤五中的自动布线软件对设计版图进行结果检查，可用软件的检查功能 Verify DRC对设计版图进行检查。
在一种可能的实施方案中，步骤六中利用步骤五中的自动布线软件对设计版图进行结果检查，只需要直接摆放设计版图的位置和检查设计版图文件的准确性，无需进行后端布局布线。
具体地，位置为自动布局布线软件中Placement的平面上。
在一种可能的实施方案中，步骤六中的自动布局布线软件，所检查的设计版图文件需满足正确版图图形不报错以及错误版图图形需报错。
在一种可能的实施方案中，步骤六中的自动布局布线软件，若所检查的设计版图文件需不满足正确版图图形不报错以及错误版图图形需报错，需对步骤三中的物理库信息文件和步骤二中的网表文件以及设计版图文件进行修正。
在一种可能的实施方案中，该方法适用于铜互连的集成电路设计。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明，相对于原方法覆盖的物理设计规则80％，提高了物理设计规则覆盖率，更加完善；原方法开发并完善技术文件需要3个月以上，现在只需1个月不到，提高了设计效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种自动布局布线方法，其特征在于，至少包括：
步骤一、获取测试版图数据；
步骤二、在所述测试版图数据中的顶层处的目标金属层处插入输入引脚和输出引脚标签；
步骤三、对步骤二的所述测试版图数据进行抽取物理库信息，形成物理库信息文件，所述物理库信息包括版图后端布局布线所需层次；
步骤四、根据步骤三中的所述测试版图数据制作网表文件，所述网表文件包括步骤二中的所述顶层处的目标金属层的名字、所述输入引脚的信息和所述输出引脚的信息；
步骤五、利用步骤三中的所述物理库信息文件和步骤二中的所述网表文件导入到自动布局布线软件中；
步骤六、将设计版图文件导入至步骤五得到的所述自动布线软件，对所述设计版图文件进行设计规则正确性的检查，其中所述设计版图文件为需开发并验证的自动布线文件。
2.根据权利要求1所述的自动布局布线方法，其特征在于：步骤一中的所述测试版图数据，为用于物理设计规则检查的测试版图数据，所述测试版图数据包含符合物理设计规则的正确测试版图图形以及不符合物理设计规则的错误测试版图图形。
3.根据权利要求2所述的自动布局布线方法，其特征在于：所述正确测试版图图形满足集成电路工艺设计规则最小尺寸；所述错误测试版图图形比所述正确测试版图图形小一个最小格点。
4.根据权利要求1所述的自动布局布线方法，其特征在于：步骤三中利用Virtuoso的Abstract软件或者脚本对所述测试版图数据进行抽取物理库信息。
5.根据权利要求1所述的自动布局布线方法，其特征在于：步骤四中的所述自动布局布线软件为INNOVUS或者ICC/ICC2。
6.引脚引脚设计版图文件权利要求1所述的自动布局布线方法，其特征在于：步骤六中所述自动布线软件对设计版图进行结果检查是通过摆放所述设计版图的位置和检查所述测试版图文件的准确性。
7.根据权利要求1所述的自动布局布线方法，其特征在于：步骤六中的所述自动布局布线软件，所检查的所述设计版图文件需满足正确版图图形不报错以及错误版图图形需报错。
8.根据权利要求1所述的自动布局布线方法，其特征在于：步骤六中的所述自动布局布线件，若所检查的所述设计版图文件不满足正确版图图形不报错以及错误版图图形需报错，需对所述设计版图文件进行修正。
9.根据权利要求1所述的自动布局布线方法，其特征在于：该方法适用于铜互连的集成电路设计。
CN202111399551.6A 2021-11-24 2021-11-24 自动布局布线方法 Pending CN113935271A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111399551.6A CN113935271A (zh) 2021-11-24 2021-11-24 自动布局布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111399551.6A CN113935271A (zh) 2021-11-24 2021-11-24 自动布局布线方法

Publications (1)

Publication Number Publication Date
CN113935271A true CN113935271A (zh) 2022-01-14

Family

ID=79287506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111399551.6A Pending CN113935271A (zh) 2021-11-24 2021-11-24 自动布局布线方法

Country Status (1)

Country Link
CN (1) CN113935271A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116976272A (zh) * 2023-09-21 2023-10-31 华芯巨数(杭州)微电子有限公司 一种集成电路设计优化布线方法、电子设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116976272A (zh) * 2023-09-21 2023-10-31 华芯巨数(杭州)微电子有限公司 一种集成电路设计优化布线方法、电子设备及存储介质
CN116976272B (zh) * 2023-09-21 2023-12-22 华芯巨数(杭州)微电子有限公司 一种集成电路设计优化布线方法、电子设备及存储介质

Similar Documents

Publication Publication Date Title
US8468482B1 (en) Modeling and simulating the impact of imperfectly patterned via arrays on integrated circuits
US6374395B1 (en) Methodology for generating a design rule check notch-error free core cell library layout
US6539528B2 (en) Methods, systems, and computer program products for designing an integrated circuit that use an information repository having circuit block layout information
JPH05167046A (ja) ファクトリ・プログラムドデバイスの製造システム及び製造方法
US10289793B1 (en) System and method to generate schematics from layout-fabrics with a common cross-fabric model
US7900178B2 (en) Integrated circuit (IC) design method, system and program product
US8601422B2 (en) Method and system for schematic-visualization driven topologically-equivalent layout design in RFSiP
CN110222381B (zh) 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端
US6629307B2 (en) Method for ensuring correct pin assignments between system board connections using common mapping files
US7406671B2 (en) Method for performing design rule check of integrated circuit
CN114556352A (zh) 用于执行自动布线的方法和系统
US20230053711A1 (en) Integrated circuit device design method and system
US7657853B2 (en) Verification apparatus, design verification method, and computer aided design apparatus
US10628550B2 (en) Method for designing an integrated circuit, and method of manufacturing the integrated circuit
CN113935271A (zh) 自动布局布线方法
JP7097587B2 (ja) 部品記号の極性記号検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス
Zezin Modern open source IC design tools for electronics engineer education
CN110781641B (zh) 一种快速识别纠正版图中敏感图形的方法
US11763059B2 (en) Net-based wafer inspection
US7653519B1 (en) Method and mechanism for modeling interconnect structures for integrated circuits
US11100270B1 (en) Pattern based die connector assignment using machine learning image recognition
CN114520504A (zh) 用于检查牺牲器件上的静电放电效应的自动化方法
CN107561852A (zh) 播种进入光学临近校正（opc）处理的系统和方法
CN112784523A (zh) 提取cis像元阵列电路寄生电阻电容的方法和系统
CN114139489A (zh) 一种版图对比中验证单位版图的排序方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination