JPS63157273A - マスクパタ−ン検証方法 - Google Patents
マスクパタ−ン検証方法Info
- Publication number
- JPS63157273A JPS63157273A JP61303823A JP30382386A JPS63157273A JP S63157273 A JPS63157273 A JP S63157273A JP 61303823 A JP61303823 A JP 61303823A JP 30382386 A JP30382386 A JP 30382386A JP S63157273 A JPS63157273 A JP S63157273A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- node number
- pattern
- wiring
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 18
- 238000010586 diagram Methods 0.000 claims description 10
- 239000000470 constituent Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、集積回路のマスクパターン設計において幾
何学的設計規則検証を行うマスクパターン検証方法に関
するものである。
何学的設計規則検証を行うマスクパターン検証方法に関
するものである。
〔従来の技術)
従来より行われている集積回路のマスクパターン設計図
の自動検証の代表的方法として、幾何学的設計規則検証
、電気的設計規則検証1回路接続検証などが知られてい
る。
の自動検証の代表的方法として、幾何学的設計規則検証
、電気的設計規則検証1回路接続検証などが知られてい
る。
第3図はレイウド設計されたマスクパターン図であり、
2.6.8はアルミ図形、3.5はコンタクト図形、4
.7は拡散図形である。
2.6.8はアルミ図形、3.5はコンタクト図形、4
.7は拡散図形である。
次に第4図を用いて第3図のマスクパターンの検証方法
のうちの幾何学的設計規則検証について説明する。
のうちの幾何学的設計規則検証について説明する。
まず、回路図をもとにレイアウト設計された第3図に示
すマスクパターン図をデジタイズしてマスクパターンデ
ータを得る(ステップ11)。次いで図形同士の論理和
や論理積などの図形演算を行った後(ステップ12)、
同一構成層内の図形の線幅や2層間での図形間隔等の幾
何学的設計規則検証を行い(ステップ13)、エラーの
表示を行う(ステップ14)。
すマスクパターン図をデジタイズしてマスクパターンデ
ータを得る(ステップ11)。次いで図形同士の論理和
や論理積などの図形演算を行った後(ステップ12)、
同一構成層内の図形の線幅や2層間での図形間隔等の幾
何学的設計規則検証を行い(ステップ13)、エラーの
表示を行う(ステップ14)。
次に第5図を用いてマスクパターンデータに素子および
配線の接続情報を付加する方法について説明する。
配線の接続情報を付加する方法について説明する。
この方法は、まず、ステップ21でマスクパターンデー
タを得、このマスクパターンデータに対し図形演算等を
行うことによりトランジスタ、キャパシタンス、抵抗等
の素子を認識しくステップ22)、さらに素子相互の配
線の接続関係を認識した後(ステップ23)、電気的設
計規則検証を行い(ステップ24)、エラーの表示を行
う(ステップ25)手法の一部として知られている。
タを得、このマスクパターンデータに対し図形演算等を
行うことによりトランジスタ、キャパシタンス、抵抗等
の素子を認識しくステップ22)、さらに素子相互の配
線の接続関係を認識した後(ステップ23)、電気的設
計規則検証を行い(ステップ24)、エラーの表示を行
う(ステップ25)手法の一部として知られている。
〔発明が解決しようとする問題点)
一般に集積回路のマスクパターン設計における幾何学的
設計規則は、素子や配線の電気的特性を考慮して設定さ
れる。例えば、第3図のパターン図に示すように同じア
ルミ層で配線されるアルミ図形2.6.8でも電源配線
として使用されるアルミ図形2,6の場合と、他の信号
配線として使用されるアルミ図形8とでは、他の拡散図
形7との間隔9.10や線幅11.12等幾何学的設計
規則が異なるのが普通である。
設計規則は、素子や配線の電気的特性を考慮して設定さ
れる。例えば、第3図のパターン図に示すように同じア
ルミ層で配線されるアルミ図形2.6.8でも電源配線
として使用されるアルミ図形2,6の場合と、他の信号
配線として使用されるアルミ図形8とでは、他の拡散図
形7との間隔9.10や線幅11.12等幾何学的設計
規則が異なるのが普通である。
ところが、従来の幾何学的設計規則検証方法では、単な
るアルミ図形6.7同士の幾何学的設計規則検証は行え
るもののマスクパターン中の素子や、素子相互の配線接
続関係については考慮していないため、電気的特性を考
慮した電源配線だけのアルミ図形2,6、コンタクト図
形3.5、拡散図形4と他の拡散図形7.アルミ図形8
との幾何学的設計規則検証などは行えないという問題点
があった。
るアルミ図形6.7同士の幾何学的設計規則検証は行え
るもののマスクパターン中の素子や、素子相互の配線接
続関係については考慮していないため、電気的特性を考
慮した電源配線だけのアルミ図形2,6、コンタクト図
形3.5、拡散図形4と他の拡散図形7.アルミ図形8
との幾何学的設計規則検証などは行えないという問題点
があった。
この発明は、かかる問題点を解決するためになされたも
ので、電気的特性を考慮した幾何学的設計規則検証を行
えるマスクパターン検証方法を得ることを目的とする。
ので、電気的特性を考慮した幾何学的設計規則検証を行
えるマスクパターン検証方法を得ることを目的とする。
この発明に係るマスクパータン検証方法は、マスクパタ
ーン図の特定図形に指標を付与した後、各構成層別にデ
ジタイズしてマスクパターンデータを得る第1の手順と
、素子および配線の接続関係を認識′する第2の手順と
、各素子の素子番号および各配線のノード番号を決めた
後、素子を構成している個々の図形データおよび配線を
構成している個々の図形データに独自の素子番号および
ノード番号を付与する第3の手順と、特定の素子番号ま
たはノード番号を持つ特定図形を抽出する第4の手順と
、この第4の手順で抽出された特定図形と、この特定図
形と異なる素子番号またはノード番号が付与された図形
データとの間で幾何学的設計規則の検証を行う第5の手
順とを含むものである。
ーン図の特定図形に指標を付与した後、各構成層別にデ
ジタイズしてマスクパターンデータを得る第1の手順と
、素子および配線の接続関係を認識′する第2の手順と
、各素子の素子番号および各配線のノード番号を決めた
後、素子を構成している個々の図形データおよび配線を
構成している個々の図形データに独自の素子番号および
ノード番号を付与する第3の手順と、特定の素子番号ま
たはノード番号を持つ特定図形を抽出する第4の手順と
、この第4の手順で抽出された特定図形と、この特定図
形と異なる素子番号またはノード番号が付与された図形
データとの間で幾何学的設計規則の検証を行う第5の手
順とを含むものである。
この発明においては、第1の手順で得たマスクパターン
データおよび第2の手順で認識した情報を基にして、第
3の手順で素子を構成している個々の図形データおよび
配線を構成している個々の図形データに独自の素子番号
およびノード番号が付与され、第5の手順で、第4の手
順で抽出された特定図形と、この特定図形と異なる素子
番号またはノード番号が付与された図形との間で幾何学
的設計規則の検証が行われる。
データおよび第2の手順で認識した情報を基にして、第
3の手順で素子を構成している個々の図形データおよび
配線を構成している個々の図形データに独自の素子番号
およびノード番号が付与され、第5の手順で、第4の手
順で抽出された特定図形と、この特定図形と異なる素子
番号またはノード番号が付与された図形との間で幾何学
的設計規則の検証が行われる。
第1図はこの発明のマスクパターン検証方法の一実施例
の手順を示すフローチャートである。
の手順を示すフローチャートである。
以下その手順を説明する。
まず、第1の手順として、例えばCMOSマスクパター
ン図に対し、第2図に示すように特定図形として電源配
線であることを示す指標としてのテキストVDD Iを
電源パッド図形上に付与した後、アルミ図形2.6.8
をアルミ層、拡散図形4.7を拡散層、コンタクト図形
3.5をコンタクト層等とし、各構成層別にデジタイズ
し、さらにテキストデータをテキスト層に入力してマス
クパターンデータを得る(ステップ1)。
ン図に対し、第2図に示すように特定図形として電源配
線であることを示す指標としてのテキストVDD Iを
電源パッド図形上に付与した後、アルミ図形2.6.8
をアルミ層、拡散図形4.7を拡散層、コンタクト図形
3.5をコンタクト層等とし、各構成層別にデジタイズ
し、さらにテキストデータをテキスト層に入力してマス
クパターンデータを得る(ステップ1)。
次いで第2の手順として、図形同士の論理和や論理積な
どの図形演算を行い、マスクパターンデータ中の素子お
よび配線の接続関係を認識する(ステップ2)。
どの図形演算を行い、マスクパターンデータ中の素子お
よび配線の接続関係を認識する(ステップ2)。
次いで第3の手順として、各素子の素子番号および各配
線のノード番号を決めた後、素子を構成している個々の
図形データに独自の素子番号を、配線を構成している個
々の図形データについては、等電位図形毎に独自のノー
ド番号を付与する(ステップ3)。ここでは電源配線を
示すテキスト■DDの付いている図形と等電位の図形に
はノード番号を1とし、各等電位図形を構成している個
々の図形データにノード番号を図形情報の1つとして持
たせた。
線のノード番号を決めた後、素子を構成している個々の
図形データに独自の素子番号を、配線を構成している個
々の図形データについては、等電位図形毎に独自のノー
ド番号を付与する(ステップ3)。ここでは電源配線を
示すテキスト■DDの付いている図形と等電位の図形に
はノード番号を1とし、各等電位図形を構成している個
々の図形データにノード番号を図形情報の1つとして持
たせた。
次いで第4の手順として、幾何学的設計規則検証を行い
たい素子番号やノード番号を持つ特定図形を抽出する(
ステップ4)。例えば特定図形として、ノード番号1の
付いているアルミ層のアルミ図形、コンタクト層のコン
タクト図形、および拡散層の拡散図形を抽出することに
より電源配線の図形全体を抽出できる。
たい素子番号やノード番号を持つ特定図形を抽出する(
ステップ4)。例えば特定図形として、ノード番号1の
付いているアルミ層のアルミ図形、コンタクト層のコン
タクト図形、および拡散層の拡散図形を抽出することに
より電源配線の図形全体を抽出できる。
次いで第5の手順として、第4の手順で抽出した特定図
形としての電源配線の図形と、拡散層の拡散図形等のう
ち持っているノード番号が1以外の図形データとの間で
間隔等幾何学的設計規則の検証を行うことにより、電源
配線と電源以外の拡散層図形との間で幾何学的設計規則
検証を行う(ステップ5)。
形としての電源配線の図形と、拡散層の拡散図形等のう
ち持っているノード番号が1以外の図形データとの間で
間隔等幾何学的設計規則の検証を行うことにより、電源
配線と電源以外の拡散層図形との間で幾何学的設計規則
検証を行う(ステップ5)。
この時、エラーが検出されればエラーの表示を行う(ス
テップ6)。
テップ6)。
なお、上記実施例では特定図形として電源配線を抽出し
た場合について説明したが、この発明がこれに限定され
るものでないことはいうまでもない。
た場合について説明したが、この発明がこれに限定され
るものでないことはいうまでもない。
(発明の効果)
この発明は以上説明したとおり、マスクパターン図の特
定図形に指標を付与した後、各構成層別にデジタイズし
てマスクパターンデータを得る第1の手順と、素子およ
び配線の接続関係を認識する第2の手順と、各素子の素
子番号および各配線のノード番号を決めた後、素子を構
成している個々の図形データおよび配線を構成している
個々の図形データに独自の素子番号およびノード番号を
付与する第3の手順と、特定の素子番号またはノード番
号を持つ特定図形を抽出する第4の手順と、この第4の
手順で抽出された特定図形と、この特定図形と異なる素
子番号またはノード番号が付与された図形データとの間
で幾何学的設計規則の検証を行う第5の手順とを含むの
で、従来不可能であった電気的特性を考慮した幾何学的
設計規則検証が行え、より高品質な集積回路マスクパタ
ーン設計を行うことができるという効果がある。
定図形に指標を付与した後、各構成層別にデジタイズし
てマスクパターンデータを得る第1の手順と、素子およ
び配線の接続関係を認識する第2の手順と、各素子の素
子番号および各配線のノード番号を決めた後、素子を構
成している個々の図形データおよび配線を構成している
個々の図形データに独自の素子番号およびノード番号を
付与する第3の手順と、特定の素子番号またはノード番
号を持つ特定図形を抽出する第4の手順と、この第4の
手順で抽出された特定図形と、この特定図形と異なる素
子番号またはノード番号が付与された図形データとの間
で幾何学的設計規則の検証を行う第5の手順とを含むの
で、従来不可能であった電気的特性を考慮した幾何学的
設計規則検証が行え、より高品質な集積回路マスクパタ
ーン設計を行うことができるという効果がある。
第1図はこの発明のマスクパターン検証方法の一実施例
の手順を示すフローチャート、第2図はレイアウト設計
されたマスクパターンに指標を付与した状態を示す図、
第3図は指標を付す前のレイアウト設計されたマスクパ
ターンを示す図、第4図、第5図は従来のマスクパター
ン検証方法の手順をそれぞれ示すフローチャートである
。 図中、1はテキスト、2,6.8はアルミ図形、3.5
はコンタクト図形、4.7は拡散図形第1図 第2図 第3図
の手順を示すフローチャート、第2図はレイアウト設計
されたマスクパターンに指標を付与した状態を示す図、
第3図は指標を付す前のレイアウト設計されたマスクパ
ターンを示す図、第4図、第5図は従来のマスクパター
ン検証方法の手順をそれぞれ示すフローチャートである
。 図中、1はテキスト、2,6.8はアルミ図形、3.5
はコンタクト図形、4.7は拡散図形第1図 第2図 第3図
Claims (1)
- マスクパターン図の特定図形に指標を付与した後、各
構成層別にデジタイズしてマスクパターンデータを得る
第1の手順と、素子および配線の接続関係を認識する第
2の手順と、前記各素子の素子番号および前記各配線の
ノード番号を決めた後、前記素子を構成している個々の
図形データおよび前記配線を構成している個々の図形デ
ータに独自の素子番号およびノード番号を付与する第3
の手順と、特定の前記素子番号または前記ノード番号を
持つ特定図形を抽出する第4の手順と、この第4の手順
で抽出された前記特定図形と、この特定図形と異なる前
記素子番号または前記ノード番号が付与された前記図形
データとの間で幾何学的設計規則の検証を行う第5の手
順とを含むことを特徴とするマスクパターン検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61303823A JPS63157273A (ja) | 1986-12-22 | 1986-12-22 | マスクパタ−ン検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61303823A JPS63157273A (ja) | 1986-12-22 | 1986-12-22 | マスクパタ−ン検証方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63157273A true JPS63157273A (ja) | 1988-06-30 |
Family
ID=17925734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61303823A Pending JPS63157273A (ja) | 1986-12-22 | 1986-12-22 | マスクパタ−ン検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63157273A (ja) |
-
1986
- 1986-12-22 JP JP61303823A patent/JPS63157273A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
JPS63157273A (ja) | マスクパタ−ン検証方法 | |
JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
JPS6126243A (ja) | Lsiア−トワ−クデ−タの回路接続照合出力装置 | |
JPH01130279A (ja) | マスクパターンの配線容量算出方法 | |
JPH07271836A (ja) | 配線間隔決定方法 | |
JP2833886B2 (ja) | 半導体集積回路の自動レイアウト手法 | |
JPS5858809B2 (ja) | 半導体装置の製造方法 | |
JP2630218B2 (ja) | 回路設計装置 | |
JP3514892B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
JPH01106175A (ja) | マスクパターンの配線面積算出方法 | |
JPH03118665A (ja) | デザインルールチェック方式 | |
JP3076159B2 (ja) | 半導体集積回路のレイアウト検証方法 | |
JP3394321B2 (ja) | 集積回路の論理シミュレーション方法 | |
JP2940124B2 (ja) | 基板cad装置 | |
JPH1031691A (ja) | マスクパターンデータのレイアウト検証装置 | |
JPH08123829A (ja) | レイアウト情報抽出方法 | |
JPH02298048A (ja) | 自動レイアウトシステム | |
JPH05191270A (ja) | ワイヤードオア方法およびワイヤードオア回路 | |
JP2003158184A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
JPH06244283A (ja) | Lsiレイアウトパターン検証装置 | |
JPH0529953B2 (ja) | ||
JPH0623988B2 (ja) | 電子回路レイアウトの生成方法 | |
JPH06348781A (ja) | レイアウト検証装置 |