JP2921294B2 - レイアウト設計方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩ（大規模集積回
路）のレイアウト設計支援システムに関し、特にＬＳＩ
内部の機能ブロックの配置及び概略配線経路の作成に使
用されるＬＳＩのフロアプランシステムに関する。

【０００２】

【従来の技術】図１０は、従来のこの種のレイアウト設
計方法（以下、フロアプランシステムともいう）の概略
を示すフローチャート図である。

【０００３】入力処理１０３では形状情報１０１及び接
続情報１０２を読み込む。この形状情報１０１には、Ｌ
ＳＩチップ内部に配置される機能ブロック（以下、短に
「ブロック」という）の形状及び端子位置の情報が含ま
れている。ここで取り扱われるブロックには既にその内
部のレイアウト設計が完了しているブロック（以下、
「ハードブロック」という）と、内部のレイアウトが最
終的に確定していないブロック（以下、「ソフトブロッ
ク」という）との２種類がある。一方、接続情報には、
これらのブロックの端子間の接続関係を示す情報が記述
されている。この接続情報は、通常、回路図エディタか
ら出力されるが、回路図エディタ上では複数の信号がま
とまって一つのデータを構成する場合、これらの信号が
通る複数の配線を一つにまとめて束配線という形状で記
述することがある。

【０００４】例えば、図１１は回路図エディタ上でのイ
メージを示す図である。この図１１において、符号１０
８，１０９はブロック、符号１１０，１１１は個別の配
線、符号１１２は複数の配線からなる束配線である。通
常の配線１１０，１１１は端子１１３〜１１６に接続さ
れるが、束配線１１２は複数の配線が束になったもので
あるからこのような端子とは接続できない。従って、回
路図エディタ上では、ブロック上に束端子１１７，１１
８を設け、束配線１１２はこれらの束端子に接続され
る。

【０００５】しかし、実際にレイアウトを作成する際に
は、回路エディタ上の束配線及び束端子のように複数の
配線及び端子が物理的に同一座標上に存在することはで
きない。このため、通常は、フロアプランシステムに入
力される前に接続情報中の束配線及び束端子を展開し、
個別の複数の配線及び端子に記述する。

【０００６】配置処理１０４では、オペレータが各ブロ
ックの配置をフロアプランシステムの画面上で会話的に
決定する。

【０００７】概略配線経路作成処理１０５では、配置さ
れたブロックの端子間を結ぶ配線を会話的に作成する。
この概略配線経路作成処理１０５においては、特定の配
線についてその経路を指定するが、回路図エディタ上で
束配線として記述されていた配線群は本来まとまって一
つのデータを構成するものであるから、配線経路として
も同一であることが好ましい場合が多い。従って、これ
ら束配線が展開された配線群が同一の配線経路となるよ
うに、オペレータはフロアプラン画面上で会話的に配線
経路を作成する。

【０００８】図１２はこの概略配線経路作成途中のフロ
アプラン画面のイメージを示す図である。符号１１９〜
１１２は配置されたブロック、符号１２３，１２４は回
路図エディタ上では束端子として表されていた端子群、
符号１２５は回路図エディタ上では束配線として表され
ていた配線群であり、これらの配線について同一の経路
を作成したところである。

【０００９】出力処理１０６では、このようにして作成
したブロックの配線情報及び概略配線経路の情報１０７
を定められた書式で出力する。これにより、フロアプラ
ンが完了する、

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
た従来のフロアプランシステムでは以下に示す問題点が
ある。即ち、従来のフロアプランシステムは、束配線及
び束端子を含む接続情報をそのまま入力することができ
ないため、事前に接続情報中の束配線及び束端子を展開
し個別の配線及び端子に記述しておく必要がある。この
ため、回路図エディタ上で関連の強い配線群をまとめて
取り扱うため束配線として作成した情報が、フロアプラ
ンシステムに入力されるときには失われてしまう。従っ
て、フロアプランシステム上で配線を取り扱う際には、
展開後の配線の名称等からオペレータがその関連性を考
慮しなければならない。また、従来のフロアプランシス
テムは、束配線を会話的に入力する手段をもたないた
め、関連の強い配線群に同一の概略配線経路を指定する
場合、オペレータは各配線毎に経路を作成する操作を繰
り返さなければならない。更に、会話的に束配線を入力
する手段を備えていたとしても、ハードブロックの端子
は束端子ではなく個別の端子となっているため、直接束
配線を接続することができない。

【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、束配線の接続情報を直接入力し、束配線を
個別の配線に展開して端子との配線経路を作成すること
ができるＬＳＩのフロアプランシステムを提供すること
を目的とする。

【００１２】

【課題を解決するための手段】本発明に係るレイアウト
設計方法は、少なくとも端子位置の情報を含むレイアウ
トが確定しているハードブロックと端子位置の情報を含
むレイアウトが確定していないソフトブロックとを機能
ブロックとしてＬＳＩチップ内部に有するレイアウト設
計方法において、前記機能ブロックの形状情報と前記機
能ブロック間の端子間の接続関係及び束配線の接続関係
を示す接続情報を読み込む入力処理ステップと、前記機
能ブロックの配置を決定する配置処理ステップと、配置
された前記機能ブロックがハードブロックである場合は
該ハードブロックの端子群の近傍に前記束配線の端点で
ある束端子を配置し、配置された前記機能ブロックがソ
フトブロックである場合は前記束配線を束端子を介して
該ソフトブロックと接続する概略配線経路作成処理ステ
ップと、前記束配線と前記束端子を個々の配線及び端子
に展開する束配線情報展開処理ステップと、前記ハード
ブロックの端子群と前記束配線情報展開処理により前記
ハードブロックの近傍に展開された端子群との接続の対
応付けを行う配線端子対応付処理ステップと、対応付け
られた前記ハードブロックの端子群と前記ハードブロッ
クの近傍に展開された端子群とを接続する経路補完処理
ステップと、前記機能ブロック及び該機能ブロックの端
子群の配置情報、機能ブロック間の端子群間の接続情報
を含む個別の配線経路情報とを所定の書式で出力する出
力処理ステップとを含むことを特徴とする。

【００１３】

【作用】本発明においては、暫定的配線経路作成手段に
より、束配線を含む配線経路を暫定的に作成する。この
場合に、束配線の端点は束端子に接続されるか、又は端
子群の近傍に未接続の状態で配置される。その後、束配
線展開手段が前記束配線を個別の配線に展開する。そし
て、この展開された配線の各端点と機能ブロックの端子
との間の配線経路を、配線経路補完手段により補完す
る。これにより、回路図エディタから出力される束配線
の接続情報を活かしつつ、束配線を展開した配線群の配
線経路を決定することができる。

【００１４】なお、前記束配線展開手段に、前記機能ブ
ロックの端子に対応させて前記配線の端点を移動させる
配線端点移動処理手段を設けることにより、束配線が展
開されてなる配線の端点と機能ブロックの端子とを接続
する配線が斜め配線となることを回避できる。これによ
り、最短距離による配線ではないものの、配線の視認性
が向上するという効果を得ることができる。

【００１５】

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。

【００１６】図１は、本発明の第１の実施例に係るＬＳ
Ｉのフロアプランシステムの概略を示すフローチャート
図である。

【００１７】入力処理３は、従来と同様に、形状情報１
と接続情報２とを読み込む。但し、従来と異なり、接続
情報２には束配線形式の記述も含まれている。

【００１８】配置処理４では、従来のフロアプランシス
テムと同様に、オペレータが会話的にブロックの配置を
決定する。

【００１９】概略配線経路作成処理５では配線経路の作
成を会話的に行うが、従来の通常の配線に加えて、束配
線に関しても経路の作成を行う。

【００２０】図２は、本実施例におけるフロアプラン画
面の例である。符号１０〜１３は機能ブロックであり、
特に符号１２は束配線と接続をもつハードブロック、符
号１３は束配線と接続をもつソフトブロックである。ま
た、ハードブロック１２は、その内部のレイアウトが物
理的に確定している。従って、このブロック１２では、
束配線と接続される端子も、個別の端子群１４として存
在している。この端子群１４に束配線１６をそのまま接
続することはできないため、束配線１６の端点は暫定的
に端子群１４の近傍に未接続の状態で配置される。一
方、ソフトブロック１３においては、束配線と接続され
る端子は仮想的に束端子１５として設けられている。符
号１６は作成された束配線の経路であり、このソフトブ
ロック１３の束端子１５に接続されている。

【００２１】束配線展開処理６ではこのようにして配置
された束配線及び束端子の情報を展開する。図３は束配
線展開処理の詳細なフローチャート図である。

【００２２】先ず、束配線情報展開処理１７が行われ
る。図４は展開処理前及び処理後の配線を図形的に表し
たものである。図４（ａ）の符号２１は展開処理前の束
配線であり、この束配線２１には配線名としてｂｕｓ
（０：７）が付けられている。この場合に、配線名ｂｕ
ｓ（０：７）は名称ｂｕｓと添え字（０：７）とを連結
したものであり、添え字（０：７）はこの束配線が０か
ら７までの８本の配線の束であることを示している。束
配線情報展開処理１７では、この束配線を図４（ｂ）に
示すように８本の個別の配線からなる配線群２２に展開
する。このとき、各配線の名称は展開前の束配線名の添
え字部分（０：７）を展開し、その各添え字を名称ｂｕ
ｓに連結することによって、ｂｕｓ０，ｂｕｓ１，ｂｕ
ｓ２，…，ｂｕｓ７というように順に付けられる。

【００２３】束端子情報展開処理１８では、束配線の展
開と同様に、ソフトブロック上に存在する束端子も個別
の端子に展開する。そして、展開後の端子名の付与も、
束配線の場合と同様に行われる。

【００２４】配線・端子対応付処理１９では、束配線と
接続関係をもちながら、最初から個別の端子として存在
していたハードブロック上の端子群と、束配線が展開さ
れた配線群との対応付けを行う。ここで対応が付けられ
たものに関し、経路補完処理２０で配線端点と端子との
間の経路を補完する。

【００２５】図５は補完された配線経路の例である。例
えば、この例に示すように、束配線が展開された配線群
２３の端点２４と、各配線に対応する端子２５との間
を、最短距離となるように配線２６を補完する。

【００２６】図６は経路補完処理２０後の全体の経路を
示したものである。ブロック２７〜３０は夫々図２のブ
ロック１０〜１３に対応し、端子群３１，３２は夫々図
２の端子群１４及び束端子１５に対応し、配線群３３は
図２の束配線１６に対応している。図２において示した
束配線により形成され、且つ一部の端子には接続されて
いなかった不完全な配線経路が、経路補完処理後には、
図６に示すように、展開された個別の配線群３３による
完全な配線経路となる。

【００２７】束配線展開処理６が終了すると、出力処理
７が行われる。出力処理７では作成されたブロックの配
置・概略配線経路情報８と共に接続情報９も出力する。
この接続情報９では入力の接続情報２中に存在した束配
線の記述が、全て個別の配線に展開された記述になって
いる。

【００２８】本実施例においては、束配線の記述を含む
接続情報を入力として、会話的に束配線の概略配線経路
を作成し、その後束配線を個別の配線に展開し、展開さ
れた個別の配線の集合としての概略配線経路を出力する
ことが可能となる。これにより、従来の配置配線ツール
へのインタフェースの整合をとることができる。

【００２９】図７は本発明の第２の実施例に係るＬＳＩ
のフロアプランシステムの束配線展開処理を示すフロー
チャート図である。

【００３０】本実施例は、第１の実施例の束配線展開処
理（図３参照）に対し、配線端点移動処理３７が設けら
れている点が異なっている。即ち、束配線情報展開処理
３４、束端子情報展開処理３５、配線・端子対応付処理
３６及び経路補完処理３８は、図２に示す束配線情報展
開処理１７、束端子情報展開処理１８、配線・端子対応
付処理１９及び経路補完処理２０に対応し、同様の処理
を行なう。従って、本実施例の概略のフローチャート及
び束配線展開処理のその他の部分は、第１の実施例と基
本的に同一である。

【００３１】図８は、配線端点移動処理３７の内容を示
す図である。符号３９は束配線が展開された配線群、符
号４０はこれらの配線と接続をもつ端子群である。配線
ｂｕｓ０の配線端点移動処理前の端点はｂの位置であ
る。この端点ｂと端子ｐｉｎ０とをそのまま最短距離で
結ぶと図中破線で示すように斜め配線を含む経路とな
る。配線端点移動処理３７では、このような斜め配線を
回避するために、配線ｂｕｓ０の端点を図中ａに示す位
置まで移動させる。このａの位置は、端子ｐｉｎ０とｙ
座標が等しい位置である。また、配線ｂｕｓ７について
は、その端点をｃに示す位置からｄに示す位置に移動さ
せる。このように各配線の端点を移動させることによ
り、経路補完処理３８において補完される経路が斜め配
線となることを回避できる。

【００３２】図９は、配線ｂｕｓ０〜ｂｕｓ７の全てに
ついて配線端点移動処理３７を行ない、経路補完処理３
８を行なった後の状態を示す図である。配線群４１の各
配線は相互に平行に配列されて、端子群４２の各端子に
接続される。本実施例においては、第１の実施例（図
５）に比して、斜め配線の発生を防止したことにより、
最短の経路ではないものの、配線群４１の視認性が高い
という効果を得ることができる。

【００３３】

【発明の効果】以上説明したように本発明によれば、Ｌ
ＳＩチップ内部にハードブロックとソフトブロックとが
混在する場合であっても、束配線が同一の配線経路とな
るように各配線経路を決めることができ、束配線の入力
及び接続が可能であるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るＬＳＩのフロアプ
ランシステムの概略を示すフローチャート図である。

【図２】第１の実施例におけるフロアプラン画面の例で
ある。

【図３】第１の実施例における束配線展開処理の詳細な
フローチャート図である。

【図４】（ａ）は展開処理前の配線を図形的に表した
図、（ｂ）は図４は展開処理後の配線を図形的に表した
図である。

【図５】第１の実施例において補完された配線経路の例
である。

【図６】第１の実施例における経路補完処理後の全体の
経路を示す図である。

【図７】本発明の第２の実施例に係るＬＳＩのフロアプ
ランシステムの束配線展開処理を示すフローチャート図
である。

【図８】第２の実施例における配線端点移動処理の内容
を示す図である

【図９】第２の実施例において経路補完処理を行なった
後の状態を示す図である。

【図１０】従来のフロアプランシステムの概略を示すフ
ローチャート図である。

【図１１】回路図エディタ上でのイメージを示す図であ
る。

【図１２】概略配線経路作成途中のフロアプラン画面の
イメージを示す図である。

【符号の説明】

１０〜１３，２７〜３０，１０８，１０９，１１９〜１
２２，１１９〜１２２；機能ブロック １４，２５，３１，３２，４０，４２，１２３，１２
４；端子群 １５，１１７，１１８；束端子 １６，２１，１１２；束配線 ２２，２３，２６，３３，３９，４１，１２５；配線群 ２４；端点 １１０，１１１；配線 １１３〜１１６；端子

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 少なくとも端子位置の情報を含むレイア
   ウトが確定しているハードブロックと端子位置の情報を
   含むレイアウトが確定していないソフトブロックとを機
   能ブロックとしてＬＳＩチップ内部に有するレイアウト
   設計方法において、 前記機能ブロックの形状情報と前記機能ブロック間の端
   子間の接続関係及び束配線の接続関係を示す接続情報を
   読み込む入力処理ステップと、 前記機能ブロックの配置を決定する配置処理ステップ
   と、 配置された前記機能ブロックがハードブロックである場
   合は該ハードブロックの端子群の近傍に前記束配線の端
   点である束端子を配置し、配置された前記機能ブロック
   がソフトブロックである場合は前記束配線を束端子を介
   して該ソフトブロックと接続する概略配線経路作成処理
   ステップと、 前記束配線と前記束端子を個々の配線及び端子に展開す
   る束配線情報展開処理ステップと、 前記ハードブロックの端子群と前記束配線情報展開処理
   により前記ハードブロックの近傍に展開された端子群と
   の接続の対応付けを行う配線端子対応付処理ステップ
   と、 対応付けられた前記ハードブロックの端子群と前記ハー
   ドブロックの近傍に展開された端子群とを接続する経路
   補完処理ステップと、 前記機能ブロック及び該機能ブロックの端子群の配置情
   報、機能ブロック間の端子群間の接続情報を含む個別の
   配線経路情報とを所定の書式で出力する出力処理ステッ
   プ と、 を含むことを特徴とするレイアウト設計方法。
2. 【請求項２】 前記束配線情報展開処理ステップにより
   展開された前記ハードブロック近傍の端子群と前記ハー
   ドブロックの端子群とを接続する各配線の距離が最小距
   離となるように、前記ハードブロック近傍の端子群の位
   置を移動させる配線端点移動処理ステップを更に含むこ
   とを特徴とする請求項１に記載のレイアウト設計方法。