JPH03101232A - 集積回路内の配置配線方法 - Google Patents

集積回路内の配置配線方法

Info

Publication number
JPH03101232A
JPH03101232A JP23891089A JP23891089A JPH03101232A JP H03101232 A JPH03101232 A JP H03101232A JP 23891089 A JP23891089 A JP 23891089A JP 23891089 A JP23891089 A JP 23891089A JP H03101232 A JPH03101232 A JP H03101232A
Authority
JP
Japan
Prior art keywords
wiring
signal propagation
timing
propagation speed
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23891089A
Other languages
English (en)
Inventor
Kenichi Takatsuki
高槻 賢一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23891089A priority Critical patent/JPH03101232A/ja
Publication of JPH03101232A publication Critical patent/JPH03101232A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は集積回路内における素子の配置配線を自動的
に行う配置配線装置が実行する集積回路内の配置配線方
法に関するものである。
〔従来の技術〕
第7図は従来の配置配線装置で実施される配線の信号伝
搬タイミングの期待値を説明するためのタイミングチャ
ートである。図中のA、B、Cは集積回路内の配線を示
す。配線Bは配線Aより信号伝搬タイミングが5ns遅
れ、配線Cは配線Bより信号伝搬タイミングが5ns遅
れていることを示している。第8図は従来の配置配線装
置が実行する配置配線方法を説明するためのフローチャ
ートである。第8図中の1は記憶素子などのセルを配置
する配置ステップ、2はセル間を接続する配線ステップ
、3は信号伝搬タイミングの改善を行う改善ステップで
ある。第9図はこの従来例において信号伝搬速度タイミ
ングを改善する前の配置配線結果を示す図である。第9
図中の4はセル、5は配線A、6は配線B、7は配線C
である。第10図はこの従来例において信号伝搬速度タ
イミングの改善以前の配置配線結果の信号伝搬速度タイ
ミングを示すタイミングチャートである。第11図はこ
の従来例において信号伝搬タイミングの改善後の配置配
線結果を示す図である。第11図中の9は配線Bの信号
伝搬速度を遅延させる遅延素子、10は配線Cに冗長性
を持たせる冗長配線である。第12図はこの従来例にお
いて信号伝搬タイミングの改善後の配置配線結果の信号
伝搬タイミングを示すタイミングチャートである。
次に第7図〜第12図を参照してこの従来例の動作につ
いて説明する。配置ステップl及び配線ステップ2にお
いて、クリティカルな配線が短くなるよう、また集積回
路の面積が小さくなるよう考慮して、セル4を配置し、
セル4間の配線、即ち配線A(5)、配線B(6)、配
線C(7)を行い、その結果第9図に示す配置配線結果
を得る。
次に、第7図に示す信号伝搬速度のタイミングの期待値
と第9図に示す配置配線結果より得られる第10図の信
号伝搬速度のタイミングとを比較し、第7図の期待値に
合わせるための配置配線の改善を改善ステップ3におい
て行う。この場合、最も信号伝搬速度が速くなければな
らない配wAA(5)は、配置ステップ1及び配線ステ
ップ2においてクリティカル配線として考慮され、すで
に最短長となっているため、配線B(6)及び配線C(
7)を遅くすることによって信号伝搬タイミングの期待
値を満足させる。信号伝搬速度を遅くする手法として、
第11図に示すように、遅延素子9を挿入する方法と、
配線長に冗長性を持たせる冗長配線10が用いられてい
る方法とがある。
〔発明が解決しようとする課題〕
従来の配置配線方法は以上のように実施されるので、信
号伝搬速度の改善のための遅延素子、及び冗長配線によ
り、集積回路の面積が増大するという問題や、配線の信
号伝搬速度を遅らせる方向への改修のため集積回路の速
度性能が低下するなどの問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、集積回路の面積を増大させずに、また、速度
性能を低下させずに期待値通りの信号伝搬タイミングを
得ることができる集積回路内の配置配線方法を提供する
ことを目的とする。
〔課題を解決するための手段〕
この発明に係る集積回路内の配置配線方法は、信号伝搬
速度の速い配線層8を設け、複数の信号線に相対的に与
えられたタイミング・スペックを基に配線A、B、Cの
信号伝搬速度を相対的に評価し、その結果与えられたタ
イミング・スペックより信号伝搬速度が期待値より遅い
配線の一部を適切な長さだけ信号伝搬速度の速い配線層
8に置き換えることを特徴とするものである。
〔作用〕
配線A、B、Cの信号伝搬速度は複数の信号線に相対的
に与えられたタイミング・スペックを基に相対的に評価
され、その結果与えられたタイミング・スペックより信
号伝搬速度が期待値より遅い例えば配線Aの一部は適切
な長さだけ信号伝搬速度の速い配線層8に置き換えられ
る。
〔発明の実施例〕
第1図はこの発明の一実施例に係る配置配線方法を用い
た配置配線装置で実施される配線の期待値の信号伝搬タ
イミングを示すタイミングチャートである。第2図はこ
の実施例の配置配線装置が実行する配置配線方法を説明
するためのフローチャートである。第3図はこの実施例
において信号伝搬速度タイミングを改善する前の配置配
線結果を示す図である。第4図はこの実施例において・
信号伝搬速度タイミングの改善以前の配置配線結果の信
号伝搬速度タイミングを示すタイミングチャトである。
第5図はこの実施例において信号伝搬速度改善後の配置
配線結果を示す図である。第6図は第5図の配置配線結
果での信号伝搬速度タイミングを示すタイミングチャー
トである。
第1図〜第6図において、第7図〜第12図に示す構成
要素に対応するものには同一の符号を付し、その説明を
省略する。第5図において8は信号伝搬速度の速い配線
層を示す。
次にこの実施例の動作を説明する。第2図の配置ステッ
プ1、及び配線ステップ2においてクリティカルな配線
が短くなるよう、また、集積回路の面積が小さくなるよ
う考慮してセル4を配置し、セル4間の配線、即ち配線
A(5)、配線B(6)、配線C(7)を行い、第3図
に示す配置配線結果を得る。
次に、第1図に示す信号伝搬速度のタイミングの期待値
と第3図に示す配置配線の結果より得られる第4図の信
号伝搬速度のタイミングとを比較し、第1図の期待値に
合わせるための改善を改善ステップ3にて行う。上記期
待値は、複数の信号線に相対的に与えられ信号伝搬のタ
イミングを示すタイミング・スペックを基に配線A、B
、Cの信号伝搬速度を相対的に評価し、その結果与えら
れたタイミング・スペックより得られた信号伝搬速度と
比較するための値である。
この信号伝搬速度改善のステップ3においては、信号伝
搬速度の最も遅くてよい配線C17Jを基準にして期待
値より伝搬速度の遅い配線A(5)と配線B(6)との
1部を期待値のタイミングに合うよう適切な長さだけ信
号伝搬速度の速い配線層8に置き換える。以上により、
第5図に示す改善結果を得、第6図に示すように、第1
図の期待値に合った配線の信号伝搬速度のタイミングと
することができる。
〔発明の効果〕
以上のように、この発明によれば信号伝搬速度の遅すぎ
る配線の1部を信号伝搬速度の速い配線層に置き換える
ようにしたので、集積回路の面積が増大することなく、
また、速度性能を低下させずに期待値通りの信号伝搬タ
イミングを得ることができ、したがって集積回路の動作
速度性能を向上させる方向に改善できるという効果が得
られる。
【図面の簡単な説明】
第1図はご1明の一実施例における信号伝搬速度のタイ
ミングの期待値を説明するためのタイミングチャート、
第2図はこの発明の一実施例の処理フローを示すフロー
チャート、第3図はこの発明の一実施例における配置配
線ステップの結果を示す図、第4図はこの発明の一実施
例における配置配線ステップでの信号伝搬タイミングを
示すタイミングチャート、第5図はこの発明の一実施例
での信号伝搬速度タイミング改善結果を示す図、第6図
はこの発明の一実施例での改善結果の信号伝搬タイミン
グを示すタイミングチャート、第7図は従来の配置配線
装置での信号伝搬タイミングの期待値を説明するための
タイミングチャート、第8図は従来装置での処理フロー
を示すフローチャート、第9図は従来装置における配置
配線ステップでの結果を示す図、第10図は従来の装置
における配置配線ステップの結果での信号伝搬速度タイ
ミングを示すタイミングチャート、第11図は従来装置
での信号伝搬速度改善結果を示す図、第12図は従来装
置で改善後の信号伝搬速度タイミングを示すタイミング
チャートである。 1・・・配置ステップ、2・・・配線ステップ、3・・
・改善ステップ、4・・・セル、5・・・配線A、6・
・・配線B、7・・・配線C18・・・信号伝搬速度の
速い配線層。 第1図

Claims (1)

    【特許請求の範囲】
  1. 信号伝搬速度の速い配線層を備え、複数の信号線に相対
    的に与えられ信号伝搬のタイミングを示すタイミング・
    スペックを基に配線の信号伝搬速度を相対的に評価し、
    その結果与えられたタイミング・スペックより信号伝搬
    速度が期待値より遅い配線の一部を適切な長さだけ信号
    伝搬速度の速い配線層に置き換えることを特徴とする集
    積回路内の配置配線方法
JP23891089A 1989-09-14 1989-09-14 集積回路内の配置配線方法 Pending JPH03101232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23891089A JPH03101232A (ja) 1989-09-14 1989-09-14 集積回路内の配置配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23891089A JPH03101232A (ja) 1989-09-14 1989-09-14 集積回路内の配置配線方法

Publications (1)

Publication Number Publication Date
JPH03101232A true JPH03101232A (ja) 1991-04-26

Family

ID=17037087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23891089A Pending JPH03101232A (ja) 1989-09-14 1989-09-14 集積回路内の配置配線方法

Country Status (1)

Country Link
JP (1) JPH03101232A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100956A (ja) * 1998-09-25 2000-04-07 Hitachi Ltd 半導体集積回路の配線条件処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100956A (ja) * 1998-09-25 2000-04-07 Hitachi Ltd 半導体集積回路の配線条件処理方法
JP4515544B2 (ja) * 1998-09-25 2010-08-04 株式会社日立製作所 半導体集積回路の配線条件処理方法

Similar Documents

Publication Publication Date Title
US7171529B2 (en) Single-chip microcomputer with read clock generating circuits disposed in close proximity to memory macros
JPS64821B2 (ja)
US5196362A (en) Multilayer wiring method of on-chip modification for an lsi
US6025740A (en) Clock feeding circuit and method for adjusting clock skew
JPH03101232A (ja) 集積回路内の配置配線方法
JPH04137652A (ja) 半導体集積回路
JPH09181187A (ja) 集積回路のクロック配線設計法
JP2985833B2 (ja) クロック分配方式及び方法
JP3925679B2 (ja) 半導体装置および半導体設計装置
JPH08316419A (ja) 半導体集積回路及び半導体集積回路の自動配線方法
JPH08272480A (ja) 遅延調整手段付き半導体集積回路とその遅延調整方式
JP2771165B2 (ja) 半導体集積回路装置のレイアウト設計方法
JPH09148442A (ja) 集積回路の設計方法
JP2872174B2 (ja) マスタースライス方式の半導体集積回路及びそのレイアウト方法
JP3064387B2 (ja) 半導体装置
JPH10256382A (ja) 半導体集積装置の製造方法
JP2960601B2 (ja) 論理セルの配置方法
JP2000294651A (ja) クロックスキュー低減レイアウト方法
JPH11260925A (ja) 半導体集積回路装置およびその自動配置配線方法
JP2000031285A (ja) 半導体装置
JPH06169016A (ja) 半導体集積回路及びそのレイアウト設計方法
JPH08236634A (ja) 半導体集積回路の配置配線方法
KR910013735A (ko) 반도체집적회로장치 및 그의 제조방법
JPH06163696A (ja) 同電位端子のグルーピング方法
JPH11163694A (ja) 遅延調整方法および遅延調整回路