JPH1153410A - 自動配線方式 - Google Patents

自動配線方式

Info

Publication number
JPH1153410A
JPH1153410A JP9204908A JP20490897A JPH1153410A JP H1153410 A JPH1153410 A JP H1153410A JP 9204908 A JP9204908 A JP 9204908A JP 20490897 A JP20490897 A JP 20490897A JP H1153410 A JPH1153410 A JP H1153410A
Authority
JP
Japan
Prior art keywords
wiring
connection information
division
layout data
automatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9204908A
Other languages
English (en)
Inventor
Takahiro Koyama
隆弘 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP9204908A priority Critical patent/JPH1153410A/ja
Publication of JPH1153410A publication Critical patent/JPH1153410A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 配線の分岐点を指定する布線分けを考慮した
配線ができ、また接続情報作成の際の属性を自動的に付
加することができ、さらに接続検証の際の接続情報のオ
リジナル・データとの一致性を確認することができる自
動配線方式を提供する。 【解決手段】 集積回路のレイアウト・データ自動生成
システムにおける自動配線方式であって、前工程の布線
インピーダンス等が考慮されていない理想状態での回路
設計後に配線分割マクロを作成するステップ400と、
配線分割マクロを含んだ接続情報を基とする配線分割を
考慮した接続情報生成を行うステップ301と、配線分
割を考慮した接続情報生成よりレイアウト・データ生成
において素子配置を行うステップ302と、素子配置が
完了したレイアウト・データから配線分割マクロセルを
作成するステップ500と、配線分割マクロセルの配置
を行うステップ600とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路のレイア
ウト・データ自動生成システムにおける自動配線方式に
係わり、特に布線分けを考慮した自動配線方式に関す
る。
【0002】
【従来の技術】図10は従来の集積回路のレイアウト・
データ自動生成システムによる自動配線手順を示すフロ
ーチャートである。まず、回路図入力エディタやテキス
ト・エディタ(以下、エディタと略す)等で作成した、
図11に示す接続情報を入力する(ステップ201、2
02)。次に、図11に示す接続情報の一つである配線
4(以下、配線4と略す)のうちのレイアウト上で未結
線となっているものを順に選択し(ステップ204〜2
06)、配線4と等電位になる素子1を夫々に対応する
図12に示す素子のレイアウト図形9夫々の端子10の
間を、配線のレイアウト図形11で、接続情報通りにレ
イアウト上で結線する(ステップ207)。
【0003】従来の自動配線方式を用いて布線分けを考
慮した配線を行う場合には、まず、エディタで作成した
図11に示す接続情報をエディタで人手により変更を加
え、図13に示す布線分けを行う配線を分割した接続情
報を用意する。次に、図10に示す手順により、図13
の接続情報を入力して(ステップ201、202)、図
13に示す配線4のうち、レイアウト上で末結線になっ
ているものを順次選択し(ステップ204〜206)、
選択した配線4と等電位になる素子1夫々に対応する、
図14に示す素子のレイアウト図形9夫々の端子10の
間を配線のレイアウト図形11で接続情報通りにレイア
ウト上で結線する(ステップ207)。さらに、図14
に示すレイアウト・データで分割されている部分は、図
15に示す配線のレイアウト図形14でレイアウト・エ
ディタを使用して人手により結線を行う。
【0004】一方、特開平5−235167号で示され
た自動配線方式では、図16に示す手順により、接続情
報のうちの特に未結線の結線を指示した場合(ステップ
104)、入力された図17の配線4のうちのレイアウ
ト上で未結線のものを一つ選択する(図16のステップ
105、106)。次に、布線分けを示す属性を検索す
るステップ107を実施する。
【0005】具体的には、配線4と等電位になる素子1
の端子2のうちの属性3が付加されている全ての端子2
を検索し、さらに前記の接続情報に疑似素子を追加する
ステップ(ステップ110)を実行して、属性3が付加
された端子2が存在する場合には、図18に示す疑似素
子5を接続情報に追加する。次に、前記接続情報に付加
された属性に基づいて疑似素子に端子を発生するステッ
プ111、112を実行する。具体的には図18に示す
疑似素子5に、端子6を一つ発生し(ステップ11
1)、さらに属性3が付加されている端子2の数だけ疑
似素子5に端子7を発生する(ステップ112)。
【0006】最後に、前記の接続情報に付加された属性
に基づいて前記の接続情報を変更するステップ113〜
116を実行する。具体的には、属性3が付加されてい
る端子2の数だけ図18に示す新規の配線8を接続情報
に追加し(ステップ113)、配線8夫々を、疑似素子
5の端子7夫々に接続するよう接続情報を変更する(ス
テップ114)。次に、図18に示す疑似素子の端子6
に、配線4を接続するように接続情報を変更し(ステッ
プ115)、属性3が付加された端子2夫々につながる
配線4を、配線8夫々と入れ換える様に接続情報を変更
する(ステップ116)。
【0007】前述した各ステップが終了した後、図18
に示す疑似素子5に対応する図19の疑似素子のレイア
ウト図形12を、レイアウト上で布線を分岐したい位置
に配置する(ステップ117)。この時、疑似素子のレ
イアウト図形12を配置する位置は、座標を入力するこ
とにより決定する。次に、図16のステップ110から
118で変更した図18に示す接続情報通りに、図19
に示す素子のレイアウト図形9の端子10の夫々と、疑
似素子のレイアウト図形12の端子13の夫々の間を、
配線レイアウト図形11によってレイアウト上で結線す
る。
【0008】図16のステップ117における疑似素子
の配置に於いて、図18の配線4が最短になる位置に図
19に示す疑似素子のレイアウト図形12をレイアウト
上に配置する。また、図16のステップ117における
疑似素子の配置において、図16の属性3が付加されて
いない端子2のある素子1に対応する図19に示す素子
のレイアウト図形9に近接して疑似素子のレイアウト図
形12をレイアウト上に配置する。
【0009】
【発明が解決しようとする課題】ところで、上述した従
来の自動配線方式にあっては、次のような問題点があっ
た。第1の問題点は、配線の分岐点を指定する布線分け
を考慮した配線が実現できない。その理由は、接続情報
の変更を人手により行うようにしてたために、接続情報
を変更して生じたレイアウト・データの分割された部分
の結線も人手により行わなければならないからである。
この結果、どうしても人為的なミスが起ってしまう。
【0010】第2の問題点は、自動配線による布線分け
を考慮した配線はできるものの、接続情報作成の際には
人手にて属性を付加する必要があるために人為的なミス
を無くすことが困難である。
【0011】第3の問題点は、接続検証の際、接続情報
のオリジナル・データとの一致性を確認することができ
ない。その理由は、疑似素子の発生とこれを基に接続情
報を変更することによるものであり、中間産物(疑似接
続情報)との疑似検証になってしまうからである。
【0012】そこで本発明は、配線の分岐点を指定する
布線分けを考慮した配線ができ、また接続情報作成の際
の属性を自動的に付加することができ、さらに接続検証
の際の接続情報のオリジナル・データとの一致性を確認
することができる自動配線方式を提供することを目的と
している。
【0013】
【課題を解決するための手段】この目的達成のため、本
発明による自動配線方式は、集積回路のレイアウト・デ
ータ自動生成システムにおける自動配線方式であって、
前工程の布線インピーダンス等が考慮されていない理想
状態での回路設計を行った後に回路データ用配線分割マ
クロを作成する第一のステップと、前記回路データ用配
線分割マクロを含んだ接続情報を基とする配線分割を考
慮した接続情報の生成を行う第二のステップと、前記配
線分割を考慮した接続情報の生成よりレイアウト・デー
タ生成において素子配置を行う第三のステップと、前記
素子配置が完了したレイアウト・データからレイアウト
・データ用配線分割マクロセルを作成する第四のステッ
プと、前記レイアウト・データ用配線分割マクロセルの
配置を行う第五のステップとを有することを特徴とす
る。
【0014】さらに、回路データ用配線分割マクロとレ
イアウト・データ用配線分割マクロセルは、入力端子が
一つで、出力端子が二つ以上を有しているか、若しくは
入力端子が二つ以上であり、出力端子が一つであり、そ
のマクロセル内の配線接続は複数の入力端子若しくは出
力端子から出ている配線が1点接続されていることを特
徴とする。
【0015】この方式によれば、回路データ上に配線分
割マクロとレイアウト・データ上に配線分割マクロセル
とを有しているので、限りなく回路図・データの表現に
近い状態で実現でき、この結果、接続情報への人手の介
在を必要とせず、さらには疑似素子の発生と接続情報の
変更をせず、布線分け若しくは1点接続を考慮したレイ
アウト・データが生成できる。また、オリジナルの接続
情報とレイアウト・データとの接続検証ができる。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を、図
面例と共に説明する。 (I)第1の実施の形態 図1は本発明に係る自動配線方式を有したレイアウト・
データ自動生成システムの自動配線手順を示すフローチ
ャートである。図2はレイアウト・データ自動生成シス
テムに入力する接続情報の一例を示す図である。図3は
レイアウト・データ自動生成システムで作成される配線
分割用マクロの一例を示す図である。図4は図2の接続
情報をレイアウト・データ自動生成システムに入力し、
レイアウトを行った結果のレイアウト・データの一例を
示す図である。また、図5はレイアウト・データ自動生
成システムで作成される配線分割用マクロセルの一例を
示す図である。
【0017】図1のフローチャートにおいて、まず、回
路用配線分割マクロの生成において(ステップ40
0)、同じ接続を1入力から3出力と複数に分岐するた
めに図3に示すように、回路用配線分割マクロ45内の
接続情報を配線分割し、これを基に回路図入力と接続情
報の生成を行う(ステップ301)。このステップにお
いて同じ接続であったものが回路用配線分割マクロ45
を介しているので、別々の接続として取り扱われる接続
情報が生成される。
【0018】次に、素子を配置するステップを行い(ス
テップ302、307〜309)、全ての素子を配置す
る。これらのステップで、レイアウトデータとしての素
子の配置情報ができる。次に、レイアウトデータ用配線
分割マクロセルの生成において(ステップ500)、1
入力から3出力と複数に分岐するために図5に示すよう
に回路用配線分割マクロセル55内のマクロセル内配線
50は1点分岐からなる配線分割を行う。このマクロセ
ル内配線50はマクロセル外で使われる配線層と同一の
もので構成されている。
【0019】このステップにおいて配線分割マクロ45
の接続情報を忠実に実現されたレイアウト・データ用配
線分割マクロセル55が生成される。これを用いてレイ
アウトのデザインルール(以下、DRCと略す)に基づ
き、レイアウト・データ用配線分割マクロセルの配置を
行い(ステップ600)、このステップにより、共通イ
ンピーダンスを考慮した配線分割後のレイアウト・デー
タができる。そして、最後に配線の接続を実施する(ス
テップ304〜306)。このステップにより、図4に
示す配線分割が実現されたレイアウト・データが生成さ
れる。
【0020】(II)第2の実施の形態 次に、図6は図1のレイアウト・データ自動生成システ
ムの入力する他の接続情報を示す図である。図7は図1
のレイアウト・データ自動生成システムで作成される他
の配線分割用マクロを示す図である。また、図8は図6
の接続情報を図1のレイアウト・データ自動生成システ
ムに入力し、レイアウトを行った結果のレイアウト・デ
ータの一例を示す図である。また、図9は図1のレイア
ウト・データ自動生成システムで作成される他の配線分
割用マクロセルを示す図である。
【0021】1入力3出力の配線分割マクロ2つと、1
入力2出力の配線分割マクロを組み合わせた回路・デー
タであり、これは元々同一の接続が1入力2出力の配線
分割マクロにより2分割にされ、さらに1入力3出力の
配線分割マクロ2つにより6分割された接続情報であ
る。
【0022】まず、回路用配線分割マクロの生成におい
て(ステップ400)、同じ接続を1入力から3出力と
複数に分岐するために、図3に示すように回路用配線分
割マクロ45内の接続情報を配線分割と同じ接続を1入
力から2出力と複数に分岐するために、図7に示すよう
に回路用配線分割マクロ46内の接続情報を配線分割
し、これを基に回路図入力と接続情報の生成を行う(ス
テップ301)。
【0023】次に、素子を配置するステップを行い(ス
テップ302、307〜309)、全ての素子を配置す
る。このステップでレイアウト・データとしての素子の
配置情報ができる。次に、レイアウト・データ用配線分
割マクロセルの生成において(ステップ500)、1入
力から3出力と複数に分岐するために、図5に示すよう
に回路用配線分割マクロセル55内のマクロセル内配線
50は、1点分岐からなる配線分割を行い、さらに1入
力から2出力と複数に分岐するために、図9に示すよう
に、回路用配線分割マクロセル56内のマクロセル内配
線50は、1点分岐からなる配線分割を行い、このマク
ロセル内配線50はマクロセル外で使われる配線層と同
一のもので構成されている。
【0024】このステップにおいて配線分割マクロ45
の接続情報を忠実に実現されたレイアウト・データ用配
線分割マクロセル55と、配線分割マクロ46の接続情
報を忠実に実現されたレイアウト・データ用配線分割マ
クロセル56が生成される。これを用いて、レイアウト
のDRCに基づき、レイアウト・データ用配線分割マク
ロセルの配置を行い(ステップ600)、このステップ
により共通インピーダンスを考慮した配線分割後のレイ
アウト・データができる。最後に配線の接続を実施する
(ステップ304〜306)。このステップにより、図
8に示す配線分割が実現されたレイアウト・データが生
成される。
【0025】このように、この実施の形態では、前肯定
の布線インピーダンス等が考慮されていない理想状態で
の回路設計後に回路データ用の配線分割マクロを作成
し、この作成した配線分割マクロを含む接続情報を基と
して配線分割を考慮した接続情報を生成し、その後、配
線分割を考慮した接続情報より、レイアスト・データ生
成において素子配置を行う。そして、素子配置が完了し
たレイアウト・データからレイアウト・データ用配線分
割マクロセルを作成し、それの配置を行う。回路データ
用配線分割マクロとレイアスト用配線分割マクロセル
は、入力端子若しくは出力端子が一つであり、出力端子
若しくは入力端子が二つ以上有している。
【0026】したがって、回路データ上に配線分割(又
は1点接続)マクロとレイアウト・データ上に配線分割
(又は1点接続)マクロセルとを有していることから、
限りなく回路図・データの表現に近い状態で実現でき、
この結果、接続情報への人手の介在を必要とせず、さら
には疑似素子の発生と接続情報の変更をせず、布線分け
若しくは1点接続を考慮したレイアウト・データが生成
できる。また、オリジナルの接続情報とレイアウト・デ
ータとの接続検証ができる。
【0027】
【発明の効果】本発明によれば、回路データ用配線分割
(又は1点接続)マクロとレイアウト用配線分割(又は
1点接続)マクロセルとを設けたので、接続情報への人
手の介在を必要とせず、さらには疑似素子の発生と接続
情報の変更をせず、布線分け若しくは1点接続を考慮し
たレイアウト・データが生成できる。また、オリジナル
の接続情報とレイアウト・データとの接続検証ができ
る。
【図面の簡単な説明】
【図1】 本発明に係る自動配線方式を有したレイアウ
ト・データ自動生成システムの自動配線手順を示すフロ
ーチャートである。
【図2】 図1のレイアウト・データ自動生成システム
に入力する接続情報の一例を示す図である。
【図3】 図1のレイアウト・データ自動生成システム
で作成される配線分割用マクロの一例を示す図である。
【図4】 図2の接続情報を図1のレイアウト・データ
自動生成システムに入力した場合に出力されるレイアウ
ト・データの一例を示す図である。
【図5】 図1のレイアウト・データ自動生成システム
で作成される配線分割用マクロセルの一例を示す図であ
る。
【図6】 図1のレイアウト・データ自動生成システム
の入力する他の接続情報を示す図である。
【図7】 図1のレイアウト・データ自動生成システム
で作成される他の配線分割用マクロを示す図である。
【図8】 図6の接続情報を図1のレイアウト・データ
自動生成システムに入力した場合に出力されるレイアウ
ト・データの一例を示す図である。
【図9】 図1のレイアウト・データ自動生成システム
で作成される他の配線分割用マクロセルを示す図であ
る。
【図10】 従来の自動配線方式を有したレイアウト・
データ自動生成システムの自動配線手順を示すフローチ
ャートである。
【図11】 図10のレイアウト・データ自動生成シス
テムに入力する接続情報の一例を示す図である。
【図12】 図11の接続情報を図10のレイアウト・
データ自動生成システムに入力した場合に出力されるレ
イアウト・データの一例を示す図である。
【図13】 図10のレイアウト・データ自動生成シス
テムに入力する他の接続情報を示す図である。
【図14】 図13の接続情報を図10のレイアウト・
データ自動生成システムに入力した場合に出力されるレ
イアウト・データの一例を示す図である。
【図15】 図14のレイアウト・データを人手により
修正した一例を示す図である。
【図16】 従来の他の自動配線方式を有したレイアウ
ト・データ自動生成システムの自動配線手順を示すフロ
ーチャートである。
【図17】 図16のレイアウト・データ自動生成シス
テムに入力する接続情報の一例を示す図である。
【図18】 図17の接続情報を図16のレイアウト・
データ自動生成システムに入力した場合の処理結果の一
例を示す図である。
【図19】 図17の接続情報を図16のレイアウト・
データ自動生成システムに入力した場合に出力されるレ
イアウト・データの一例を示す図である。
【符号の説明】
1 素子 2 端子 3 布線分割を意味する属性 4 配線 9 素子のレイアウト図形 10 端子のレイアウト図形 11 配線のレイアウト図形 40 マクロ内配線 45、46 配線分割マクロ 50 マクロセル内配線 55、56 配線分割マクロ 60 マクロセル端子のレイアウト図形

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 集積回路のレイアウト・データ自動生成
    システムにおける自動配線方式であって、 前工程の布線インピーダンス等が考慮されていない理想
    状態での回路設計を行った後に回路データ用配線分割マ
    クロを作成する第一のステップと、 前記回路データ用配線分割マクロを含んだ接続情報を基
    とする配線分割を考慮した接続情報の生成を行う第二の
    ステップと、 前記配線分割を考慮した接続情報の生成よりレイアウト
    ・データ生成において素子配置を行う第三のステップ
    と、 前記素子配置が完了したレイアウト・データからレイア
    ウト・データ用配線分割マクロセルを作成する第四のス
    テップと、 前記レイアウト・データ用配線分割マクロセルの配置を
    行う第五のステップと、 を有することを特徴とする自動配線方式。
  2. 【請求項2】 請求項1記載の回路データ用配線分割マ
    クロは、入力端子若しくは出力端子が一つであり、出力
    端子若しくは入力端子が二つ以上を有していることを特
    徴とする自動配線方式。
  3. 【請求項3】 請求項1記載のレイアウト・データ用配
    線分割マクロセルは、入力端子若しくは出力端子が一つ
    であり、出力端子若しくは入力端子が二つ以上を有して
    いることを特徴とする自動配線方式。
  4. 【請求項4】 請求項1記載のレイアウト・データ用配
    線分割マクロセルは、そのマクロセル内の配線接続は、
    複数の入力端子若しくは出力端子から出ている配線が1
    点接続されていることを特徴とする自動配線方式。
JP9204908A 1997-07-30 1997-07-30 自動配線方式 Pending JPH1153410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9204908A JPH1153410A (ja) 1997-07-30 1997-07-30 自動配線方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9204908A JPH1153410A (ja) 1997-07-30 1997-07-30 自動配線方式

Publications (1)

Publication Number Publication Date
JPH1153410A true JPH1153410A (ja) 1999-02-26

Family

ID=16498385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9204908A Pending JPH1153410A (ja) 1997-07-30 1997-07-30 自動配線方式

Country Status (1)

Country Link
JP (1) JPH1153410A (ja)

Similar Documents

Publication Publication Date Title
US6581199B2 (en) Engineering-change method of semiconductor circuit
Chang et al. Postlayout logic restructuring using alternative wires
JP2002334933A (ja) タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法
JPH1153410A (ja) 自動配線方式
JP2001125937A (ja) 半導体集積回路装置のレイアウト設計システム、半導体集積回路装置のレイアウト設計方法、およびそのシステムにおける各手段をもしくはその方法における各工程をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JPH0883885A (ja) 階層レイアウト設計を用いたクロック配線設計方法
US6373288B1 (en) Method of implementing clock trees in synchronous digital electronic circuits, and a programmable delay buffer stage therefor
JP2872216B1 (ja) マクロの設計方法
JP2001249954A (ja) 電気電子回路の結線図作成装置
JPH1078974A (ja) 配線パターン強調表示システム
JP3048046B2 (ja) 半導体集積回路の配線方法
JP3147080B2 (ja) 半導体集積回路の自動配置配線装置とその方法及びその方法を記録した記録媒体
JPH06266801A (ja) フロアプランを考慮した論理合成方法
JPH05235167A (ja) 自動配線方式
JP2790090B2 (ja) 半導体集積回路の自動レイアウト方法
JPH06209044A (ja) 半導体集積回路の設計装置
JPH05266113A (ja) 図面エディタ
JPH03259550A (ja) 半導体集積回路の設計方法
JPH08213467A (ja) 半導体集積回路の設計方式
JP2829075B2 (ja) スルーホール生成方法
JP3012446B2 (ja) 集積回路の自動レイアウト方法
JPH1197541A (ja) 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体
Adler et al. An interactive router for analog IC design
JPH02298048A (ja) 自動レイアウトシステム
JPH01100675A (ja) 半導体集積回路のレイアウト方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991207