JP3147080B2 - 半導体集積回路の自動配置配線装置とその方法及びその方法を記録した記録媒体 - Google Patents
半導体集積回路の自動配置配線装置とその方法及びその方法を記録した記録媒体Info
- Publication number
- JP3147080B2 JP3147080B2 JP10443898A JP10443898A JP3147080B2 JP 3147080 B2 JP3147080 B2 JP 3147080B2 JP 10443898 A JP10443898 A JP 10443898A JP 10443898 A JP10443898 A JP 10443898A JP 3147080 B2 JP3147080 B2 JP 3147080B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- wiring
- supply system
- placement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
自動配置配線装置とその方法及びその方法を記録した記
録媒体に係わり、特に、バックアップ電源で駆動される
ようにした回路ブロックを含む半導体集積回路、ディジ
タル回路とアナログ回路を含む半導体集積回路、又は、
異なる電圧で駆動される回路を含む半導体集積回路等の
配置配線に好適な技術に関する。
自動配置配線装置とその方法及びその方法を記録した記
録媒体に係わり、特に、バックアップ電源で駆動される
ようにした回路ブロックを含む半導体集積回路、ディジ
タル回路とアナログ回路を含む半導体集積回路、又は、
異なる電圧で駆動される回路を含む半導体集積回路等の
配置配線に好適な技術に関する。
【０００２】
【従来の技術】従来より、一つの半導体集積回路におい
て、しばしば、複数の独立した電源を必要とする場合が
ある。そのような場合、レイアウト工程においてそれら
電源系統を分離する必要があるが、従来は主に単一電源
の扱いで配置配線を行い、各工程毎あるいは最後に手作
業にて電源を分離する方法をとっていた。
て、しばしば、複数の独立した電源を必要とする場合が
ある。そのような場合、レイアウト工程においてそれら
電源系統を分離する必要があるが、従来は主に単一電源
の扱いで配置配線を行い、各工程毎あるいは最後に手作
業にて電源を分離する方法をとっていた。
【０００３】図８を参照すると、フロアプランにおいて
全てのインスタンスをグルーピングし、異なる電源系統
毎の配置領域をグルーピングのみで分離する方法があ
る。この従来技術により、配置領域を分離することは可
能であるが、次のような問題点があった。第一の問題点
は、集積度の低下である。その理由は、一般に各グルー
プの規模はまちまちであり、異なる電源系統同士に重な
りを持たせることが出来ないため、フロアプランの自由
度が低下し、図８におけるデッドスペース領域１６が発
生するという欠点があった。
全てのインスタンスをグルーピングし、異なる電源系統
毎の配置領域をグルーピングのみで分離する方法があ
る。この従来技術により、配置領域を分離することは可
能であるが、次のような問題点があった。第一の問題点
は、集積度の低下である。その理由は、一般に各グルー
プの規模はまちまちであり、異なる電源系統同士に重な
りを持たせることが出来ないため、フロアプランの自由
度が低下し、図８におけるデッドスペース領域１６が発
生するという欠点があった。
【０００４】第二の問題点は、レイアウトにかかるＴＡ
Ｔ及び電源ショート等のミスが増大することである。そ
の理由は、電源配線の分離は人手作業に頼っているため
である。特にプリバッファを含めた電源分離は作業が複
雑になり、設計時間が長くなるという問題があった。
Ｔ及び電源ショート等のミスが増大することである。そ
の理由は、電源配線の分離は人手作業に頼っているため
である。特にプリバッファを含めた電源分離は作業が複
雑になり、設計時間が長くなるという問題があった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、デッドスペースを
減らして集積度を向上させ、更に、人手による手作業を
減らして短期間に設計を完了させると共に、作業ミスを
低減した新規な半導体集積回路の自動配置配線装置とそ
の方法を提供するものである。
した従来技術の欠点を改良し、特に、デッドスペースを
減らして集積度を向上させ、更に、人手による手作業を
減らして短期間に設計を完了させると共に、作業ミスを
低減した新規な半導体集積回路の自動配置配線装置とそ
の方法を提供するものである。
【０００６】又、本発明の他の目的は、上記方法を記録
した記録媒体を提供するものである。
した記録媒体を提供するものである。
【０００７】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体集積回路の配置配線方法の第１態様は、主となる電
源系統で駆動される第１の回路と、前記主となる電源系
統とは異なる電源系統毎に駆動される第２の回路とを含
む半導体集積回路の配置配線方法であって、フロアプラ
ンにおいて、主となる電源系統とは異なる電源系統毎に
駆動される前記第２の回路を夫々の電源系統毎にグルー
ピングする第１のステップと、前記第１のステップでグ
ルーピングされた第２の回路を所定の配置領域内に自動
配置する第２のステップと、前記第２ステップで配置さ
れた第２の回路の電源配線を行う第３のステップと、前
記第２の回路の電源配線を前記第１の回路の電源配線で
囲うように配線する第４のステップと、前記配置領域を
含む所定の範囲内を以降の回路の配置を禁止する配置禁
止領域として生成する第５のステップと、前記主となる
電源系統で駆動される第１の回路の電源配線を行う第６
のステップと、前記第１の回路の自動配置を行う第７の
ステップと、前記電源配線を除く全ての配線を自動配線
する第８のステップと、を含むことを特徴とするもので
あり、又、第２態様は、前記第２乃至第５のステップ
は、設定された前記配置禁止領域外の領域で電源系統毎
に繰り返し実行されることを特徴とするものであり、
又、第３態様は、前記配置領域は、はじめ異なる電源系
統の配置領域と重なっていることを特徴とするものであ
る。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体集積回路の配置配線方法の第１態様は、主となる電
源系統で駆動される第１の回路と、前記主となる電源系
統とは異なる電源系統毎に駆動される第２の回路とを含
む半導体集積回路の配置配線方法であって、フロアプラ
ンにおいて、主となる電源系統とは異なる電源系統毎に
駆動される前記第２の回路を夫々の電源系統毎にグルー
ピングする第１のステップと、前記第１のステップでグ
ルーピングされた第２の回路を所定の配置領域内に自動
配置する第２のステップと、前記第２ステップで配置さ
れた第２の回路の電源配線を行う第３のステップと、前
記第２の回路の電源配線を前記第１の回路の電源配線で
囲うように配線する第４のステップと、前記配置領域を
含む所定の範囲内を以降の回路の配置を禁止する配置禁
止領域として生成する第５のステップと、前記主となる
電源系統で駆動される第１の回路の電源配線を行う第６
のステップと、前記第１の回路の自動配置を行う第７の
ステップと、前記電源配線を除く全ての配線を自動配線
する第８のステップと、を含むことを特徴とするもので
あり、又、第２態様は、前記第２乃至第５のステップ
は、設定された前記配置禁止領域外の領域で電源系統毎
に繰り返し実行されることを特徴とするものであり、
又、第３態様は、前記配置領域は、はじめ異なる電源系
統の配置領域と重なっていることを特徴とするものであ
る。
【０００８】又、本発明に係る半導体集積回路の配置配
線装置の第１態様は、主となる電源系統で駆動される第
１の回路と、前記主となる電源系統とは異なる電源系統
毎に駆動される第２の回路とを含む半導体集積回路の自
動配置配線装置であって、フロアプランにおいて、主と
なる電源系統とは異なる電源系統毎に駆動される前記第
２の回路を夫々の電源系統毎にグルーピングする第１の
手段と、前記第１のステップでグルーピングされた第２
の回路を所定の配置領域内に自動配置する第２の手段
と、前記第２ステップで配置された第２の回路の電源配
線を行う第３の手段と、前記第２の回路の電源配線を前
記第１の回路の電源配線で囲うように配線する第４の手
段と、前記配置領域を含む所定の範囲内を以降の回路の
配置を禁止する配置禁止領域として生成する第５の手段
と、前記主となる電源系統で駆動される第１の回路の電
源配線を行う第６の手段と、前記第１の回路の自動配置
を行う第７の手段と、前記電源配線を除く全ての配線を
自動配線する第８の手段と、を含むことを特徴とするも
のであり、又、第２態様は、前記第２乃至第５の手段で
行われる配置配線は、設定された前記配置禁止領域外の
領域で電源系統毎に繰り返し行われることを特徴とする
ものである。
線装置の第１態様は、主となる電源系統で駆動される第
１の回路と、前記主となる電源系統とは異なる電源系統
毎に駆動される第２の回路とを含む半導体集積回路の自
動配置配線装置であって、フロアプランにおいて、主と
なる電源系統とは異なる電源系統毎に駆動される前記第
２の回路を夫々の電源系統毎にグルーピングする第１の
手段と、前記第１のステップでグルーピングされた第２
の回路を所定の配置領域内に自動配置する第２の手段
と、前記第２ステップで配置された第２の回路の電源配
線を行う第３の手段と、前記第２の回路の電源配線を前
記第１の回路の電源配線で囲うように配線する第４の手
段と、前記配置領域を含む所定の範囲内を以降の回路の
配置を禁止する配置禁止領域として生成する第５の手段
と、前記主となる電源系統で駆動される第１の回路の電
源配線を行う第６の手段と、前記第１の回路の自動配置
を行う第７の手段と、前記電源配線を除く全ての配線を
自動配線する第８の手段と、を含むことを特徴とするも
のであり、又、第２態様は、前記第２乃至第５の手段で
行われる配置配線は、設定された前記配置禁止領域外の
領域で電源系統毎に繰り返し行われることを特徴とする
ものである。
【０００９】又、本発明に係る記録媒体の第１態様は、
主となる電源系統で駆動される第１の回路と、前記主と
なる電源系統とは異なる電源系統毎に駆動される第２の
回路とを含む半導体集積回路のレイアウト方法のコンピ
ュータプログラムを記録した記録媒体であって、フロア
プランにおいて、主となる電源系統とは異なる電源系統
毎に駆動される前記第２の回路を夫々の電源系統毎にグ
ルーピングする第１のステップと、前記第１のステップ
でグルーピングされた第２の回路を所定の配置領域内に
自動配置する第２のステップと、前記第２ステップで配
置された第２の回路の電源配線を行う第３のステップ
と、前記第２の回路の電源配線を前記第１の回路の電源
配線で囲うように配線する第４のステップと、前記配置
領域を含む所定の範囲内を以降の回路の配置を禁止する
配置禁止領域として生成する第５のステップと、前記主
となる電源系統で駆動される第１の回路の電源配線を行
う第６のステップと、前記第１の回路の自動配置を行う
第７のステップと、前記電源配線を除く全ての配線を自
動配線する第８のステップと、とからなる一連の処理を
コンピュータに実行させるために前記各ステップを記録
したことを特徴とするものであり、又、第２態様は、前
記第２乃至第５のステップは、設定された前記配置禁止
領域外の領域で電源系統毎に繰り返し実行されることを
特徴とするものである。
主となる電源系統で駆動される第１の回路と、前記主と
なる電源系統とは異なる電源系統毎に駆動される第２の
回路とを含む半導体集積回路のレイアウト方法のコンピ
ュータプログラムを記録した記録媒体であって、フロア
プランにおいて、主となる電源系統とは異なる電源系統
毎に駆動される前記第２の回路を夫々の電源系統毎にグ
ルーピングする第１のステップと、前記第１のステップ
でグルーピングされた第２の回路を所定の配置領域内に
自動配置する第２のステップと、前記第２ステップで配
置された第２の回路の電源配線を行う第３のステップ
と、前記第２の回路の電源配線を前記第１の回路の電源
配線で囲うように配線する第４のステップと、前記配置
領域を含む所定の範囲内を以降の回路の配置を禁止する
配置禁止領域として生成する第５のステップと、前記主
となる電源系統で駆動される第１の回路の電源配線を行
う第６のステップと、前記第１の回路の自動配置を行う
第７のステップと、前記電源配線を除く全ての配線を自
動配線する第８のステップと、とからなる一連の処理を
コンピュータに実行させるために前記各ステップを記録
したことを特徴とするものであり、又、第２態様は、前
記第２乃至第５のステップは、設定された前記配置禁止
領域外の領域で電源系統毎に繰り返し実行されることを
特徴とするものである。
【００１０】
【発明の実施の形態】本発明は、複数の独立した電源系
統を有する半導体集積回路のレイアウト工程において、
電源系統別のインスタンス情報をもとに、自動で電源分
離を行う方法を提供するものである。図１及び図２にお
いて、主となる電源系統ＶＤＤ１とは異なる別電源系統
ＶＤＤ２及びＶＤＤ３で駆動されるインスタンスの情報
が予め与えられるものとし、その情報に基づきフロアプ
ラン工程において電源系統ＶＤＤ２の回路の配置領域２
及び電源系統ＶＤＤ３の回路の配置領域４を定める。次
に、別電源系統毎に自動で配置及び電源配線工程を行
い、これらの工程を行った領域を配置禁止領域とする処
理を繰り返す。最後に禁止領域以外の領域を用いて主と
なる電源系統ＶＤＤ１の電源配線及び回路の配置配線を
行う。
統を有する半導体集積回路のレイアウト工程において、
電源系統別のインスタンス情報をもとに、自動で電源分
離を行う方法を提供するものである。図１及び図２にお
いて、主となる電源系統ＶＤＤ１とは異なる別電源系統
ＶＤＤ２及びＶＤＤ３で駆動されるインスタンスの情報
が予め与えられるものとし、その情報に基づきフロアプ
ラン工程において電源系統ＶＤＤ２の回路の配置領域２
及び電源系統ＶＤＤ３の回路の配置領域４を定める。次
に、別電源系統毎に自動で配置及び電源配線工程を行
い、これらの工程を行った領域を配置禁止領域とする処
理を繰り返す。最後に禁止領域以外の領域を用いて主と
なる電源系統ＶＤＤ１の電源配線及び回路の配置配線を
行う。
【００１１】本発明の方法により、集積度の向上、ＴＡ
Ｔ短縮及び作業ミスの低減をはかることが可能となる。
Ｔ短縮及び作業ミスの低減をはかることが可能となる。
【００１２】
【実施例】以下に、本発明に係わる半導体集積回路の自
動配置配線装置とその方法及びその方法を記録した記録
媒体の具体例を図面を参照しながら詳細に説明する。図
１は、本発明に係わる半導体集積回路の電源系統毎にグ
ルーピングして配置された回路ブロックを示す図、図５
は自動配置配線方法の具体例を示すフローチャートであ
って、これらの図には、主となる電源系統ＶＤＤ１で駆
動される第１の回路Ｋ１と、前記主となる電源系統とは
異なる電源系統ＶＤＤ２、ＶＤＤ３毎に駆動される第２
の回路Ｋ２、Ｋ３とを含む半導体集積回路の配置配線方
法であって、フロアプランにおいて、主となる電源系統
ＶＤＤ１とは異なる電源系統ＶＤＤ２、ＶＤＤ３毎に駆
動される第２の回路Ｋ２、Ｋ３を夫々の電源系統ＶＤＤ
２、ＶＤＤ３毎にグルーピングすると共に、グルーピン
グされた夫々の配置領域２、４を指示する第１のステッ
プＡ１と、前記第１のステップＡ１で指定されたグルー
ピングされた第２の回路Ｋ２を所定の配線領域内に自動
配置する第２のステップＡ２と、前記第２ステップＡ２
で配置された第２の回路Ｋ２の電源配線を行う第３のス
テップＡ３と、前記配置された配置領域２を含む所定の
範囲内を以降の回路Ｋ３、Ｋ１の配置を禁止する配置禁
止領域８として生成する第４のステップＡ４と、前記主
となる電源系統ＶＤＤ１で駆動される第１の回路Ｋ１の
電源配線を行う第５のステップＡ６と、前記第１の回路
Ｋ１の自動配置を行う第６のステップＡ７と、前記電源
配線を除く全ての回路の配線を自動配線する第７のステ
ップＡ８と、を含む半導体集積回路の配置配線方法が示
され、又、前記第２乃至第４のステップは前記設定され
た配置禁止領域８外の領域で電源系統ＶＤＤ２、ＶＤＤ
３毎に繰り返し実行される半導体集積回路の配置配線方
法が示されている。
動配置配線装置とその方法及びその方法を記録した記録
媒体の具体例を図面を参照しながら詳細に説明する。図
１は、本発明に係わる半導体集積回路の電源系統毎にグ
ルーピングして配置された回路ブロックを示す図、図５
は自動配置配線方法の具体例を示すフローチャートであ
って、これらの図には、主となる電源系統ＶＤＤ１で駆
動される第１の回路Ｋ１と、前記主となる電源系統とは
異なる電源系統ＶＤＤ２、ＶＤＤ３毎に駆動される第２
の回路Ｋ２、Ｋ３とを含む半導体集積回路の配置配線方
法であって、フロアプランにおいて、主となる電源系統
ＶＤＤ１とは異なる電源系統ＶＤＤ２、ＶＤＤ３毎に駆
動される第２の回路Ｋ２、Ｋ３を夫々の電源系統ＶＤＤ
２、ＶＤＤ３毎にグルーピングすると共に、グルーピン
グされた夫々の配置領域２、４を指示する第１のステッ
プＡ１と、前記第１のステップＡ１で指定されたグルー
ピングされた第２の回路Ｋ２を所定の配線領域内に自動
配置する第２のステップＡ２と、前記第２ステップＡ２
で配置された第２の回路Ｋ２の電源配線を行う第３のス
テップＡ３と、前記配置された配置領域２を含む所定の
範囲内を以降の回路Ｋ３、Ｋ１の配置を禁止する配置禁
止領域８として生成する第４のステップＡ４と、前記主
となる電源系統ＶＤＤ１で駆動される第１の回路Ｋ１の
電源配線を行う第５のステップＡ６と、前記第１の回路
Ｋ１の自動配置を行う第６のステップＡ７と、前記電源
配線を除く全ての回路の配線を自動配線する第７のステ
ップＡ８と、を含む半導体集積回路の配置配線方法が示
され、又、前記第２乃至第４のステップは前記設定され
た配置禁止領域８外の領域で電源系統ＶＤＤ２、ＶＤＤ
３毎に繰り返し実行される半導体集積回路の配置配線方
法が示されている。
【００１３】次に本発明を図１乃至図５を用いて具体的
に説明する。図１を参照とする、本具体例は主となる電
源系統としてＶＤＤ１、別電源系統としてＶＤＤ２及び
ＶＤＤ３を有し、ＶＤＤ１用の回路Ｋ１の配置領域１
と、ＶＤＤ２用の回路Ｋ２の配置領域２と、ＶＤＤ２用
の電源供給ブロック３と、ＶＤＤ３用の回路Ｋ３の配置
領域４とＶＤＤ３用の電源供給ブロック５と、メインバ
ッファ１１−１と、そのメインバッファに付属するプリ
バッファ１１−２とを含む。メインバッファ１１−１と
プリバッファ１１−２とは物理的に一体化している場合
もある。１２及び１３はＶＤＤ１に対してグルーピング
した領域の一部であり、配置領域１を細分化するもので
ある。
に説明する。図１を参照とする、本具体例は主となる電
源系統としてＶＤＤ１、別電源系統としてＶＤＤ２及び
ＶＤＤ３を有し、ＶＤＤ１用の回路Ｋ１の配置領域１
と、ＶＤＤ２用の回路Ｋ２の配置領域２と、ＶＤＤ２用
の電源供給ブロック３と、ＶＤＤ３用の回路Ｋ３の配置
領域４とＶＤＤ３用の電源供給ブロック５と、メインバ
ッファ１１−１と、そのメインバッファに付属するプリ
バッファ１１−２とを含む。メインバッファ１１−１と
プリバッファ１１−２とは物理的に一体化している場合
もある。１２及び１３はＶＤＤ１に対してグルーピング
した領域の一部であり、配置領域１を細分化するもので
ある。
【００１４】図１の拡大図である図２（Ａ）、（Ｂ）を
参照する本具体例はまたＶＤＤ１用の電源配線６と、Ｖ
ＤＤ２用の電源配線７と、ＶＤＤ２以外の電源系統に対
する配置禁止領域８と、ＶＤＤ３用の電源配線９と、Ｖ
ＤＤ３以外の電源系統に対する配置禁止領域１０とを含
む。次に、図３及び図４を参照して、本具体例に適用す
るＶＤＤ２及びＶＤＤ３で駆動されるインスタンスの情
報について説明する。図３は本具体例を適用する回路の
階層図であり、Ｈ１、Ｈ２、Ｈ３及びＨ４は階層マクロ
のインスタンス名、Ｕ１、Ｕ２及びＵ３はプリミティブ
セルのインスタンス名である。Ｈ１、Ｈ２及びＵ１がＶ
ＤＤ２で駆動され、Ｈ４、Ｕ２及びＵ３がＶＤＤ３で駆
動される場合、図４に示す情報を作成する。主となる電
源系統ＶＤＤ１は、本情報に含めない。ここで、階層マ
クロのインスタンス名を指定した場合には、その下位階
層の構成要素が指定されるものとする。また、階層が相
対的に下位にあるインスタンスをより優先させるものと
する。即ち、本具体例の構成において、Ｕ３はＨ２の構
成要素であるが、Ｕ３のインスタンス名を指定すること
により、Ｕ３の電源系統をＶＤＤ３として認識する。
参照する本具体例はまたＶＤＤ１用の電源配線６と、Ｖ
ＤＤ２用の電源配線７と、ＶＤＤ２以外の電源系統に対
する配置禁止領域８と、ＶＤＤ３用の電源配線９と、Ｖ
ＤＤ３以外の電源系統に対する配置禁止領域１０とを含
む。次に、図３及び図４を参照して、本具体例に適用す
るＶＤＤ２及びＶＤＤ３で駆動されるインスタンスの情
報について説明する。図３は本具体例を適用する回路の
階層図であり、Ｈ１、Ｈ２、Ｈ３及びＨ４は階層マクロ
のインスタンス名、Ｕ１、Ｕ２及びＵ３はプリミティブ
セルのインスタンス名である。Ｈ１、Ｈ２及びＵ１がＶ
ＤＤ２で駆動され、Ｈ４、Ｕ２及びＵ３がＶＤＤ３で駆
動される場合、図４に示す情報を作成する。主となる電
源系統ＶＤＤ１は、本情報に含めない。ここで、階層マ
クロのインスタンス名を指定した場合には、その下位階
層の構成要素が指定されるものとする。また、階層が相
対的に下位にあるインスタンスをより優先させるものと
する。即ち、本具体例の構成において、Ｕ３はＨ２の構
成要素であるが、Ｕ３のインスタンス名を指定すること
により、Ｕ３の電源系統をＶＤＤ３として認識する。
【００１５】次に、図５を参照して、配置配線の各工程
について詳細に説明する。フロアプラン工程ステップＡ
１において図４で示した情報Ａ０を入力することによ
り、ＶＤＤ２及びＶＤＤ３で駆動されるインスタンスの
グループ情報を自動で作成し、それらグループの回路規
模に応じて図１の配置領域２及び４内にグルーピングを
行う。ＶＤＤ１に関しては必要に応じてグルーピングを
行う。この場合、領域２、４を指定した段階では、ＶＤ
Ｄ１のグルーピングは１２及び１３のように、別電源系
統と重なりあっても良い。
について詳細に説明する。フロアプラン工程ステップＡ
１において図４で示した情報Ａ０を入力することによ
り、ＶＤＤ２及びＶＤＤ３で駆動されるインスタンスの
グループ情報を自動で作成し、それらグループの回路規
模に応じて図１の配置領域２及び４内にグルーピングを
行う。ＶＤＤ１に関しては必要に応じてグルーピングを
行う。この場合、領域２、４を指定した段階では、ＶＤ
Ｄ１のグルーピングは１２及び１３のように、別電源系
統と重なりあっても良い。
【００１６】次に、自動配置（１）工程のステップＡ２
において、ステップＡ１の結果をもとにＶＤＤ２に属す
るインスタンスのみを配置領域２内に自動配置する。続
いて、電源配線（１）工程のステップＡ３において、Ｖ
ＤＤ２用の電源供給ブロック３より配置領域２を囲むよ
うにＶＤＤ２の電源配線７を自動で行う。更に、配置禁
止領域８を生成する工程であるステップＡ４において、
配置領域２及び電源配線７の外側に所定の大きさの配置
禁止領域８を生成する。ここでいう所定の大きさとは、
後のステップＡ６においてＶＤＤ１の電源配線６が電源
配線７を囲む大きさである。
において、ステップＡ１の結果をもとにＶＤＤ２に属す
るインスタンスのみを配置領域２内に自動配置する。続
いて、電源配線（１）工程のステップＡ３において、Ｖ
ＤＤ２用の電源供給ブロック３より配置領域２を囲むよ
うにＶＤＤ２の電源配線７を自動で行う。更に、配置禁
止領域８を生成する工程であるステップＡ４において、
配置領域２及び電源配線７の外側に所定の大きさの配置
禁止領域８を生成する。ここでいう所定の大きさとは、
後のステップＡ６においてＶＤＤ１の電源配線６が電源
配線７を囲む大きさである。
【００１７】ステップＡ５においては、ＶＤＤ３に対す
る処理が完了していないため、ステップＡ２からＡ４を
ＶＤＤ２の場合と同様に繰り返し実行し、ＶＤＤ３用の
電源配線９及び配置禁止領域１０を生成する。その後再
びステップＡ５を実行するが、別電源系統ＶＤＤ２、Ｖ
ＤＤ３に対してステップＡ２からＡ４の処理が全て完了
しているから、電源配線（２）の工程であるステップＡ
６においてＶＤＤ１用の電源配線６を自動で行う。その
際、電源配線６はステップＡ３で行った電源配線７及び
９を囲むように配線する。これは配置領域２及び４の近
傍に配置される電源系統ＶＤＤ１のインスタンスに、安
定した電源を供給するためである。
る処理が完了していないため、ステップＡ２からＡ４を
ＶＤＤ２の場合と同様に繰り返し実行し、ＶＤＤ３用の
電源配線９及び配置禁止領域１０を生成する。その後再
びステップＡ５を実行するが、別電源系統ＶＤＤ２、Ｖ
ＤＤ３に対してステップＡ２からＡ４の処理が全て完了
しているから、電源配線（２）の工程であるステップＡ
６においてＶＤＤ１用の電源配線６を自動で行う。その
際、電源配線６はステップＡ３で行った電源配線７及び
９を囲むように配線する。これは配置領域２及び４の近
傍に配置される電源系統ＶＤＤ１のインスタンスに、安
定した電源を供給するためである。
【００１８】続いて、自動配置（２）のステップＡ７に
おいて、電源系統ＶＤＤ１のインスタンスを自動で配置
する。ここでは配置禁止領域８及び１０が既に存在する
ため、ステップＡ２においてＶＤＤ１のインスタンスに
対し重なってグルーピング１２及び１３が行われていて
も、ＶＤＤ２及びＶＤＤ３の領域にＶＤＤ１のインスタ
ンスが入り込むことはない。
おいて、電源系統ＶＤＤ１のインスタンスを自動で配置
する。ここでは配置禁止領域８及び１０が既に存在する
ため、ステップＡ２においてＶＤＤ１のインスタンスに
対し重なってグルーピング１２及び１３が行われていて
も、ＶＤＤ２及びＶＤＤ３の領域にＶＤＤ１のインスタ
ンスが入り込むことはない。
【００１９】その後、自動配線工程ステップＡ８におい
て全ての信号配線を自動配線し、作業を次工程へと進め
る。次に、本発明の他の具体例について図６、７を参照
して詳細に説明する。図６及びその拡大図である図７
（Ａ）、（Ｂ）を参照すると、この具体例はＶＤＤ２の
配置領域を２−１及び２−２に細分化する点、及び一つ
もしくは複数のメインバッファ１４−１とそれらのプリ
バッファ１４−２がＶＤＤ３で駆動される点において先
の具体例と異なる。
て全ての信号配線を自動配線し、作業を次工程へと進め
る。次に、本発明の他の具体例について図６、７を参照
して詳細に説明する。図６及びその拡大図である図７
（Ａ）、（Ｂ）を参照すると、この具体例はＶＤＤ２の
配置領域を２−１及び２−２に細分化する点、及び一つ
もしくは複数のメインバッファ１４−１とそれらのプリ
バッファ１４−２がＶＤＤ３で駆動される点において先
の具体例と異なる。
【００２０】配置領域２−１と２−２は、ステップＡ１
の段階でグループ情報を細分化し、近傍となるようにグ
ルーピングする。ステップＡ２において、ステップＡ１
のグルーピング情報をもとに領域を細分化された自動配
置を行う。またステップＡ３における電源配線７、ステ
ップＡ４における配置禁止領域８の生成、及びステップ
Ａ６における電源配線６は、配置領域２−１と２−２を
包含する領域に対して行う。
の段階でグループ情報を細分化し、近傍となるようにグ
ルーピングする。ステップＡ２において、ステップＡ１
のグルーピング情報をもとに領域を細分化された自動配
置を行う。またステップＡ３における電源配線７、ステ
ップＡ４における配置禁止領域８の生成、及びステップ
Ａ６における電源配線６は、配置領域２−１と２−２を
包含する領域に対して行う。
【００２１】この細分化により、別電源系統のインスタ
ンスに関して、よりタイミングを考慮した配置が可能と
なる。次に、バッファがＶＤＤ３で駆動される場合につ
いて図７（Ｂ）を用いて説明する。メインバッファ１４
−１はステップＡ１において所定の端子配置に従い配置
済みである。メインバッファ１４−１の電源は電源供給
ブロック５より供給され、又、ＶＤＤ１のメインバッフ
ァ１１−１とは分離ブロック１５により分離する。プリ
バッファ１４−２は、情報Ａ０中に電源系統ＶＤＤ３の
インスタンスとして指定し、ステップＡ２において他の
ＶＤＤ３のインスタンスと一括して自動配置を行う。ス
テップＡ３における電源配線９、ステップＡ４における
配置禁止領域１０生成は、配置領域４とプリバッファ１
４−２の配置領域を包含する領域に対して行う。又、配
置禁止領域１０が内部インスタンスの配置領域１の境界
まで覆っているため、ステップＡ６における電源配線６
は配置禁止領域１０に沿って内部側に迂回する形で行
う。
ンスに関して、よりタイミングを考慮した配置が可能と
なる。次に、バッファがＶＤＤ３で駆動される場合につ
いて図７（Ｂ）を用いて説明する。メインバッファ１４
−１はステップＡ１において所定の端子配置に従い配置
済みである。メインバッファ１４−１の電源は電源供給
ブロック５より供給され、又、ＶＤＤ１のメインバッフ
ァ１１−１とは分離ブロック１５により分離する。プリ
バッファ１４−２は、情報Ａ０中に電源系統ＶＤＤ３の
インスタンスとして指定し、ステップＡ２において他の
ＶＤＤ３のインスタンスと一括して自動配置を行う。ス
テップＡ３における電源配線９、ステップＡ４における
配置禁止領域１０生成は、配置領域４とプリバッファ１
４−２の配置領域を包含する領域に対して行う。又、配
置禁止領域１０が内部インスタンスの配置領域１の境界
まで覆っているため、ステップＡ６における電源配線６
は配置禁止領域１０に沿って内部側に迂回する形で行
う。
【００２２】これにより、冗長な電源配線の引き回しを
抑制しつつ、安定した電源供給が可能になる。上記した
自動配置配線は、コンピュータ上に設けた例えばファー
ムウエア内に、フロアプランにおいて、主となる電源系
統とは異なる電源系統毎に駆動される回路を夫々の電源
系統毎にグルーピングする第１の手段と、前記第１のス
テップで指定されたグルーピイングされた回路を所定の
配置領域内に自動配置する第２の手段と、前記第２ステ
ップで配置された回路の電源配線を行う第３の手段と、
前記配置領域を含む所定の範囲内を以降の回路の配置を
禁止する配置禁止領域として生成する第４の手段と、前
記主となる電源系統で駆動される回路の電源配線を行う
第５の手段と、前記第５の手段が電源配線をした回路の
自動配置を行う第６の手段と、前記電源配線を除く全て
の回路の配線を自動配線する第７の手段と、して実現す
ることも出来る。
抑制しつつ、安定した電源供給が可能になる。上記した
自動配置配線は、コンピュータ上に設けた例えばファー
ムウエア内に、フロアプランにおいて、主となる電源系
統とは異なる電源系統毎に駆動される回路を夫々の電源
系統毎にグルーピングする第１の手段と、前記第１のス
テップで指定されたグルーピイングされた回路を所定の
配置領域内に自動配置する第２の手段と、前記第２ステ
ップで配置された回路の電源配線を行う第３の手段と、
前記配置領域を含む所定の範囲内を以降の回路の配置を
禁止する配置禁止領域として生成する第４の手段と、前
記主となる電源系統で駆動される回路の電源配線を行う
第５の手段と、前記第５の手段が電源配線をした回路の
自動配置を行う第６の手段と、前記電源配線を除く全て
の回路の配線を自動配線する第７の手段と、して実現す
ることも出来る。
【００２３】又、フロアプランにおいて、主となる電源
系統とは異なる電源系統毎に駆動される回路を夫々の電
源系統毎にグルーピングする第１のステップと、前記第
１のステップで指定されたグルーピングされた回路を所
定の配置領域内に自動配置する第２のステップと、前記
第２ステップで配置された回路の電源配線を行う第３の
ステップと、前記配置領域を含む所定の範囲内を以降の
回路の配置を禁止する配置禁止領域として生成する第４
のステップと、前記主となる電源系統で駆動される回路
の電源配線を行う第５のステップと、前記第５の手段が
電源配線をした回路の自動配置を行う第６のステップ
と、前記電源配線を除く全ての回路の配線を自動配線す
る第７のステップと、とからなる一連の処理をコンピュ
ータに実行させるための記録媒体として、本発明を実現
しても良い。
系統とは異なる電源系統毎に駆動される回路を夫々の電
源系統毎にグルーピングする第１のステップと、前記第
１のステップで指定されたグルーピングされた回路を所
定の配置領域内に自動配置する第２のステップと、前記
第２ステップで配置された回路の電源配線を行う第３の
ステップと、前記配置領域を含む所定の範囲内を以降の
回路の配置を禁止する配置禁止領域として生成する第４
のステップと、前記主となる電源系統で駆動される回路
の電源配線を行う第５のステップと、前記第５の手段が
電源配線をした回路の自動配置を行う第６のステップ
と、前記電源配線を除く全ての回路の配線を自動配線す
る第７のステップと、とからなる一連の処理をコンピュ
ータに実行させるための記録媒体として、本発明を実現
しても良い。
【００２４】勿論、前記第２乃至第４のステップは電源
系統毎に繰り返し実行されるように構成される。
系統毎に繰り返し実行されるように構成される。
【００２５】
【発明の効果】本発明は上述のように構成したので、異
なる電源系統毎のグルーピングに重なりを持たせること
ができるため、フロアプランの自由度が増し、デッドス
ペースを減少させることが可能になるから、集積度が向
上する。又、配置のみならず電源配線の分離も自動で行
うため、人手による修正作業を減少させることが可能で
あるから、ＴＡＴが短縮され、しかも、電源ショート等
の作業ミスが低減する。
なる電源系統毎のグルーピングに重なりを持たせること
ができるため、フロアプランの自由度が増し、デッドス
ペースを減少させることが可能になるから、集積度が向
上する。又、配置のみならず電源配線の分離も自動で行
うため、人手による修正作業を減少させることが可能で
あるから、ＴＡＴが短縮され、しかも、電源ショート等
の作業ミスが低減する。
【図１】本発明に係る半導体集積回路の配置状況を説明
するための平面図である。
するための平面図である。
【図２】図１の部分拡大図である。
【図３】本発明を実施するための階層図の一例を示す図
である。
である。
【図４】電源系統別にグルーピングするための命令記述
した一例を示す図である。
した一例を示す図である。
【図５】本発明のフローチャートである。
【図６】本発明に係る半導体集積回路の他の具体例を説
明するための平面図である。
明するための平面図である。
【図７】図６の部分拡大図である。
【図８】従来技術を説明するための図である。
１ 内部インスタンス領域の配置領域 ２ ＶＤＤ２の配置領域 ３、５ 電源ブロック ４ ＶＤＤ３の配置領域 ６ ＶＤＤ１の電源配線 ７ ＶＤＤ２の電源配線 ９ ＶＤＤ３の電源配線 ８、１０ 配線禁止領域 １１−１、１４−１ メインバッファ １１−２、１４−２ プリバッファ １５ 分離ブロック ＶＤＤ１ 主となる電源系統 ＶＤＤ２、ＶＤＤ３ 他の電源系統 Ｋ１〜Ｋ３ 回路
Claims (7)
- 【請求項１】 主となる電源系統で駆動される第１の回
路と、前記主となる電源系統とは異なる電源系統毎に駆
動される第２の回路とを含む半導体集積回路の配置配線
方法であって、 フロアプランにおいて、主となる電源系統とは異なる電
源系統毎に駆動される前記第２の回路を夫々の電源系統
毎にグルーピングする第１のステップと、 前記第１のステップでグルーピングされた第２の回路を
所定の配置領域内に自動配置する第２のステップと、 前記第２ステップで配置された第２の回路の電源配線を
行う第３のステップと、前記第２の回路の電源配線を前記第１の回路の電源配線
で囲うように配線する第４のステップと、 前記配置領域を含む所定の範囲内を以降の回路の配置を
禁止する配置禁止領域として生成する第５のステップ
と、 前記主となる電源系統で駆動される第１の回路の電源配
線を行う第６のステップと、 前記第１の回路の自動配置を行う第７のステップと、 前記電源配線を除く全ての配線を自動配線する第８のス
テップと、 を含むことを特徴とする半導体集積回路の配置配線方
法。 - 【請求項２】 前記第２乃至第５のステップは、設定さ
れた前記配置禁止領域外の領域で電源系統毎に繰り返し
実行されることを特徴とする請求項１記載の半導体集積
回路の配置配線方法。 - 【請求項３】 前記配置領域は、はじめ異なる電源系統
の配置領域と重なっていることを特徴とする請求項１又
は２記載の半導体集積回路の配置配線方法。 - 【請求項４】 主となる電源系統で駆動される第１の回
路と、前記主となる電源系統とは異なる電源系統毎に駆
動される第２の回路とを含む半導体集積回路の自動配置
配線装置であって、 フロアプランにおいて、主となる電源系統とは異なる電
源系統毎に駆動される前記第２の回路を夫々の電源系統
毎にグルーピングする第１の手段と、 前記第１のステップでグルーピングされた第２の回路を
所定の配置領域内に自動配置する第２の手段と、 前記第２ステップで配置された第２の回路の電源配線を
行う第３の手段と、前記第２の回路の電源配線を前記第１の回路の電源配線
で囲うように配線する第４の手段と、 前記配置領域を含む所定の範囲内を以降の回路の配置を
禁止する配置禁止領域として生成する第５の手段と、 前記主となる電源系統で駆動される第１の回路の電源配
線を行う第６の手段と、 前記第１の回路の自動配置を行う第７の手段と、 前記電源配線を除く全ての配線を自動配線する第８の手
段と、 を含むことを特徴とする半導体集積回路の配置配線装
置。 - 【請求項５】 前記第２乃至第５の手段で行われる配置
配線は、設定された前記配置禁止領域外の領域で電源系
統毎に繰り返し行われることを特徴とする請求項４記載
の半導体集積回路の配置配線装置。 - 【請求項６】 主となる電源系統で駆動される第１の回
路と、前記主となる電源系統とは異なる電源系統毎に駆
動される第２の回路とを含む半導体集積回路の配置配線
方法のコンピュータプログラムを記録した記録媒体であ
って、 フロアプランにおいて、主となる電源系統とは異なる電
源系統毎に駆動される前記第２の回路を夫々の電源系統
毎にグルーピングする第１のステップと、 前記第１のステップでグルーピングされた第２の回路を
所定の配置領域内に自動配置する第２のステップと、 前記第２ステップで配置された第２の回路の電源配線を
行う第３のステップと、前記第２の回路の電源配線を前記第１の回路の電源配線
で囲うように配線する第４のステップと、 前記配置領域を含む所定の範囲内を以降の回路の配置を
禁止する配置禁止領域として生成する第５のステップ
と、 前記主となる電源系統で駆動される第１の回路の電源配
線を行う第６のステップと、 前記第１の回路の自動配置を行う第７のステップと、 前記電源配線を除く全ての配線を自動配線する第８のス
テップと、 とからなる一連の処理をコンピュータに実行させるため
のプログラムを記録したことを特徴とする記録媒体。 - 【請求項７】 前記第２乃至第５のステップは、設定さ
れた前記配置禁止領域外の領域で電源系統毎に繰り返し
実行されることを特徴とする請求項６記載の記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10443898A JP3147080B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体集積回路の自動配置配線装置とその方法及びその方法を記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10443898A JP3147080B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体集積回路の自動配置配線装置とその方法及びその方法を記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297842A JPH11297842A (ja) | 1999-10-29 |
| JP3147080B2 true JP3147080B2 (ja) | 2001-03-19 |
Family
ID=14380678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10443898A Expired - Fee Related JP3147080B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体集積回路の自動配置配線装置とその方法及びその方法を記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147080B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4504916B2 (ja) * | 2002-10-30 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の電源分離構造およびその電源分離構造を備えた半導体装置 |
-
1998
- 1998-04-15 JP JP10443898A patent/JP3147080B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297842A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060195811A1 (en) | System and method for reducing design cycle time for designing input/output cells | |
| JP2002334933A (ja) | タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法 | |
| JP3147080B2 (ja) | 半導体集積回路の自動配置配線装置とその方法及びその方法を記録した記録媒体 | |
| JP3412745B2 (ja) | 半導体回路におけるクロック供給装置およびその設計方法 | |
| KR930006726B1 (ko) | 집적회로 및 전원간선 레이아웃방법 | |
| US6487707B1 (en) | Layout design system of semiconductor ic device, layout design method of semiconductor ic device and computer-readable recording medium on which programs for allowing computer to execute respective means in the system or respective steps in the method are recorded | |
| US6925615B2 (en) | Semiconductor device having embedded array | |
| JP2001044284A (ja) | 半導体装置の設計方法 | |
| JP3925679B2 (ja) | 半導体装置および半導体設計装置 | |
| JPH03232267A (ja) | 半導体集積回路装置 | |
| JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JP2917604B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
| JP2000101054A (ja) | ゲートアレイ集積回路の設計方法及びこれを用いたゲートアレイ集積回路 | |
| JP2842334B2 (ja) | レイアウト方法 | |
| JP2790090B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JP2933584B2 (ja) | 半導体集積回路装置及びマクロ端子クランプ処理方法 | |
| JPH04318956A (ja) | 自動配置配線装置 | |
| JPH08125025A (ja) | マイコンコア及びそのレイアウト方法 | |
| JP2004005126A (ja) | 半導体集積回路設計装置およびその設計方法 | |
| JPH04101276A (ja) | 集積回路設計装置 | |
| JP2004207530A (ja) | 半導体集積回路及びそのレイアウト設計方法 | |
| JPH1153410A (ja) | 自動配線方式 | |
| JPH04352453A (ja) | Ｌｓｉの自動配線方法及びｌｓｉの自動配線装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |