JP2002535752A - 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用 - Google Patents
集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用Info
- Publication number
- JP2002535752A JP2002535752A JP2000594041A JP2000594041A JP2002535752A JP 2002535752 A JP2002535752 A JP 2002535752A JP 2000594041 A JP2000594041 A JP 2000594041A JP 2000594041 A JP2000594041 A JP 2000594041A JP 2002535752 A JP2002535752 A JP 2002535752A
- Authority
- JP
- Japan
- Prior art keywords
- network
- layout
- wiring network
- selective
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
路デザインには、どのような構成素子が設けられているのか、また、どのような
切換特性を集積回路が有するべきであるかということが特徴付けられている。こ
の回路デザインから出発してレイアウトが作成される。このレイアウトは、回路
装置の全ての構成要素の幾何学的な形状および配置を説明している。構成要素に
は特に、ドーピングされた領域、絶縁性の構造体、導電性の構造体、金属化平面
、コンタクト等が所属している。一般的に、レイアウトはコンピュータによって
作成され、ファイルともプランとも呼ぶことができる。レイアウトは、マスクセ
ットを作成するための基礎を成している。このマスクセットは、あとで集積回路
の科学技術的な製造時に使用される。
妥協とによって、1つのレイアウトに相応して製造された回路が、回路デザイン
において要求された特性と異なる特性を有しているということが考えられ得る。
念のため、製造された回路が可能な限り正確に回路デザインに相応して機能する
ように、検証されたレイアウトから出発してマスクセットが製造される前に、レ
イアウトに何回も検証法が施される。検証時には、集積回路の、レイアウトに相
応して設けられている構造体が、回路デザインにおいて特徴付けられている電気
的な特性を実際に有しているかどうかが検査される。
、検証時には容量算出が実施される。このためには、しばしば回路網とも呼ばれ
る配線網が考慮される。配線網として、大規模集積回路の内部の導電性の経路、
つまり導体路が理解される。この導体路は分岐されていてよく、集積回路の全て
の面にわたって延在することができる。種々異なる配線網は互いに絶縁されてい
る。容量算出時には、これらの回路網の間の容量が規定されなければならない。
この容量は、高精度の算出のためにディープサブミクロン領域ではまだプログラ
ム、いわゆる「フィールドソルバ」によってしか実施され得ない。このフィール
ドソルバにおいて、3次元のラプラス方程式が数値的に解かれる。しかし、数c
m2のチップ面を備えた大きな集積回路では、このラプラス方程式は、複雑性の
理由に基づき、今日使用可能なコンピュータによって完全に処理することができ
ない。したがって、通常は容量算出時に区分けセルが規定される。この区分けセ
ルのために、3次元のラプラス方程式を数値的に解くことが可能である。
tion)」を実施することが提案されている(たとえば「Z.Zhu他著、{
IEEE Transaction on Mircowave Theory
and Techniques}、第45巻、No.8、1997年8月、第
1179〜1184頁」および「Z.Zhu他著、第46巻、No.8、199
8年8月、第1037〜1044頁」および「E.A.Dengi他著、{in
proceeding of DAC 1997}、第1〜6頁」および「A
.H.Zemanian他著、{IEEE Transaction on C
omputer−Aided Design}、第8巻、No.12、1989
年12月、第1319〜1326頁」参照)。この定義域分解では、全ての配線
網の静電的な周辺条件が規定される。しかし、この手段は、従来は前記文献中で
比較的小さな大規模集積回路についてのみ説明された。この場合、チップ面は最
大200μm2に制限されていた。なぜならば、全ての配線網の静電的な周辺条
件の規定には手間がかかるからである。
Y.L.Le Coz他著、{Solid State Electronic
s}、第35巻、No.7、第1005〜1012頁、1992年」参照)。し
かし、この場合、統計学的な誤差が生ぜしめられる。さらに、種々異なる配線網
の間の接続部分の算出と、運転時間とが不正確にしか可能とならない。最終的に
、この方法は、45゜および90゜の角度を備えた構造体に制限されている。
および装置を改善して、当該方法が大規模集積回路の製造に適していて、数cm
2のチップ面を備えた集積回路でも許容可能な演算手間で実施可能となるように
することである。
される。本発明の変化形は従属請求項から明らかである。
る。この配線網は、ドーピングされた半導体領域、ドーピングされた多結晶半導
体層、金属層およびこれに類するもののような導電性のエレメントから成る互い
に関連する構造体である。これらのエレメントは、種々異なる平面に配置するこ
とができ、互いに接触するかまたはオーバラップする。配線網は、構成素子の導
電性の部分を有していてもよい。したがって、配線網は、互いに関連する導電性
の接続部を集積回路内に提供している。選択的な配線網に対して、レイアウト内
に含まれている別の配線網に関する容量は、選択的な配線網の形状に相当する形
状を備えたフィルタポリゴンが規定されることによって算出される。この場合、
フィルタポリゴンの寸法は、選択的な配線網の寸法に比べて、設定可能な幅の分
だけ増大されている。したがって、フィルタポリゴンは幾何学的な面を有してい
る。この面は、選択的な配線網の幾何学的な面を、設定可能な幅だけ増大するこ
とによって形成される。
定される。この部分は、フィルタポリゴンの領域で、選択的な配線網と同じ平面
だけでなく、その平面の上方にまたは下方に位置する平面にも配置することがで
きる。選択的な配線網と、フィルタポリゴンとオーバラップする別の配線網の部
分との間の容量が算出される。フィルタポリゴンの外部に配置された別の配線網
の部分は容量算出時には考慮されない。この方法では、容量への寄与が、導電性
の構造体の間の間隔によって減少するという事実が利用される。この方法では、
どのような寄与が容量算出時にさらに考慮されるべきであるのかが、設定可能な
幅によって制御される。
フィルタポリゴンの領域に配置された別の配線網の部分しか算出されないので、
演算手間が著しく減少する。
最大寸法を上回らない寸法を備えた区分けセルに分割することが有利である。こ
のためには、フィルタポリゴンの寸法が、設定された最大寸法と比較され、フィ
ルタポリゴンの寸法が最大寸法を上回った場合には、フィルタポリゴンがより小
さな区分けセルに分割される。その後、区分けセルにつき、選択的な配線網と、
各区分けセルとオーバラップする別の配線網の部分との間の容量が算出される。
区分けセルの大きさによって、解きたい3次元のラプラス方程式の複雑性が減少
される。さらに、種々異なる区分けセルを並行して処理することができるので、
結果はより短い時間で検出することができる。区分けは、複数のプロセッサを使
用して行うことができる。
リゴンを形成しているので、たいていの事例では、この区分けによって、均質な
静電的な周辺条件が存在する領域の内部でしか選択的な回路網の分離は実施され
ない。
きる。フィルタポリゴンの分割が、垂直なかつ水平なカットラインをフィルタポ
リゴンの平面で使用することによって行われると有利である。この場合、カット
ラインは、それぞれフィルタポリゴンの輪郭における不連続点と交差している。
こうして得られた部分ポリゴンはその寸法に関連して検査され、その寸法が最大
寸法を上回っている限りにおいてはさらに分割される。この手段は、いわゆる「
走査線アルゴリズム」によるものである。
、他方では容量演算時に獲得可能な精度に影響を与える。所要な演算時間に関し
ては、小さな最大寸法が目標とされ得るのに対して、演算精度に関しては、限界
値を上回らない最大寸法が目標とされ得る。最大寸法が、0.35μmテクノロ
ジにおいて25μm〜50μmであると有利である。最小の構造サイズFによる
テクノロジの事例では、最大寸法は70F〜140Fの間に位置している。
備えた個々の区分けセルが得られる場合には、この小さな区分けセルを、隣り合
って位置する区分けセルと接合することが演算手間に関して有利となる。これに
よって、区分けセルの寸法が極めて小さい場合に不十分である演算精度も向上す
る。最小寸法が、0.35μmテクノロジにおいて15μm〜25μmの間に位
置していると有利である。最小の構造サイズFによるテクノロジの事例では、最
小寸法が40F〜70Fの間に位置していると有利である。
リされている。各区分けセルのためにファイルが形成される。このファイルは、
各区分けセルの幾何学的形状に関する情報と、別の配線網とのオーバラップに関
する情報とを有している。
レイアウトが作成される。このレイアウトは配線網を有している。次いで、レイ
アウトを検証するために、コンピュータによって配線網が選択される。この配線
網のために、上述した方法に基づき、フィルタポリゴンの領域における別の配線
網に関する容量が算出される。その後、算出された容量が回路デザインと比較さ
れる。性能損失においては、レイアウトが、たとえば導電性の構造体の幅の適合
によって最適化される。検証されたレイアウトから出発してマスクセットが製造
される。このマスクセットは、集積回路を製造するために使用される。検証法に
基づき所望の電気的な特性を有しているかまたはずれに基づき最適化されたレイ
アウトは検証済みレイアウトと呼ばれる。
れぞれ1つのフィルタポリゴンが規定され、別の配線網に関する容量が規定され
る。この場合、種々異なる選択的な配線網の寄与分は並行して、特に複数のプロ
セッサを使用して算出することができる。
。配線網11にはフィルタポリゴン(Filterpolygon)12が対応
配置されている。このフィルタポリゴン12は、配線網11の輪郭を両辺でそれ
ぞれw=5μmだけ増加させることによって配線網11から得られる。したがっ
て、フィルタポリゴン12は、b+2wの幅とL+2wの長さとを有している。
フィルタポリゴン12は区分けセル13に分割される。この区分けセル13は、
配線網11の長さLに対して平行にl=25μmの長さを有している。このため
には、フィルタポリゴン12が一方の辺を起点として長さlの長方形に分割され
る(図1参照)。この場合、フィルタポリゴン12の長さが長さlの整数倍でな
い場合には、最後の区分けセルは、長さlとは異なる長さを有している。
的な配線網21にはフィルタポリゴン22が対応配置されている。このフィルタ
ポリゴン22は同じくT字形の横断面を有しているが、選択的な配線網21の寸
法に比べて両側でそれぞれ幅w=5μmだけ増加されている。フィルタポリゴン
22は区分けセル23に分割されている。この区分けセル23の寸法は、25μ
mの最大寸法よりも小さく寸法設定されている。フィルタポリゴン22は別の配
線網の部分24にオーバラップしている。選択的な配線網21と別の配線網の部
分24とは同一のレイアウト内に含まれている。
ために、選択的な配線網21と別の配線網の部分24との間の容量が、それぞれ
区分けセル23につき算出される。
Scanline−Algorithmus)」に基づき行われると有利である
。この走査線アルゴリズムでは、フィルタポリゴン31が、y軸線yに対して平
行に延びるカットライン32とオーバラップされる。このカットライン32は、
それぞれフィルタポリゴン31の輪郭における不連続部を通って延びるように位
置している(図3参照)。この場合、互いに隣り合って位置する2つのカットラ
イン32と、フィルタポリゴン31の輪郭の、x軸線xに対して平行な部分とに
よって仕切られた長方形が規定される。類似のアルゴリズムは、回路網の抵抗分
割と相俟って「M.Horowitz他著、(IEEE Transactio
n on Computer Aided Design)、第CAD−2巻、
No.3、1993年7月、第145頁」において説明されている。そこでは、
このアルゴリズムによって、算出したい抵抗を備えた導体路の形状が区分けセル
に分割される。
しく説明する。
との重畳によって、第1の区分けセル42が規定される。この第1の区分けセル
42はx軸線xに対して平行に、y軸線yに対して平行な延在長さよりも大きな
延在長さを有している。第1の区分けセル42は、フィルタポリゴン41の輪郭
の部分によってx軸線xに対して平行に仕切られている。
ポリゴン41の残留ポリゴンが互いに融着される。このことは、第1の区分けセ
ル42のフィルタリングによる取出しを意味している。
y軸線yに対して平行に延びるカットラインとの重畳によって第2の区分けセル
43が形成される。この第2の区分けセル43は、回動させられたx軸線x′に
対して平行に、回動させられたy軸線y′に対して平行であるよりも大きく寸法
設定されている。回動させられたx軸線x′は、図4に示したx軸線xから90
゜だけ回動させられているので、第1の区分けセル42は第2の区分けセル43
に対して垂直に配置されている(図5参照)。
りにおいて、第1の区分けセル42が第2の区分けセル43を通ってさらに分割
される。この場合、第3の区分けセル44が形成される。この第3の区分けセル
44は、隣り合って位置する第1の区分けセル42だけでなく、隣り合って位置
する第2の区分けセル43にも隣接している(図6参照)。
るかが検査される。この長方形は第4の区分けセル45としてメモリされ、フィ
ルタリングによって取り出される(図6参照)。
部でさらに分割される。この場合、メモリされる第5の区分けセル46が形成さ
れる(図7参照)。
かどうかが検査される。この最大寸法を上回る区分けセルは、n=L/lで長方
形または台形に分割される。この場合、Lは本来の区分けセルの長さである。こ
れによって、l以下の長さを備えた長方形または台形しか残らなくなる。
って位置する区分けセルに融着される。得られた区分けセルの寸法が最大寸法よ
り大きかったとしても、この区分けセルは、ほぼ同じ大きさの区分けセルに分割
される。
ってレイアウトLOが作成される(図8参照)。回路網抽出NEのための制御が
提供される抽出プログラムEPによって、レイアウトLOから配線網の座標が抽
出され、データベースDBにメモリされる。フィルタポリゴンを作成しかつ区分
けするためのプログラムPFPによって、選択的な配線網のためにフィルタポリ
ゴンが規定される。さらに、フィルタポリゴンを規定しかつ区分けするためのプ
ログラムPFPによって、区分けセルへのフィルタポリゴンの分割が実施される
。配線網を選択するための情報と、フィルタポリゴンを規定するための情報と、
区分けするための情報とがパラメータファイルPDから取り出される。このパラ
メータファイルPDは特に、フィルタポリゴンを選択的な配線網の輪郭に対して
増加させる設定可能な幅wと、最大寸法lと、区分けセルのための最小寸法とを
有している。
て並行して行われる。各区分けセルPZiのために、別の配線網のどの部分が区
分けセルとオーバラップするのかということが規定される。3次元モデリング3
DMと呼ばれるこのステップはデータベースDBを基礎として行われる。引き続
き、各区分けセルPZiのために、区分けセルPZiにオーバラップする別の配
線網の部分に対する選択的な配線網の容量が算出される。この算出は、フィール
ドソルバ(Fieldsolver)FSと呼ばれるプログラムによって行われ
る。
トKLとして出力される。この容量リストKLは、アナログ式の回路シミュレー
タによって処理することができるフォーマット内に出力され得る。このようなフ
ォーマットはSPICE回路網リストという名で慣用されている。
回路デザインSEの容量と比較される。この比較は、たとえば、回路デザインS
Eにおいて要求された、信号の時間特性につき比較される。検査ステップPでは
、容量リストKLの、算出された容量と、回路デザインSEの容量との間の合致
が存在しているかが検査される。両容量が合致していない場合には、最適化ステ
ップOにおいてレイアウトLOが変更される。変更されたレイアウトLOから出
発して、引き続き、検証するための方法が新たに実施される。両容量が合致して
いる場合には、検証されたレイアウトLOから出発してマスク製造MHが実施さ
れる。この場合、集積回路を科学技術的に実現するために必要となる全てのマス
クセットが形成される。こうして製造されたマスクを使用して、集積回路の製造
HISが行われる。
きる。区分けなしでは、すなわち無限の大きさのlのためには、10.3fFの
容量が得られる。図9では、区分けセルの、25μmよりも大きな長さのために
は、容量の不連続部が最大で5%であるということを知ることができる。フィル
タポリゴンを選択的な配線網に対して両辺で増大させる幅wは5μmである。
線網の部分とを備えた複雑な配線網を示す図である。
す図である。
線網、 22 フィルタポリゴン、 23 区分けセル、 24 部分、 31
フィルタポリゴン、 32 カットライン、 41 フィルタポリゴン、 4
2 区分けセル、 43 区分けセル、 44 区分けセル、 45 区分けセ
ル、 46 区分けセル、 b 幅、 L 長さ、 l 長さ、 w 幅、 x
,x′ x軸線、 y,y′ y軸線
Claims (14)
- 【請求項1】 集積回路のレイアウトをコンピュータによって検証する方法
において、 −レイアウト内に含まれている選択的な配線網に対して、レイアウト内に含まれ
ている別の配線網に関する容量を、 −選択的な配線網の形状に相当するフィルタポリゴンを規定し、この場合、フィ
ルタポリゴンの寸法が、選択的な配線網の寸法に比べて、設定可能な幅だけ増加
されており、 −フィルタポリゴンとオーバラップする別の配線網の部分を規定し、 −選択的な配線網と、フィルタポリゴンとオーバラップする別の配線網の部分と
の間の容量を規定する ことによって算出することを特徴とする、集積回路のレイアウトをコンピュータ
によって検証する方法。 - 【請求項2】 −フィルタポリゴンの寸法を、設定した最大寸法と比較し、 −フィルタポリゴンの寸法が、設定した最大寸法よりも大きく寸法設定されてい
る場合に、フィルタポリゴンを、最大寸法を上回らない寸法を備えた区分けセル
に分割し、 −区分けセルにつき、選択的な配線網と、各区分けセルとオーバラップする別の
配線網の部分との間の容量を算出する、請求項1記載の方法。 - 【請求項3】 フィルタポリゴンの分割を、それぞれフィルタポリゴンの輪
郭における不連続点と交差する垂直なかつ水平なカットラインを使用して行う、
請求項2記載の方法。 - 【請求項4】 設定した最小寸法よりも小さく寸法設定されている寸法を備
えた区分けセルの1つを、隣り合って位置する区分けセルと接合する、請求項3
記載の方法。 - 【請求項5】 −配線網の座標が、回路網リストとしてコンピュータにメモ
リされており、 −各区分けセルのために、各区分けセルの幾何学的形状に関する情報と、別の配
線網とのオーバラップに関する情報とを有するファイルを形成する、請求項2か
ら4までのいずれか1項記載の方法。 - 【請求項6】 −レイアウト内に含まれている複数の選択的な配線網に対し
て、レイアウト内に含まれている全ての別の配線網に関する容量を、 −選択的な各配線網の形状に相当するフィルタポリゴンをそれぞれ規定し、この
場合、フィルタポリゴンの寸法が、選択的な配線網の寸法に比べて、設定可能な
幅だけ増加されており、 −各フィルタポリゴンとオーバラップする全ての別の配線網の部分をそれぞれ規
定し、 −選択的な配線網と、各フィルタポリゴンとオーバラップする全ての別の配線網
の部分との間の容量をそれぞれ規定する ことによって算出する、請求項1から5までのいずれか1項記載の方法。 - 【請求項7】 集積回路を製造する方法において、 −回路デザインから出発して、コンピュータによって、配線網を有するレイアウ
トを作成し、 −レイアウトをコンピュータによって検証するために、選択的な配線網に対して
、別の配線網に関する容量を、 選択的な配線網の形状に相当するフィルタポリゴンを規定し、この場合、フィ
ルタポリゴンの寸法が、選択的な配線網の寸法に比べて、設定可能な幅だけ増加
されており、 フィルタポリゴンとオーバラップする別の配線網の部分を規定し、 選択的な配線網と、フィルタポリゴンとオーバラップする別の配線網の部分と
の間の容量を規定する ことによって算出し、 −該容量を回路デザインと比較し、ずれが生じた場合にレイアウトを最適化し、 −検証したレイアウトから出発してマスクセットを製造し、該マスクセットを、
集積回路を製造するために使用する ことを特徴とする、集積回路を製造する方法。 - 【請求項8】 −フィルタポリゴンの寸法を、設定した最大寸法と比較し、 −フィルタポリゴンの寸法が、設定した最大寸法よりも大きく寸法設定されてい
る場合に、フィルタポリゴンを、最大寸法を上回らない寸法を備えた区分けセル
に分割し、 −区分けセルにつき、選択的な配線網と、各区分けセルとオーバラップする別の
配線網の部分との間の容量を算出する、請求項7記載の方法。 - 【請求項9】 フィルタポリゴンの分割を、それぞれフィルタポリゴンの輪
郭における不連続点と交差する垂直なかつ水平なカットラインを使用して行う、
請求項8記載の方法。 - 【請求項10】 設定した最小寸法よりも小さく寸法設定されている寸法を
備えた区分けセルの1つを、隣り合って位置する区分けセルと接合する、請求項
9記載の方法。 - 【請求項11】 −配線網の座標が、回路網リストとしてコンピュータにメ
モリされており、 −各区分けセルのために、各区分けセルの幾何学的形状に関する情報と、別の配
線網とのオーバラップに関する情報とを有するファイルを形成する、請求項8か
ら10までのいずれか1項記載の方法。 - 【請求項12】 −レイアウト内に含まれている複数の選択的な配線網に対
して、レイアウト内に含まれている全ての別の配線網に関する容量を、 −選択的な各配線網の形状に相当するフィルタポリゴンをそれぞれ規定し、この
場合、フィルタポリゴンの寸法が、選択的な配線網の寸法に比べて、設定可能な
幅だけ増加されており、 −各フィルタポリゴンとオーバラップする全ての別の配線網の部分をそれぞれ規
定し、 −選択的な配線網と、各フィルタポリゴンとオーバラップする全ての別の配線網
の部分との間の容量をそれぞれ規定する ことによって算出する、請求項7から11までのいずれか1項記載の方法。 - 【請求項13】 集積回路のレイアウトをコンピュータによって検証するた
めの装置において、 −1つのプロセッサユニットが設けられており、該プロセッサユニットにおいて
、レイアウト内に含まれている選択的な配線網に対して、レイアウト内に含まれ
ている別の配線網に関する容量が、 −選択的な配線網の形状に相当するフィルタポリゴンが規定されるようになって
おり、フィルタポリゴンの寸法が、選択的な配線網の寸法に比べて、設定可能な
幅だけ増加されており、 −フィルタポリゴンとオーバラップする別の配線網の部分が規定されるようにな
っており、 −選択的な配線網と、フィルタポリゴンとオーバラップする別の配線網の部分と
の間の容量が規定されるようになっている ことによって算出可能であることを特徴とする、集積回路のレイアウトをコンピ
ュータによって検証するための装置。 - 【請求項14】 −複数のプロセッサユニットが設けられており、該プロセ
ッサユニットにおいて、レイアウト内に含まれている複数の選択的な配線網のそ
れぞれ1つに対して、レイアウト内に含まれている全ての別の配線網に関する容
量が、 −選択的な各配線網の形状に相当するフィルタポリゴンがそれぞれ規定されるよ
うになっており、フィルタポリゴンの寸法が、選択的な配線網の寸法に比べて、
設定可能な幅だけ増加されており、 −各フィルタポリゴンとオーバラップする別の配線網の部分が規定されるように
なっており、 −選択的な各配線網と、各フィルタポリゴンとオーバラップする別の配線網の部
分との間の容量が規定されるようになっている ことによって算出可能である、請求項13記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19900980A DE19900980C1 (de) | 1999-01-13 | 1999-01-13 | Verfahren und Anordnung zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung |
DE19900980.5 | 1999-01-13 | ||
PCT/DE2000/000023 WO2000042534A2 (de) | 1999-01-13 | 2000-01-03 | Verfahren und anordnung zur verifikation eines layouts einer integrierten schaltung mit hilfe eines rechners sowie dessen anwendung zur herstellung einer integrierten schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002535752A true JP2002535752A (ja) | 2002-10-22 |
JP3762866B2 JP3762866B2 (ja) | 2006-04-05 |
Family
ID=7894106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000594041A Expired - Fee Related JP3762866B2 (ja) | 1999-01-13 | 2000-01-03 | 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6665846B2 (ja) |
EP (1) | EP1141867B1 (ja) |
JP (1) | JP3762866B2 (ja) |
DE (2) | DE19900980C1 (ja) |
WO (1) | WO2000042534A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3230233B2 (ja) * | 1999-02-05 | 2001-11-19 | 日本電気株式会社 | 半導体集積回路設計装置及びその配線制御方法並びに配線制御プログラムを格納した記憶媒体 |
DE10116328A1 (de) | 2001-04-02 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung |
DE10123464B4 (de) * | 2001-05-14 | 2005-06-16 | Infineon Technologies Ag | Verfahren, Computerprogramm und Computerprogrammprodukt zur Prüfung von Layoutstrukturen von integrierten elektrischen Schaltungen |
US7159197B2 (en) * | 2001-12-31 | 2007-01-02 | Synopsys, Inc. | Shape-based geometry engine to perform smoothing and other layout beautification operations |
DE10206658B4 (de) * | 2002-02-15 | 2011-11-17 | Qimonda Ag | Verfahren zum Überprüfen einer integrierten elektrischen Schaltung |
JP2004128227A (ja) * | 2002-10-02 | 2004-04-22 | Sanyo Electric Co Ltd | 回路装置提供システム及びサーバコンピュータ |
US8694802B2 (en) * | 2004-04-30 | 2014-04-08 | Apple Inc. | System and method for creating tamper-resistant code |
TW200539763A (en) | 2004-05-28 | 2005-12-01 | Hon Hai Prec Ind Co Ltd | Method and system for net-width checking in a layout |
TW200601909A (en) | 2004-06-18 | 2006-01-01 | Hon Hai Prec Ind Co Ltd | System and method for calculating net-length of the mainboard layout |
US7345738B2 (en) * | 2004-12-03 | 2008-03-18 | Asml Netherlands B.V. | Certified cells and method of using certified cells for fabricating a device |
US8117661B2 (en) * | 2007-02-26 | 2012-02-14 | Weidong Zhang | Encryption based silicon IP protection |
US9256709B2 (en) * | 2014-02-13 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit mask patterning |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5202841A (en) * | 1989-07-14 | 1993-04-13 | Mitsubishi Denki Kabushiki Kaisha | Layout pattern verification system |
US5452224A (en) * | 1992-08-07 | 1995-09-19 | Hughes Aircraft Company | Method of computing multi-conductor parasitic capacitances for VLSI circuits |
JPH07288281A (ja) | 1994-04-18 | 1995-10-31 | Hitachi Ltd | 半導体装置の配線容量算出方法 |
JP3370775B2 (ja) | 1994-05-26 | 2003-01-27 | 富士通株式会社 | 容量係数算出方法 |
US5903469A (en) * | 1994-11-08 | 1999-05-11 | Synopsys, Inc. | Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach |
US5828580A (en) * | 1994-11-08 | 1998-10-27 | Epic Design Technology, Inc. | Connectivity-based approach for extracting parasitic layout in an integrated circuit |
JP2800881B2 (ja) | 1995-07-31 | 1998-09-21 | 日本電気株式会社 | 配線寄生負荷算出方法 |
US5761080A (en) * | 1995-11-22 | 1998-06-02 | International Business Machines Corporation | Method and apparatus for modeling capacitance in an integrated circuit |
US5706206A (en) * | 1995-12-01 | 1998-01-06 | Hewlett-Packard Co. | Method of extracting parasitic capacitance values from the physical design of an integrated circuit |
US6230299B1 (en) * | 1998-03-31 | 2001-05-08 | Mentor Graphics Corporation | Method and apparatus for extracting and storing connectivity and geometrical data for a deep sub-micron integrated circuit design |
US6536023B1 (en) * | 2000-07-03 | 2003-03-18 | Cadence Design Systems, Inc. | Method and system for hierarchical metal-end, enclosure and exposure checking |
-
1999
- 1999-01-13 DE DE19900980A patent/DE19900980C1/de not_active Expired - Fee Related
-
2000
- 2000-01-03 DE DE50013302T patent/DE50013302D1/de not_active Expired - Lifetime
- 2000-01-03 EP EP00904820A patent/EP1141867B1/de not_active Expired - Lifetime
- 2000-01-03 JP JP2000594041A patent/JP3762866B2/ja not_active Expired - Fee Related
- 2000-01-03 WO PCT/DE2000/000023 patent/WO2000042534A2/de active IP Right Grant
-
2001
- 2001-07-13 US US09/905,855 patent/US6665846B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3762866B2 (ja) | 2006-04-05 |
WO2000042534A3 (de) | 2000-11-16 |
EP1141867B1 (de) | 2006-08-09 |
DE50013302D1 (de) | 2006-09-21 |
EP1141867A2 (de) | 2001-10-10 |
WO2000042534A2 (de) | 2000-07-20 |
US20020016948A1 (en) | 2002-02-07 |
US6665846B2 (en) | 2003-12-16 |
DE19900980C1 (de) | 2000-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Weste | Virtual grid symbolic layout | |
US6536023B1 (en) | Method and system for hierarchical metal-end, enclosure and exposure checking | |
US6756242B1 (en) | Method of modifying an integrated circuit | |
CN107315848B (zh) | 用于集成电路设计的方法及系统 | |
JPH10275176A (ja) | 相互接続モデリングシステム及び方法 | |
US20030084418A1 (en) | Modification of integrated circuits | |
US20030229862A1 (en) | Patching technique for correction of minimum area and jog design rule violations | |
US6865727B2 (en) | Method for calculating the capacity of a layout of an integrated circuit with the aid of a computer, and application of the method to integrated circuit fabrication | |
JP3762866B2 (ja) | 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用 | |
US6772401B2 (en) | Correction of spacing violations between design geometries and wide class objects of dummy geometries | |
US7380227B1 (en) | Automated correction of asymmetric enclosure rule violations in a design layout | |
US20030196180A1 (en) | Method to simplify and speed up design rule/electrical rule checks | |
US6892363B2 (en) | Correction of width violations of dummy geometries | |
TW201520801A (zh) | 利用佈局重用並保存佈線之高效率類比佈局 | |
US20210173999A1 (en) | Electrical circuit design using cells with metal lines | |
US6484302B1 (en) | Auto-contactor system and method for generating variable size contacts | |
US6671867B2 (en) | Analytical constraint generation for cut-based global placement | |
CN114077815A (zh) | 一种围栅器件的设计方法和装置 | |
US6523160B2 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
US9009639B2 (en) | Method and system for enhanced integrated circuit layout | |
JP2638276B2 (ja) | 電子回路の配線間容量の算出方法 | |
JP2023542329A (ja) | 半導体回路設計のための物理検証ワークフロー | |
JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
JPH09128433A (ja) | Lsi回路設計における不純物拡散層の拡散抵抗算出式の決定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051018 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060116 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |