CN111680471B - 一种集成电路版图中的布线倒角方法 - Google Patents

一种集成电路版图中的布线倒角方法 Download PDF

Info

Publication number
CN111680471B
CN111680471B CN202010533279.5A CN202010533279A CN111680471B CN 111680471 B CN111680471 B CN 111680471B CN 202010533279 A CN202010533279 A CN 202010533279A CN 111680471 B CN111680471 B CN 111680471B
Authority
CN
China
Prior art keywords
wiring
integrated circuit
circuit layout
point
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010533279.5A
Other languages
English (en)
Other versions
CN111680471A (zh
Inventor
黄晔
苏鸿昌
张亚东
李起宏
陆涛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huada Jiutian Technology Co ltd
Original Assignee
Shenzhen Huada Jiutian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huada Jiutian Technology Co ltd filed Critical Shenzhen Huada Jiutian Technology Co ltd
Priority to CN202010533279.5A priority Critical patent/CN111680471B/zh
Publication of CN111680471A publication Critical patent/CN111680471A/zh
Application granted granted Critical
Publication of CN111680471B publication Critical patent/CN111680471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路版图中的布线倒角方法,包括以下步骤:1)设置生成倒角的布线参数;2)确定待绕障图形的顶点并根据所述顶点生成交互式布线;3)确认交互式布线结果;4)判断是否存在未布线引脚,若是则返回步骤1),否则结束布线。本发明的集成电路版图中的布线倒角方法,能够自动生成倒角,防止交互式布线轮廓产生锐角,满足制造正交或者45°物理设计要求。

Description

一种集成电路版图中的布线倒角方法
技术领域
本发明涉及EDA设计技术领域,特别是涉及EDA工具在面向高端工艺的布线倒角方法。
背景技术
随着工艺的进步,超深亚微米工艺不断完善,芯片面积的减少下,芯片的密度不断提高,布线作为超大规模集成电路中物理设计的末端环节,布线的结果对芯片起到至关重要的作用,这就使得应用EDA(电子设计自动化)工具成为不可或缺的辅助手段。
布线是指在物理设计阶段,在要连接的单元,引脚或者其他电子器件之间分配金属线,并且不同连接关系的金属线不能重叠,除此之外,还要满足大量的物理设计中几何约束。伴随着光刻工艺的成熟,芯片性能的提高,往往意味着芯片密度的增加,可布线空间进一步减少,几何约束的数量不断增加,最终导致布线的难度和复杂度大大增加。这给EDA工具带来新的挑战。
倒角的功能为了防止,尖角(小于90°)的设计结果,会违反设计规则,电容过大,导致电子的聚集,增加系统的不稳定性。
在低端工艺中,特别是16nm以上的工艺中,可以支持任意角度的布线。但是到了14nm以及以下的高端工艺中,最多支持正交和45°斜向布线结构,这就会导致可布线的空间减少,倒角布线的难度加大,按照原有的方法得到一个意料之外或者不合法的结果。
在EDA设计工具中,布线格点等新工艺出现约束进行处理,这就迫切需要EDA厂商针对芯片制造开发针对现有高端新工艺的倒角交互式布线器方法。
发明内容
为了解决现有技术存在的不足,本发明的目的在于提供一种集成电路版图中的布线倒角方法,能够自动生成倒角,防止交互式布线轮廓产生锐角,满足制造正交或者45°物理设计要求。
为实现上述目的,本发明提供的集成电路版图中的布线倒角方法,包括以下步骤:
1)设置生成倒角的布线参数;
2)确定待绕障图形的顶点,并根据所述顶点生成交互式布线;
3)确认交互式布线结果;
4)判断是否存在未布线引脚,若是则返回步骤1),否则结束布线。
进一步地,所述步骤1)进一步包括,所述布线参数包括布线的宽度,布线支持的模式,偏离选择点模式和偏移距离。
进一步地,所述偏离选择点模式包括左边、中间和右边三类,其中,
所述左边类型包括,当布线方向为从下向上时,布线的起点和终点都在生成布线结果的左边;
所述中间类型包括,当布线方向为从下向上时,布线的起点和终点都在生成布线结果的中间;
所述右边类型包括,当布线方向为从下向上时,布线的起点和终点都在生成布线结果的右边。
进一步地,所述偏移距离为布线结果与起始点和终点连线的距离。
进一步地,所述步骤3)进一步包括,
对于正交型拐弯布线,向垂直于布线选择的参考线平移设置的偏移距离;
对于45°的拐弯布线,向垂直于布线选择的参考线平移设置的偏移距离,增加满足设计规则的转折点。
为实现上述目的,本发明还提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序运行时执行如上文所述的集成电路版图中的布线倒角方法步骤。
为实现上述目的,本发明还提供一种集成电路版图中的布线倒角装置,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行如上文所述的集成电路版图中的布线倒角方法步骤。
本发明的集成电路版图中的布线倒角方法,具有以下有益效果:
1)生成满足制造工艺格点和布线方向要求的倒角布线结果,防止尖角(小于90°)的产生。
2)自动生成倒角,防止交互式布线轮廓产生锐角,满足制造正交或者45°物理设计要求。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为根据本发明的集成电路版图中的布线倒角方法流程图;
图2为根据本发明的实施例一交互式布线参数设置界面示意图;
图3为根据本发明的左边模式下生成的布线效果示意图;
图4为根据本发明的右边模式下生成的布线效果示意图;
图5为根据本发明的当选取点为45°夹角时生成倒角的布线结果示意图;
图6为根据本发明的当选取点为45°夹角时满足工艺制造格点生成倒角的布线结果示意图;
图7为根据本发明的实施例一多边形绕障布线效果示意图;
图8为根据本发明的实施例一等腰直角三角形绕障布线效果示意图;
图9为现有技术中等腰直角三角形绕障布线效果示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
图1为根据本发明的集成电路版图中的布线倒角方法流程图,下面将参考图1,对本发明的集成电路版图中的布线倒角方法进行详细描述。
首先,在步骤101,接收用户的输入,对生成倒角的布线参数进行设置。
本发明实施例中,生成倒角的布线参数,包括,布线的宽度(width),布线支持的模式(snap mode,选择diagonal代表支持45°布线),偏离选择点模式(justification,选择right代表生成结果在选择点的右侧,左、右模式参考图3和图4)和偏离距离(offset,表示生成结果中线上的点与选择点之间偏离量)。
本发明实施例中,生成倒角的布线参数有三类:左边,中间和右边。左边类型是如果布线从下往上,那么布线的起点和终点都在形成布线结果的左边;反之亦然,右边类型是如果布线从下往上,那么布线的起点和终点都在形成布线结果的右边。设置偏移距离(offset),表明布线结果与选择的起始点终点连线的距离。该步骤中,左边模式下生成的布线效果如图3所示,右边模式下,生成的布线效果如图4所示。
本发明实施例中,左边,中间,右边是对应参数设置界面中justification中选中left,center和right。布线方向是从下到上,左边表示布线选择的参考线在布线产生的图形左边。布线方向是从下到上,中间表示布线选择的参考线在布线产生的图形中间,与中心线重叠。
在步骤102,确定待绕障图形的顶点,并根据图形顶点生成交互式布线。
本发明实施例中,接收用户输入的选取点,确定待绕障的图形的顶点。
优选地,选择布线的中间点对最终布线结果产生决定性影响,通过向垂直于线段平移已设置的参数距离,和将平移后线段的交点作为增加中间点的方法,调整到符合设计规则的布线结果。
优选地,第二个点至最后一个点,需要调整至正交或者是45°斜线方向,形成对应的倒角。该步骤中,每一个点都要满足制造工艺格点约束。
优选地,对于正交型的拐弯布线,通过向垂直于布线选择的参考线平移线段,对原本布线的转折点进行处理,满足设计规则防止布线轮廓产生锐角。
本发明实施例中,布线选择的参考线为绕障图形的顶点构成的线段。
优选地,对于45°的拐弯布线,通过向垂直于布线选择的参考线平移线段,除了对布线转折点处理外,增加一个过渡的转折点,满足设计规则防止布线轮廓产生锐角。
本发明实施例中,图5为根据本发明的当选取点为45°夹角时生成倒角的布线结果示意图,如图5所示,A、B、C为选取待绕障图形的顶点,当选取点形成45°夹角时,分别以选取点A、B、C为圆心,以偏移距离为半径画圆,对相邻选取点A圆和B圆、B圆和C圆之间作外公切线,取A点圆与外公切线的交点为D点,作B点圆的切线,使切线垂直于A点圆与B点圆的外公切线,取切线交点为E点,取B点圆的切线与B点圆和C点圆外公切线的交点为F点,取C点圆与外公切线的交点为G点,最后得到点链D->E->F->G。该布线结果中,F、G不一定在格点上。
图6为根据本发明的当选取点为45°夹角时满足工艺制造格点生成倒角的布线结果示意图,如图6所示,线段DB′通过线段AB平移偏移距离得到,E点线段D B′向B′延长得到,G,F调整至满足工艺格点H,J上,最后得到点链D->E->J->H。
在步骤103,确认交互式布线结果。该步骤中,双击鼠标对交互式布线结果进行确认。
在步骤104,判断是否存在未布线引脚,若是则返回步骤101,否则结束布线。该步骤中,重复步骤101至步骤103,完成所有引脚的交互式布线。
下面结合一具体实施例对本发明的集成电路版图中的布线倒角方法做进一步的说明。
图2为根据本发明的实施例一交互式布线参数设置界面示意图,如图2所示,用户可以在该设置界面中对布线参数进行设置。
(1)启动交互式布线命令,并在图2中设置交互式布线参数;
图7为根据本发明的实施例一多边形绕障布线效果示意图。
图8为根据本发明的实施例一等腰直角三角形绕障布线效果示意图。如图7和图8所示,布线的选择点顺序按图示选择,布线参数与图2中一致。
(2)选择需要进行布线操作起始点,单击鼠标依次选择中间点。
(3)在终点双击生成交互式布线结果。
图9为现有技术中等腰直角三角形绕障布线效果示意图,如图9所示,通用方法对等腰直角三角形绕障,产生非45°布线、非正交的布线方向,不符合设计规则。
本发明提出一种集成电路版图中的布线倒角方法,在面向高端工艺进行布线倒角时,要生成满足制造工艺格点和布线方向要求的倒角布线结果,防止尖角(小于90°)的产生,在高端工艺中,只支持水平、竖直和45°的布线结果,是EDA工具在物理设计布线阶段过程中的重要方法,布线结果与需要满足设计规则。
为实现上述目的,本发明还提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序运行时执行如上文所述的集成电路版图中的布线倒角方法步骤。
为实现上述目的,本发明还提供一种集成电路版图中的布线倒角设备,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行如上文所述的集成电路版图中的布线倒角方法步骤。
本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种集成电路版图中的布线倒角方法,其特征在于,包括以下步骤:
1)设置生成倒角的布线参数;
所述步骤1)进一步包括,所述布线参数包括布线的宽度,布线支持的模式,偏离选择点模式和偏移距离;
所述偏离选择点模式包括左边、中间和右边三种类型,其中,
所述左边类型包括,当布线方向为从下向上时,布线的起点和终点都在生成布线结果的左边;
所述中间类型包括,当布线方向为从下向上时,布线的起点和终点都在生成布线结果的中间;
所述右边类型包括,当布线方向为从下向上时,布线的起点和终点都在生成布线结果的右边;
2)确定待绕障图形的顶点,并根据所述顶点生成交互式布线;
3)确认交互式布线结果;
4)判断是否存在未布线引脚,若是则返回步骤1),否则结束布线。
2.根据权利要求1所述的集成电路版图中的布线倒角方法,其特征在于,所述偏移距离为布线结果与起始点和终点连线的距离。
3.根据权利要求1所述的集成电路版图中的布线倒角方法,其特征在于,所述步骤3)进一步包括,
对于正交型拐弯布线,向垂直于布线选择的参考线平移设置的偏移距离;
对于45°的拐弯布线,向垂直于布线选择的参考线平移设置的偏移距离,增加满足设计规则的转折点。
4.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序运行时执行权利要求1至3任一项所述的集成电路版图中的布线倒角方法步骤。
5.一种集成电路版图中的布线倒角装置,其特征在于,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行权利要求1至3任一项所述的集成电路版图中的布线倒角方法步骤。
CN202010533279.5A 2020-06-12 2020-06-12 一种集成电路版图中的布线倒角方法 Active CN111680471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010533279.5A CN111680471B (zh) 2020-06-12 2020-06-12 一种集成电路版图中的布线倒角方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010533279.5A CN111680471B (zh) 2020-06-12 2020-06-12 一种集成电路版图中的布线倒角方法

Publications (2)

Publication Number Publication Date
CN111680471A CN111680471A (zh) 2020-09-18
CN111680471B true CN111680471B (zh) 2022-06-17

Family

ID=72454697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010533279.5A Active CN111680471B (zh) 2020-06-12 2020-06-12 一种集成电路版图中的布线倒角方法

Country Status (1)

Country Link
CN (1) CN111680471B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117852489A (zh) * 2022-09-30 2024-04-09 腾讯科技(深圳)有限公司 电路版图的布线方法、装置、设备、存储介质及产品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373628A (en) * 1991-10-03 1994-12-20 Fujitsu Limited Automatic wiring method
CN106844799A (zh) * 2015-12-03 2017-06-13 北京华大九天软件有限公司 一种版图中自动调整轮廓以适应几何约束的多边形连接布线方法
CN107908883A (zh) * 2017-11-20 2018-04-13 北京华大九天软件有限公司 一种异形版图中点到线的跨障碍布线方法
CN110941931A (zh) * 2019-11-26 2020-03-31 青岛理工大学 集成电路性能与其复杂网络特性关联性判定方法及系统
CN110968983A (zh) * 2019-12-30 2020-04-07 北京华大九天软件有限公司 一种交互式布线方法
CN111062181A (zh) * 2019-12-25 2020-04-24 成都九芯微科技有限公司 一种在集成电路版图中对弧形进行伸缩编辑的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373628A (en) * 1991-10-03 1994-12-20 Fujitsu Limited Automatic wiring method
CN106844799A (zh) * 2015-12-03 2017-06-13 北京华大九天软件有限公司 一种版图中自动调整轮廓以适应几何约束的多边形连接布线方法
CN107908883A (zh) * 2017-11-20 2018-04-13 北京华大九天软件有限公司 一种异形版图中点到线的跨障碍布线方法
CN110941931A (zh) * 2019-11-26 2020-03-31 青岛理工大学 集成电路性能与其复杂网络特性关联性判定方法及系统
CN111062181A (zh) * 2019-12-25 2020-04-24 成都九芯微科技有限公司 一种在集成电路版图中对弧形进行伸缩编辑的方法
CN110968983A (zh) * 2019-12-30 2020-04-07 北京华大九天软件有限公司 一种交互式布线方法

Also Published As

Publication number Publication date
CN111680471A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
US7721243B2 (en) Method and apparatus for routing
US7509623B2 (en) Manufacturing method of semiconductor device
US6275971B1 (en) Methods and apparatus for design rule checking
US7469397B2 (en) Automatic trace determination method and apparatus for automatically determining optimal trace positions on substrate using computation
US10552565B2 (en) Simultaneous multi-layer fill generation
CN110968983B (zh) 一种交互式布线方法
US8065649B2 (en) Method and apparatus for routing
US7380227B1 (en) Automated correction of asymmetric enclosure rule violations in a design layout
CN111680471B (zh) 一种集成电路版图中的布线倒角方法
US20080034332A1 (en) Optimization Of Geometry Pattern Density
US6665846B2 (en) Method and configuration for verifying a layout of an integrated circuit and application thereof for fabricating the integrated circuit
CN112395821B (zh) 一种pcb成型外型线处理方法及设备
EP1762953A1 (en) Automatic trace determination method
US6892372B2 (en) Wiring layout method of integrated circuit
CN111651958A (zh) 一种集成电路版图中遵循布线格点的交互式布线方法
JP2007292983A (ja) 半導体レイアウトパタン検証装置及びマスクパタン生成装置
CN109001958B (zh) 解决版图图形偏离栅格线的修正方法
CN111027275A (zh) 一种满足最小凹槽约束的引脚连接预处理方法
US7099806B2 (en) Sizing processing system and computer program for the same
US7627846B2 (en) Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation
CN117151020B (zh) 基于四叉树的覆铜形状相交状态快速判断方法及装置
CN112989747B (zh) 射频传输线的布线方法、布线装置及存储介质
JP2007042990A (ja) 半導体装置の設計方法、その設計プログラムおよびその設計装置
Hama et al. Curvilinear detailed routing with simultaneous wire-spreading and wire-fattening
CN118709635A (zh) 优化图形密度分布的版图生成方法、装置、介质、程序产品及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant