CN110941931A - 集成电路性能与其复杂网络特性关联性判定方法及系统 - Google Patents
集成电路性能与其复杂网络特性关联性判定方法及系统 Download PDFInfo
- Publication number
- CN110941931A CN110941931A CN201911174680.8A CN201911174680A CN110941931A CN 110941931 A CN110941931 A CN 110941931A CN 201911174680 A CN201911174680 A CN 201911174680A CN 110941931 A CN110941931 A CN 110941931A
- Authority
- CN
- China
- Prior art keywords
- layout
- circuit
- complex network
- performance
- characteristic parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了集成电路性能与其复杂网络特性关联性判定方法及系统,包括:对超大规模集成电路在物理设计中的布局和布线阶段进行多工具的物理设计,即使用不同的工具对初始电路进行布局以及布线,得到完全不相同的布局图和版图,以得到不同的电路性能;之后,对电路的布局图和版图进行复杂网络转换,利用复杂网络分析工具计算其复杂网络图的特征参数,根据电路性能变化和特征参数变化计算网络特征参数‑电路性能相关系数,判断集成电路性能与其复杂网络特征参数的关联性。本发明在对布局图和版图进行复杂网络转换过程中并不会改变其电路性能和特性,具有透明性。
Description
技术领域
本发明属于将复杂网络理论应用到集成电路物理设计的技术领域,尤其涉及集成电路性能与其复杂网络特性关联性判定方法及系统。
背景技术
本部分的陈述仅仅是提供了与本公开相关的背景技术信息,不必然构成在先技术。
VLSI是超大规模集成电路(Very Large Scale Integration Circuit)的简称,其将几百万的晶体管集成到单一硅片上。目前,随着集成电路技术的快速发展,VLSI集成到单一芯片上的组件越来越多,密度进一步加大,电路结构也更加复杂。为保证芯片性能优化需要芯片最优化设计技术的持续改进,电子设计自动化(EDA)成为大规模集成电路和系统设计的关键推动者,成功解决了集成电路设计的复杂化问题。然而,传统EDA工具的物理设计在解决优化和提高效率等方面还存在诸多问题。
复杂网络在各个领域尤其是集成电路设计方面的研究推进,为VLSI物理设计的优化提供了另外一种契机。集成电路是电路元件、模块和子系统及其之间连接的超级集合,将模块等当作节点,之间的连接关系当作边,距离或连接次数当作权重,可以将集成电路转换为复杂网络形式。Teuscher等证明了具有小世界结构的特性的芯片系统才能适应规模性增长,且在性能和鲁棒性方面优于规则结构的芯片;Oshida等从理论分析和动态流量考察了不通过结构的片上网络(NoC)的性能,发现连接低度值节点的hub具有短延迟和低丢包率,能够避免极端集中的负载枢纽;Grimm发现在片上网络(NoC)中采用受限长度的连接会减少网络的平均距离,优化网络性能;Zhao对IBM-PLACE Benchmark的研究得出,大规模电路属于广度规模的小世界网络,证明基于结构分析的平面规划与布局方法能够缩短运行时间;谭虎提出基于复杂网络的集成电路划分方法和软故障诊断方法;Nie等人对大规模基准测试电路IBM-HB+Benchmark展开研究,发现其属于具有高斯分布特征的单一规模小世界网络。
这些研究表明,集成电路的复杂网络特性在物理设计阶段不是固定不变的,且与集成电路性能有着必然联系。基于复杂网络分析和优化超大规模集成电路物理设计阶段的性能已成为可能。
发明内容
为克服上述现有技术的不足,本发明提供了集成电路性能与其复杂网络特性关联性判定方法,在VLSI物理设计中的布局和布线两个阶段中,将产生的布局图(placement)和版图(layout)进行复杂网络转换,进行判断集成电路性能与其复杂网络特征参数关联性。
为实现上述目的,本发明的一个或多个实施例提供了如下技术方案:
集成电路性能与其复杂网络特性关联性判定方法,包括:
对超大规模集成电路在物理设计中的布局和布线阶段进行多工具的物理设计,即使用不同的工具对初始电路进行布局以及布线,得到完全不相同的布局图和版图,以得到不同的电路性能;
之后,对电路的布局图和版图进行复杂网络转换,利用复杂网络分析工具计算其复杂网络图的特征参数,根据电路性能变化和特征参数变化计算网络特征参数-电路性能相关系数,判断集成电路性能与其复杂网络特征参数的关联性。
进一步的技术方案,对超大规模集成电路在物理设计步骤中,选取多个不同的未经物理设计的初始电路,将所有初始电路转换为物理设计布局要求的标准格式。
进一步的技术方案,将所有初始电路转换为物理设计布局要求的标准格式之后,针对多种不同的布局工具,分别在选取的布局工具中运行,得到在这种工具下产生的布局图,记录这个电路产生布局图的电路性能。
进一步的技术方案,利用多种不同的布线工具,分别将所有电路产生的布局图转换为物理设计布线要求的标准格式。
进一步的技术方案,将布局和布线之后产生的布局图和版图进行复杂网络建模,将其转换成复杂网络的表现形式,为邻接矩阵;
利用复杂网络分析工具将邻接矩阵抽象成复杂网络;
利用统计学工具提取不同的布局和布线工具下产生的布局图和版图所对应的复杂网络的特征参数,并记录。
进一步的技术方案,关联性分析时:
(1)选取一种布局或布线工具,提取这种工具下各个布局图或版图的电路性能数据;
(2)提取这种布局或布线工具下各个布局图或版图对应的一种复杂网络特征参数,计算这种网络特征参数与电路性能的相关系数;
(3)重复第(2)步,直到将所有特征参数一一取出,并计算相关系数,得到在这种布局或布线工具下各个网络特征参数与电路性能的相关系数;
(4)重复(1)-(3)步,直到所有工具下得到的数据都已计算,得到在布局和布线阶段不同工具下的电路性能与网络特征参数相关系数。
进一步的技术方案,得到在布局和布线阶段不同工具下的电路性能与网络特征参数相关系数之后:
(A)将电路性能当作权重,利用公式
对某种特征参数的在不同工具下的相关系数进行加权平均值的计算,其中Pi为集成电路在第i种工具下的电路性能,ri为这种特征参数在第i种工具下相关系数,i为第i个工具,得到这种特征参数与电路性能的关联性大小。
(B)重复(A)步,直到计算出各个特征参数-电路性能相关系数的加权平均值,即关联性大小,确定集成电路性能与其复杂网络特性关联性判定。
进一步的技术方案,利用布局和布线阶段得到的网络特征参数-电路性能的相关系数,综合判断集成电路性能与其复杂网络特性的关联性。
集成电路性能与其复杂网络特性关联性判定系统,包括服务器,所述服务器被配置为:
对超大规模集成电路在物理设计中的布局和布线阶段进行多工具的物理设计,即使用不同的工具对初始电路进行布局以及布线,得到完全不相同的布局图和版图,以得到不同的电路性能;
之后,对电路的布局图和版图进行复杂网络转换,利用复杂网络分析工具计算其复杂网络图的特征参数,根据电路性能变化和特征参数变化计算网络特征参数-电路性能相关系数,判断集成电路性能与其复杂网络特征参数的关联性。
以上一个或多个技术方案存在以下有益效果:
(1)本发明具有普遍性。本发明可应用于任意格式的集成电路设计,包括LEF/DEF、GSRC bookshelf等格式。可以通过EDA工具将不同的格式转换为可以在物理设计工具中运行的格式。
(2)本发明在复杂网络方面对VLSI物理设计阶段电路性能进行分析,将复杂网络理论应用于EDA工具中,对物理设计阶段电路的性能优劣判断起到辅助作用。
(3)本发明在对布局图和版图进行复杂网络转换过程中并不会改变其电路性能和特性,具有透明性。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。
图1示出了本发明实施例子中关联性分析方法运作机制示意图;
图2示出了本发明实施例子中多工具布局示意图;
图3示出了本发明实施例子中多工具布线示意图;
图4示出了本发明实施例子中布局图转换复杂网络示意图;
图5示出了本发明实施例子中版图转换复杂网络示意图;
图6示出了本发明实施例子中关联性计算示意图。
具体实施方式
应该指出,以下详细说明都是示例性的,旨在对本发明提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本发明的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
本发明提出的总体思路:
本发明的分析方法对象为集成电路在物理设计过程中各个步骤的初始电路、布局图、版图。其中未经物理设计的电路为初始电路,布局后产生的为布局图,布线后产生的为版图。对集成电路在物理设计中的布局和布线阶段进行多工具测试,即使用不同的物理设计工具对集成电路进行布局以及布线,记录其电路性能(如线长等),得到完全不相同的布局图和版图,对所有的布局图和版图进行复杂网络转换,记录其复杂网络图的特征参数,根据电路性能变化和特征参数变化计算网络特征参数-电路性能相关系数,确立集成电路性能与其复杂网络特征参数的关联性。
实施例一
本实施例公开了集成电路性能与其复杂网络特性关联性判定方法,下面根据附图对本发明的具体实施方式具体说明。图1示出了本发明中关联性分析方法运作机制示意图。具体包括:
步骤(1)选取多个不同的初始电路。初始电路主要是指没有经过物理设计的电路,可以为LEF/DEF、GSRC bookshelf等格式,主要提供集成电路中的各个模块大小、位置、方向,布线行信息,模块之间的连接关系,描述对象和线网权重等等。
步骤(2)多工具布局,初始电路经过不同的物理设计布局工具进行布局,以得到不同电路性能的布局图。图2示出了本发明中多角度布局示意图。具体如下:
2-1)将初始电路转换为可以在布局工具中运行的数据格式,例如GSRC bookshelf格式等。
2-2)将经过转换的电路放入Capo、Fastplace、Dragon、Mpl、NTUplace等几种不同的布局工具中运行,得到多种不同的布局图,并记录各自的电路性能,如HPWL(总线半周长)。
2-3)将不同的初始电路一一重复2-1)-2-2)步,将所有产生的数据记录,即完成多角度布局。
步骤(3)多工具布线,将经过布局的电路输入不同的物理设计布线工具进行布线,以得到不同电路性能的版图。图3示出了本发明中多角度布线示意图。具体如下:
3-1)将布局之后的电路经过EDA工具转换为可以在布线工具中运行的标准格式的电路。
3-2)将经过转换的电路输入BoxRouter、FGR、NCTU-GR、NTHU等不同的布线工具中运行,得到不同的多个版图,并记录各自的电路性能WL(总线长)等。
3-3)将全部电路经过转换并运行,记录所得到的数据,即完成多角度布线。
步骤(4)布局图复杂网络转换,图4示出了本发明中布局图转换复杂网络示意图。具体如下:
4-1)将布局之后产生的文件、.初始电路文件输入matlab等建模工具,构造成复杂网络的表现形式(邻接矩阵)。经过布局之后的产生的文件中包含每个模块的左下角的坐标位置,初始电路文件中包含每个模块之间的连接关系,故将每个模块当作节点,之间的连接线路当作边,连接模块之间的半周长当作边上的权重,即可构造一个邻接矩阵形式的复杂网络。
4-2)将产生的邻接矩阵输入pajek等复杂网络分析工具,将邻接矩阵抽象为复杂网络。将产生的复杂网络输入R软件等统计学工具,即可得到每个电路经过不同布局工具布局之后的复杂网络特征参数,例如平均点权、平均边权、介数、平均距离、平均集聚系数等参数。
4-3)将所有布局后电路转换并记录特征参数数据,即完成布局图转换复杂网络。
步骤(5)版图复杂网络转换,图5示出了本发明中版图转换复杂网络示意图。具体如下:
5-1)将布线后文件输入matlab等建模工具,构造成复杂网络的表现形式(邻接矩阵)。将每个节点之间的连接次数作为权重,即可构造一个邻接矩阵形式的复杂网络。
5-2)将产生的邻接矩阵输入pajek等复杂网络分析工具,将邻接矩阵抽象为复杂网络。将产生的复杂网络输入R软件等统计学工具,即可得到每个电路经过不同布线工具布线之后的复杂网络特征参数,例如平均点权、平均边权、介数、平均距离、平均集聚系数等参数。
5-3)将所有布线后电路转换并记录特征参数数据,即完成版图转换复杂网络。
上述步骤中进行转换的目的是为了生成复杂网络分析工具的输入,提取电路的复杂网络参数。能够去除电路冗余信息,提高电路复杂网络参数的提取效率。
步骤(6)关联性计算,图6示出了本发明中关联性计算示意图。具体如下:
6-1)提取在第(2)步中产生的所有电路在某一种布局工具下产生的电路性能数据,与在第(4)步产生的相对应的复杂网络某一特征参数进行Pearson相关系数计算。直到这种工具下所有特征参数都以计算,得到这种工具下电路性能与各个特征参数之间的相关系数。对所有工具做同样计算,即可得到不同工具下布局后各个特征参数与电路性能之间的相关系数。
6-2)提取在第(3)步中产生的所有电路在某一种布线工具下产生的电路性能数据,与在第(5)步产生的相对应的复杂网络某一特征参数进行Pearson相关系数计算。直到这种工具下所有特征参数都以计算,得到这种工具下电路性能与各个特征参数之间的相关系数。对所有工具做同样计算,即可得到不同工具下布线后各个特征参数与电路性能之间的相关系数。
6-3)将一种特征参数对应的不同工具下的Pearson相关系数取出,把电路性能当作权重,计算这种特征参数-电路性能相关系数的加权平均值,即这种特征参数与电路性能的关联性大小。
6-4)重复6-3),直到计算出所有相关系数的加权平均值,判断集成电路性能与其复杂网络特性的关联性。
如果Pearson系数大于0,表明电路性能与复杂网络特征参数为正相关,Pearson系数小于0,表明电路性能与复杂网络特征参数为负相关,Pearson系数等于0,表明电路性能与复杂网络特征参数不相关。
本发明专利的目的是通过电路性能与复杂网络特征参数的相关性判断集成电路性能-复杂网络特征之间的关系,电路性能与电路的结构有着必然的联系,也就是与电路的复杂网络特性有着必然的联系。确定的集成电路性能-复杂网络特征的关系在电路的性能判断中可以起到辅助作用。
本发明可应用于任意格式的集成电路,包括LEF/DEF、GSRC bookshelf等格式,包括具有普遍性。利用复杂网络方面对VLSI物理设计中布局以及布线阶段中电路性能进行分析,对物理设计阶段中电路的性能判断起到辅助作用。
在集成电路物理设计布局阶段,提取电路性能数据与复杂网络特征参数数据,计算出多种工具下网络特征参数-电路性能的相关系数(Pearson相关系数),将电路性能P当作权重,利用公式(1)计算出相关系数的加权平均值x,判断集成电路布局性能与其复杂网络特性的关联性。
在集成电路物理设计布线阶段,提取电路性能数据与复杂网络特征参数数据,计算出多种工具下网络特征参数-电路性能的相关系数(Pearson相关系数),将电路性能P当作权重,利用公式(1)计算出相关系数的加权平均值x,判断集成电路布线性能与其复杂网络特性的关联性。
利用布局和布线阶段得到的网络特征参数-电路性能的相关系数(Pearson相关系数),综合判断集成电路性能与其复杂网络特性的关联性。
本发明将复杂网络理论与集成电路相结合,提供了一种判定集成电路性能与其复杂网络特征参数关联性的方法。技术方案包括物理设计、复杂网络转换、关联性分析三个部分。
物理设计部分包括:对初始电路进行多工具的布局和布线,即将初始电路输入多种不同的工具运行,得到不同的布局图和布线图,并记录对应的电路性能。
复杂网络转换部分包括:将经过物理设计之后产生的布局图和布线图进行复杂网络建模,转换为复杂网络形式,经过复杂网络分析工具得到版图对应的复杂网络特征参数。
关联性分析部分包括:将上面两个部分产生的电路性能数据与特征参数数据取出,计算网络特征参数-电路性能的相关系数(Pearson相关系数),将电路性能当作权重,进而计算出相关系数的加权平均值,判断集成电路性能与其复杂网络特性的关联性。
实施例二
本实施例的目的是提供一种计算装置,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现以下步骤,包括:
物理设计,具体包括以下步骤:
(1)选取多个不同的未经物理设计的初始电路。
(1)利用EDA工具将所有初始电路转换为物理设计布局要求的标准格式。
(2)选取多种不同的布局工具,如capo、fastplace、dragon、mpl、ntuplace等。
(3)将格式转换之后的电路在选取的某种布局工具中运行,得到在这种工具下产生的布局图,记录这个电路产生布局图的电路性能,如总线半周长(HPWL)等。
(4)重复第(3)步,直到所有电路在所选取的所有布局工具运行。
(5)将所有电路在其中一种布局工具下产生的布局图转换为物理设计布线要求的标准格式。
(6)选取多种不同的布线工具,如boxroute、fgr、ntcu-gr、nthu等。
(7)将转换之后的电路在选取的某种布线工具中运行,得到在这种工具下产生的版图,记录这个电路产生版图的电路性能,如总线长(WL)等。
(8)重复第(7)步,直到所有电路在所选取的所有布线工具运行。
复杂网络转换,具体包括以下步骤:
(1)将布局和布线之后产生的布局图和版图进行复杂网络建模,将其转换成复杂网络的表现形式(邻接矩阵等)。
(2)利用复杂网络专业分析工具(如pajek等)将邻接矩阵抽象成复杂网络。
(3)利用统计学工具(如R软件等)提取不同的布局和布线工具下产生的布局图和版图所对应的复杂网络的特征参数(如平均距离、集聚系数、度等),并记录。
关联性分析,具体包括以下步骤:
(1)选取一种布局或布线工具,提取这种工具下各个布局图或版图的电路性能数据。
(2)提取这种布局或布线工具下各个布局图或版图对应的一种复杂网络特征参数,计算这种网络特征参数与电路性能的相关系数(Pearson相关系数)。
(3)重复第(2)步,直到将所有特征参数一一取出,并计算相关系数。得到在这种布局或布线工具下各个网络特征参数与电路性能的相关系数(Pearson相关系数)。
(4)重复(1)-(3)步,直到所有工具下得到的数据都已计算。得到在布局和布线阶段不同工具下的电路性能与网络特征参数相关系数。
(5)将电路性能当作权重,利用公式
对某种特征参数的在不同工具下的相关系数进行加权平均值的计算,其中Pi为集成电路在第i种工具下的电路性能,ri为这种特征参数在第i种工具下相关系数,i为第i个工具,得到这种特征参数与电路性能的关联性大小。
(6)重复(5)步,直到计算出各个特征参数-电路性能相关系数的加权平均值,即关联性大小,确定集成电路性能与其复杂网络特性关联性判定。
利用布局和布线阶段得到的网络特征参数-电路性能的相关系数(Pearson相关系数),综合判断集成电路性能与其复杂网络特性的关联性。
实施例三
本实施例的目的是提供一种计算机可读存储介质。
一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时执行的步骤与实施例子二相同。
实施例四
集成电路性能与其复杂网络特性关联性判定系统,包括服务器,所述服务器被配置为:
对超大规模集成电路在物理设计中的布局和布线阶段进行多工具的物理设计,即使用不同的工具对初始电路进行布局以及布线,得到完全不相同的布局图和版图,以得到不同的电路性能;
之后,对电路的布局图和版图进行复杂网络转换,利用复杂网络分析工具计算其复杂网络图的特征参数,根据电路性能变化和特征参数变化计算网络特征参数-电路性能相关系数,判断集成电路性能与其复杂网络特征参数的关联性。
以上实施例二、三和四的装置中涉及的各步骤与方法实施例一相对应,具体实施方式可参见实施例一的相关说明部分。术语“计算机可读存储介质”应该理解为包括一个或多个指令集的单个介质或多个介质;还应当被理解为包括任何介质,所述任何介质能够存储、编码或承载用于由处理器执行的指令集并使处理器执行本发明中的任一方法。
本领域技术人员应该明白,上述本发明的各模块或各步骤可以用通用的计算机装置来实现,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。本发明不限制于任何特定的硬件和软件的结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
上述虽然结合附图对本发明的具体实施方式进行了描述,但并非对本发明保护范围的限制,所属领域技术人员应该明白,在本发明的技术方案的基础上,本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (10)
1.集成电路性能与其复杂网络特性关联性判定方法,其特征是,包括:
对超大规模集成电路在物理设计中的布局和布线阶段进行多工具的物理设计,即使用不同的工具对初始电路进行布局以及布线,得到完全不相同的布局图和版图,以得到不同的电路性能;
之后,对电路的布局图和版图进行复杂网络转换,利用复杂网络分析工具计算其复杂网络图的特征参数,根据电路性能变化和特征参数变化计算网络特征参数-电路性能相关系数,判断集成电路性能与其复杂网络特征参数的关联性。
2.如权利要求1所述的集成电路性能与其复杂网络特性关联性判定方法,其特征是,对超大规模集成电路在物理设计步骤中,选取多个不同的未经物理设计的初始电路,将所有初始电路转换为物理设计布局要求的标准格式。
3.如权利要求2所述的集成电路性能与其复杂网络特性关联性判定方法,其特征是,将所有初始电路转换为物理设计布局要求的标准格式之后,针对多种不同的布局工具,分别在选取的布局工具中运行,得到在这种工具下产生的布局图,记录这个电路产生布局图的电路性能。
4.如权利要求1所述的集成电路性能与其复杂网络特性关联性判定方法,其特征是,利用多种不同的布线工具,分别将所有电路产生的布局图转换为物理设计布线要求的标准格式。
5.如权利要求1所述的集成电路性能与其复杂网络特性关联性判定方法,其特征是,将布局和布线之后产生的布局图和版图进行复杂网络建模,将其转换成复杂网络的表现形式,为邻接矩阵;
利用复杂网络分析工具将邻接矩阵抽象成复杂网络;
利用统计学工具提取不同的布局和布线工具下产生的布局图和版图所对应的复杂网络的特征参数,并记录。
6.如权利要求1所述的集成电路性能与其复杂网络特性关联性判定方法,其特征是,关联性分析时:
(1)选取一种布局或布线工具,提取这种工具下各个布局图或版图的电路性能数据;
(2)提取这种布局或布线工具下各个布局图或版图对应的一种复杂网络特征参数,计算这种网络特征参数与电路性能的相关系数;
(3)重复第(2)步,直到将所有特征参数一一取出,并计算相关系数,得到在这种布局或布线工具下各个网络特征参数与电路性能的相关系数;
(4)重复(1)-(3)步,直到所有工具下得到的数据都已计算,得到在布局和布线阶段不同工具下的电路性能与网络特征参数相关系数。
8.如权利要求1所述的集成电路性能与其复杂网络特性关联性判定方法,其特征是,利用布局和布线阶段得到的网络特征参数-电路性能的相关系数,综合判断集成电路性能与其复杂网络特性的关联性。
9.集成电路性能与其复杂网络特性关联性判定系统,包括服务器,其特征是,所述服务器被配置为:
对超大规模集成电路在物理设计中的布局和布线阶段进行多工具的物理设计,即使用不同的工具对初始电路进行布局以及布线,得到完全不相同的布局图和版图,以得到不同的电路性能;
之后,对电路的布局图和版图进行复杂网络转换,利用复杂网络分析工具计算其复杂网络图的特征参数,根据电路性能变化和特征参数变化计算网络特征参数-电路性能相关系数,判断集成电路性能与其复杂网络特征参数的关联性。
10.一种计算装置,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现权利要求1-8任一所述的集成电路性能与其复杂网络特性关联性判定方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911174680.8A CN110941931A (zh) | 2019-11-26 | 2019-11-26 | 集成电路性能与其复杂网络特性关联性判定方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911174680.8A CN110941931A (zh) | 2019-11-26 | 2019-11-26 | 集成电路性能与其复杂网络特性关联性判定方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110941931A true CN110941931A (zh) | 2020-03-31 |
Family
ID=69908712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911174680.8A Withdrawn CN110941931A (zh) | 2019-11-26 | 2019-11-26 | 集成电路性能与其复杂网络特性关联性判定方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110941931A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111680471A (zh) * | 2020-06-12 | 2020-09-18 | 深圳华大九天科技有限公司 | 一种集成电路版图中的布线倒角方法 |
WO2023056642A1 (zh) * | 2021-10-09 | 2023-04-13 | 华为技术有限公司 | 用于识别电路系统中的目标电路的方法和电子设备 |
-
2019
- 2019-11-26 CN CN201911174680.8A patent/CN110941931A/zh not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111680471A (zh) * | 2020-06-12 | 2020-09-18 | 深圳华大九天科技有限公司 | 一种集成电路版图中的布线倒角方法 |
CN111680471B (zh) * | 2020-06-12 | 2022-06-17 | 深圳华大九天科技有限公司 | 一种集成电路版图中的布线倒角方法 |
WO2023056642A1 (zh) * | 2021-10-09 | 2023-04-13 | 华为技术有限公司 | 用于识别电路系统中的目标电路的方法和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103324774B (zh) | 一种基于时钟规划偏差算法的处理器性能优化方法 | |
US7676780B2 (en) | Techniques for super fast buffer insertion | |
JPH0334444A (ja) | 電子的に連結される対象の相互接続費用を最小化する方法 | |
CN101464797A (zh) | 基于统一建模语言活动图自动生成测试用例的方法及系统 | |
CN110941931A (zh) | 集成电路性能与其复杂网络特性关联性判定方法及系统 | |
US20130239075A1 (en) | Method and system for repartitioning a hierarchical circuit design | |
CN111046624B (zh) | 芯片模块接口时钟结构的构建方法、装置、设备及介质 | |
CN112597733A (zh) | 一种存储单元的识别方法、设备及计算机可读存储介质 | |
CN115358182A (zh) | 基于生成式深度学习的芯片布线系统及方法 | |
CN114861574B (zh) | 一种应用于层次化物理设计的逻辑简化方法 | |
US10515174B1 (en) | Interface modeling for power analysis of an integrated circuit | |
US8621411B1 (en) | Generating and selecting bit-stack candidates from a graph using dynamic programming | |
JP3251792B2 (ja) | 回路ネットワーク分割方法 | |
JP5458640B2 (ja) | 規則処理方法及び装置 | |
CN115204077B (zh) | 集成电路的节点优化方法、装置、电子设备及可读介质 | |
Chen et al. | TSA-TICER: A Two-Stage TICER Acceleration Framework for Model Order Reduction | |
CN111428436A (zh) | 一种程序化分析集成电路线路结构的方法 | |
Wang et al. | Gate-level Circuit Partitioning Algorithm Based on Cut Vertex and Betweenness Centrality | |
CN112214955B (zh) | 一种提取超大规模集成电路芯片电源模型参数的方法 | |
CN117473939B (zh) | Pcb模块化布局器件匹配方法、装置、电子设备及介质 | |
CN115203485B (zh) | 图数据的处理方法、装置、电子设备及计算机可读介质 | |
CN113688587B (zh) | 一种电路布图的生成方法、装置、计算机设备及存储介质 | |
JP3664954B2 (ja) | 遅延ライブラリ作成システムおよび記録媒体 | |
Liu et al. | Sava: A Spatial-and Value-Aware Accelerator for Point Cloud Transformer | |
Avagyan | Aging And IR Drop Aware Power Mesh Prediction Based On Machine Learning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200331 |
|
WW01 | Invention patent application withdrawn after publication |