CN115203485B - 图数据的处理方法、装置、电子设备及计算机可读介质 - Google Patents
图数据的处理方法、装置、电子设备及计算机可读介质 Download PDFInfo
- Publication number
- CN115203485B CN115203485B CN202210858629.4A CN202210858629A CN115203485B CN 115203485 B CN115203485 B CN 115203485B CN 202210858629 A CN202210858629 A CN 202210858629A CN 115203485 B CN115203485 B CN 115203485B
- Authority
- CN
- China
- Prior art keywords
- node
- node sets
- graph data
- nodes
- intersection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/901—Indexing; Data structures therefor; Storage structures
- G06F16/9024—Graphs; Linked lists
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/906—Clustering; Classification
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开涉及一种图数据的处理方法、装置、电子设备及计算机可读介质。该方法包括:将图数据中的多个节点划分为多个节点集合;生成所述多个节点集合中每个节点集合对应的多个邻接节点集合;生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;基于所述多个逻辑值对所述图数据的计算进行简化处理。本申请涉及的图数据的处理方法、装置、电子设备及计算机可读介质,能够利用图结构中关联节点间累加操作的可共享性,提高算法的计算效率和减少不必要的开销。
Description
技术领域
本公开涉及信息处理领域,具体而言,涉及一种图数据的处理方法、装置、电子设备及计算机可读介质。
背景技术
通常,在给定了电路规格与设计要求之后,电路设计工程师会利用硬件描述语言(Hardware Description Language, HDL)对电路的行为进行设计。HDL可以描述数字电路的逻辑功能,这样路设计工程师可以把更多精力投入功能方面的设计,而避免在一开始就研究可能极其复杂的电路连线。通过HDL可将逻辑电路功能转换成电路结构描述,电路结构一般通过网表(netlist)来表示和保存,网表本质上就是电路连线关系的描述。如今,具有实用逻辑功能的电路通常使用多级逻辑网络(multi-level logic networks)来表示。
对于一个确定功能的集成电路而言,由于在编写过程中编写代码不同,其可能对应着不同的实际电路,复杂度也差异很大。由于这个原因,在实际设计阶段,经常会对集成电路对应的逻辑网络进行优化,以减轻实际电路的复杂度。图分析(Graph Analysis)算法经常会用在对逻辑网络进行优化的过程中,图分析算法可对多层次的逻辑网络中的图数据进行分析和简化。
在所述背景技术部分公开的上述信息仅用于加强对本申请的背景的理解,因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
有鉴于此,本申请提供一种图数据的处理方法、装置、电子设备及计算机可读介质,能够利用图结构中关联节点间累加操作的可共享性,提高算法的计算效率和减少不必要的开销。
本申请的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本申请的实践而习得。
根据本申请的一方面,提出一种图数据的处理方法,该方法包括:将图数据中的多个节点划分为多个节点集合;生成所述多个节点集合中每个节点集合对应的多个邻接节点集合;生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;基于所述多个逻辑值对所述图数据的计算进行简化处理。
在本申请的一种示例性实施例中,将图数据中的多个节点数据划分为多个节点集合,包括:通过聚类算法将图数据中的多个节点划分为多个节点集合。
在本申请的一种示例性实施例中,生成所述多个节点集合中每个节点集合对应的多个邻接节点集合,包括:基于图数据中节点之间的连接关系生成所述多个节点集合中每个节点集合对应的多个邻接节点集合。
在本申请的一种示例性实施例中,生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合,包括:基于索引排序法生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合。
在本申请的一种示例性实施例中,基于索引排序法生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合,包括:根据所述每个节点集合对应的多个邻接节点集合中的节点生成节点索引集合;基于所述节点索引集合计算节点出现次数;基于所述节点出现次数和邻接节点集合的数量生成所述每个节点集合的交集节点集合。
在本申请的一种示例性实施例中,根据所述每个节点集合对应的多个邻接节点集合中的节点生成节点索引集合,包括:获取所述每个节点集合对应的多个邻接节点集合中的多个节点;将所述多个节点依照节点编号进行排序以生成所述节点索引集合。
在本申请的一种示例性实施例中,基于所述节点出现次数和邻接节点集合的数量生成所述每个节点集合的交集节点集合,包括:通过节点出现次数等于邻接节点集合的数量的节点生成所述交集节点集合。
在本申请的一种示例性实施例中,生成所述多个节点集合对应的多个交集节点集合的多个逻辑值,包括:逐一提取所述多个节点集合对应的多个交集节点集合中的多个节点;对交集节点集合中多个节点对应的数值进行逻辑运算以生成所述交集节点集合对应的逻辑值。
在本申请的一种示例性实施例中,基于所述多个逻辑值对所述图数据的计算进行简化处理,包括:基于所述多个逻辑值对所述图数据的缩合计算进行简化处理。
在本申请的一种示例性实施例中,基于所述多个逻辑值对所述图数据的缩合计算进行简化处理,包括:基于所述多个逻辑值对所述图数据的求和计算进行简化处理;和/或基于所述多个逻辑值对所述图数据的求积计算进行简化处理;和/或基于所述多个逻辑值对所述图数据的求最大值计算进行简化处理;和/或基于所述多个逻辑值对所述图数据的求最小值计算进行简化处理。
根据本申请的一方面,提出一种图数据的处理装置,该装置包括:划分模块,用于将图数据中的多个节点划分为多个节点集合;邻接节点模块,用于获取所述多个节点集合中每个节点集合对应的多个邻接节点集合;交集节点模块,用于生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;逻辑模块,用于生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;简化模块,用于基于所述多个逻辑值对所述图数据的计算进行简化处理。
根据本申请的一方面,提出一种电子设备,该电子设备包括:一个或多个处理器;存储装置,用于存储一个或多个程序;当一个或多个程序被一个或多个处理器执行,使得一个或多个处理器实现如上文的方法。
根据本申请的一方面,提出一种计算机可读介质,其上存储有计算机程序,该程序被处理器执行时实现如上文中的方法。
根据本申请的图数据的处理方法、装置、电子设备及计算机可读介质,通过将图数据中的多个节点划分为多个节点集合;生成所述多个节点集合中每个节点集合对应的多个邻接节点集合;生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;基于所述多个逻辑值对所述图数据的计算进行简化处理的方式,能够利用图结构中关联节点间累加操作的可共享性,提高算法的计算效率和减少不必要的开销。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本申请。
附图说明
通过参照附图详细描述其示例实施例,本申请的上述和其它目标、特征及优点将变得更加显而易见。下面描述的附图仅仅是本申请的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是集成电路的多级逻辑网络示意图。
图2是根据一示例性实施例示出的一种图数据的处理方法的流程图。
图3是根据另一示例性实施例示出的一种图数据的处理方法中聚类实例的示意图。
图4是根据另一示例性实施例示出的一种图数据的处理方法中聚类求取交集节点的流程图。
图5是根据一示例性实施例示出的一种图数据的处理装置中聚类求取交集节点的过程的示意图。
图6是根据一示例性实施例示出的一种电子设备的框图。
图7是根据一示例性实施例示出的一种计算机可读介质的框图。
图8是根据一示例性实施例示出的一种计算机可读介质的框图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的实施例;相反,提供这些实施例使得本申请将全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本申请的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本申请的技术方案而没有特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
附图中所示的方框图仅仅是功能实体,不一定必须与物理上独立的实体相对应。即,可以采用软件形式来实现这些功能实体,或在一个或多个硬件模块或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明,不是必须包括所有的内容和操作/步骤,也不是必须按所描述的顺序执行。例如,有的操作/步骤还可以分解,而有的操作/步骤可以合并或部分合并,因此实际执行的顺序有可能根据实际情况改变。
应理解,虽然本文中可能使用术语第一、第二、第三等来描述各种组件,但这些组件不应受这些术语限制。这些术语乃用以区分一组件与另一组件。因此,下文论述的第一组件可称为第二组件而不偏离本申请概念的教示。如本文中所使用,术语“及/或”包括相关联的列出项目中的任一个及一或多者的所有组合。
本领域技术人员可以理解,附图只是示例实施例的示意图,附图中的模块或流程并不一定是实施本申请所必须的,因此不能用于限制本申请的保护范围。
本申请中的图数据的处理方法可以应用在各种情况的图数据的处理中,为了便于理解本申请的具体技术内容,下文将以集成电路设计为例,对本申请的内容进行详细描述。
图1是集成电路的多级逻辑网络示意图。目前,常见的集成电路逻辑优化算法是对电路节点的代数改写(algebraic rewriting),对应的用于优化的电路网表或者电路的多级逻辑网络是通过AIG(And-Inverter Graph)搭建的有向图,AIG有向图本身的存储数据结构是通过链表构成。在多级逻辑网络中,每个节点代表一个逻辑门,节点之间用有向边连接。有向边在AIG中使用链表表示的,有向边根据其对应的不同的物理含义,有着不同的属性。如图1所示,o1,o2节点为输入节点,a,b,c,d,e为输出节点,节点1,2,3,4,5,6,7,8可称为网站中的节点。本申请的图数据的处理方法,能够应用在集成电力的逻辑设计中,能够利用图结构中关联节点间累加操作的可共享性,将集成电路中的部分节点进行缩合处理,以便在后续集成电路节点优化时提高算法的计算效率和减少不必要的开销。
图2是根据一示例性实施例示出的一种图数据的处理方法的流程图。图数据的处理方法20至少包括步骤S202至S210。
如图2所示,在S202中,将图数据中的多个节点划分为多个节点集合。可通过聚类算法将图数据中的多个节点划分为多个节点集合。
图3是根据另一示例性实施例示出的一种图数据的处理方法的示意图,如图3所示,可以先用聚类(clustering)算法使具有相似属性的图节点或者按照节点的邻接度聚集图节点。需要说明的是,聚类算法的实现不在本文中讨论,但是聚类算法依据的图结构或者节点特征所产生的不同聚类结果,会对本文讨论的算法产生影响;所以,我们在这里假设采用的聚类算法是合适的。
在其他实施例中,还可通过其他方式将图数据中的多个节点划分为多个节点集合,比如,当图数据为逻辑电路数据中,可在逻辑电路图中,可将节点按照不同的功能属性划为不同的节点集合,还可将节点按照节点特性划为不同的节点集合,本申请不以此为限。
在S204中,生成所述多个节点集合中每个节点集合对应的多个邻接节点集合。可基于图数据中节点之间的连接关系生成所述多个节点集合中每个节点集合对应的多个邻接节点集合。
借助于图3的实施例,通过任意划分方式将原有的网络划分为多个聚类分布。以其中一个聚类C1={n2,n10, n13, n14}为例进行说明,其中n i 是节点的索引号(indexation),对应的每个节点n i N的邻接节点集合(set of neighboring nodes) L(n i )分别是:
L(n2)= {n4,n6,n10,n12,n14}
L(n10)= {n2,n6,n12,n13,n14}
L(n13)= {n6,n10,n12,n14}
L(n14)= {n2,n6,n10,n12,n13}。
在S206中,生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合。可基于索引排序法生成所述每个节点集合(intersection)对应的多个邻接节点集合中的交集节点集合。可基于索引排序法搜索,得到上述邻接节点集合的交集节点集合为{n 6 , n 12 }。
“基于索引排序法生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合”的内容将在后文详细描述。
在S208中,生成所述多个节点集合对应的多个交集节点集合的多个逻辑值。可逐一提取所述多个节点集合对应的多个交集节点集合中的多个节点;对交集节点集合中多个节点对应的数值进行逻辑运算以生成所述交集节点集合对应的逻辑值。
在一个实际的应用中,可多交集节点集合中的节点进行缩合(reductionoperation)计算,缩合计算可包括:求和计算,求积计算,求最大值计算,求最小值计算等等,本申请不以此为限。
在S210中,基于所述多个逻辑值对所述图数据的计算进行简化处理。可基于所述多个逻辑值对所述图数据的缩合计算进行简化处理。在图数据基于多个节点集合进行逻辑计算时,可在计算的过程中直接调取交集集合中已经存储的逻辑值辅助进行计算。
更具体的,可基于所述多个逻辑值对所述图数据的求和计算进行简化处理;和/或基于所述多个逻辑值对所述图数据的求积计算进行简化处理;和/或基于所述多个逻辑值对所述图数据的求最大值计算进行简化处理;和/或基于所述多个逻辑值对所述图数据的求最小值计算进行简化处理。
如图3的实施例,多个节点集合交集包含节点L∩= {n6,n12},如下划线在各个邻接节点集合中所标记。当有缩合操作hi=reduce(L(ni),op)对每个节点的邻接节点集合作用的时候,那么交集提供的缩合计算可以在各个集合中复用。
更具体的,常见的对集合的缩合操作运算op有add,multiply,min,max等。
比如add对邻接节点集进行运算为
(其中读取节点/>的数值)。假设提前计算好交集L∩的和的值,那么这个结果可以用到节省其他节点的聚合操作(此处为add)的运算数量,聚合操作变为:
按照现有技术中的方法,h2原来需要5个加法,现在变为4个加法,h10从4个加法变为3个加法;其他hi同理。这样全部运算可从20个加法减少到16个,20%的削减率。
根据本申请的图数据的处理方法,通过将图数据中的多个节点划分为多个节点集合;生成所述多个节点集合中每个节点集合对应的多个邻接节点集合;生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;基于所述多个逻辑值对所述图数据的计算进行简化处理的方式,能够利用图结构中关联节点间累加操作的可共享性,提高算法的计算效率和减少不必要的开销。
应清楚地理解,本申请描述了如何形成和使用特定示例,但本申请的原理不限于这些示例的任何细节。相反,基于本申请公开的内容的教导,这些原理能够应用于许多其它实施例。
图4是根据另一示例性实施例示出的一种图数据的处理方法的流程图。图4所示的流程40是对图2所示的流程中S206“基于索引排序法生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合”的详细描述。
如图4所示,在S402中,根据所述每个节点集合对应的多个邻接节点集合中的节点生成节点索引集合。可获取所述每个节点集合对应的多个邻接节点集合中的多个节点;将所述多个节点依照节点编号进行排序以生成所述节点索引集合。
在S404中,基于所述节点索引集合计算节点出现次数。
在S406中,基于所述节点出现次数和邻接节点集合的数量生成所述每个节点集合的交集节点集合。可通过节点出现次数等于邻接节点集合的数量的节点生成所述交集节点集合。
图5是根据一示例性实施例示出的一种图数据的处理装置中聚类求取交集节点的过程的示意图。如上文所示的聚类求取交集节点的过程可如图5所示。可先将所有的邻接节点的集合的元素全部放到一个大集合里面;按这些节点的索引号进行排序;找到每个节点出现的第一个位置;计算每个节点的出现次数;找出出现次数等于邻接节点集合数目的节点,这些节点就是交集所包含的所有节点。需要说明的是每一个节点聚类(clustering)可以得到唯一一个交集(intersection)。后面所提到的交集节点模块可以通过执行下述代码来实现上述步骤:
本领域技术人员可以理解实现上述实施例的全部或部分步骤被实现为由CPU 执行的计算机程序。在该计算机程序被CPU 执行时,执行本申请提供的上述方法所限定的上述功能。所述的程序可以存储于一种计算机可读存储介质中,该存储介质可以是只读存储器,磁盘或光盘等。
此外,需要注意的是,上述附图仅是根据本申请示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
下述为本申请装置实施例,可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节,请参照本申请方法实施例。
图6是根据一示例性实施例示出的一种图数据的处理装置的框图。如图6所示,图数据的处理装置60包括:划分模块602,邻接节点模块604,交集节点模块606,逻辑模块608,简化模块610。
划分模块602用于将图数据中的多个节点划分为多个节点集合;划分模块602还用于通过聚类算法将图数据中的多个节点划分为多个节点集合。
邻接节点模块604用于获取所述多个节点集合中每个节点集合对应的多个邻接节点集合;邻接节点模块604还用于基于图数据中节点之间的连接关系生成所述多个节点集合中每个节点集合对应的多个邻接节点集合。
交集节点模块606用于生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;交集节点模块606还用于基于索引排序法生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合。
逻辑模块608用于生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;逻辑模块608还用于逐一提取所述多个节点集合对应的多个交集节点集合中的多个节点;对交集节点集合中多个节点对应的数值进行逻辑运算以生成所述交集节点集合对应的逻辑值。
简化模块610用于基于所述多个逻辑值对所述图数据的计算进行简化处理。简化模块610还用于基于所述多个逻辑值对所述图数据的缩合计算进行简化处理。
根据本申请的图数据的处理装置,通过将图数据中的多个节点划分为多个节点集合;生成所述多个节点集合中每个节点集合对应的多个邻接节点集合;生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;基于所述多个逻辑值对所述图数据的计算进行简化处理的方式,能够利用图结构中关联节点间累加操作的可共享性,提高算法的计算效率和减少不必要的开销。
图7是根据一示例性实施例示出的一种电子设备的框图。
下面参照图7来描述根据本申请的这种实施方式的电子设备700。图7显示的电子设备700仅仅是一个示例,不应对本申请实施例的功能和使用范围带来任何限制。
如图7所示,电子设备700以通用计算设备的形式表现。电子设备700的组件可以包括但不限于:至少一个处理单元710、至少一个存储单元720、连接不同系统组件(包括存储单元720和处理单元710)的总线730、显示单元740等。
其中,所述存储单元存储有程序代码,所述程序代码可以被所述处理单元710执行,使得所述处理单元710执行本说明书中描述的根据本申请各种示例性实施方式的步骤。例如,所述处理单元710可以执行如图2,图4中所示的步骤。
所述存储单元720可以包括易失性存储单元形式的可读介质,例如随机存取存储单元(RAM)7201和/或高速缓存存储单元7202,还可以进一步包括只读存储单元(ROM)7203。
所述存储单元720还可以包括具有一组(至少一个)程序模块7205的程序/实用工具7204,这样的程序模块7205包括但不限于:操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线730可以为表示几类总线结构中的一种或多种,包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备700也可以与一个或多个外部设备700’(例如键盘、指向设备、蓝牙设备等)通信,使得用户能与该电子设备700交互的设备通信,和/或该电子设备700能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口750进行。并且,电子设备700还可以通过网络适配器760与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。网络适配器760可以通过总线730与电子设备700的其它模块通信。应当明白,尽管图中未示出,可以结合电子设备700使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述,本领域的技术人员易于理解,这里描述的示例实施方式可以通过软件实现,也可以通过软件结合必要的硬件的方式来实现。因此,如图8所示,根据本申请实施方式的技术方案可以以软件产品的形式体现出来,该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM,U盘,移动硬盘等)中或网络上,包括若干指令以使得一台计算设备(可以是个人计算机、服务器、或者网络设备等)执行根据本申请实施方式的上述方法。
所述软件产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
所述计算机可读存储介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了可读程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。可读存储介质还可以是可读存储介质以外的任何可读介质,该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。可读存储介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、有线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本申请操作的程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中,远程计算设备可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算设备,或者,可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
上述计算机可读介质承载有一个或者多个程序,当上述一个或者多个程序被一个该设备执行时,使得该计算机可读介质实现如下功能:将图数据中的多个节点划分为多个节点集合;生成所述多个节点集合中每个节点集合对应的多个邻接节点集合;生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;基于所述多个逻辑值对所述图数据的计算进行简化处理。
本领域技术人员可以理解上述各模块可以按照实施例的描述分布于装置中,也可以进行相应变化唯一不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块,也可以进一步拆分成多个子模块。
通过以上的实施例的描述,本领域的技术人员易于理解,这里描述的示例实施例可以通过软件实现,也可以通过软件结合必要的硬件的方式来实现。因此,根据本申请实施例的技术方案可以以软件产品的形式体现出来,该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM,U盘,移动硬盘等)中或网络上,包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本申请实施例的方法。
以上具体地示出和描述了本申请的示例性实施例。应可理解的是,本申请不限于这里描述的详细结构、设置方式或实现方法;相反,本申请意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。
Claims (11)
1.一种用于集成电路的图数据的处理方法,其特征在于,包括:
将图数据中的多个节点划分为多个节点集合,其中图数据中的节点对应集成电路的逻辑电路图中的逻辑门;
生成所述多个节点集合中每个节点集合对应的多个邻接节点集合;
根据所述每个节点集合对应的多个邻接节点集合中的节点生成节点索引集合;
基于所述节点索引集合计算节点出现次数;
基于所述节点出现次数和邻接节点集合的数量采用索引排序法生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;
生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;
基于所述多个逻辑值对所述图数据的计算进行简化处理。
2.如权利要求1所述的方法,其特征在于,将图数据中的多个节点数据划分为多个节点集合,包括:
通过聚类算法将图数据中的多个节点划分为多个节点集合。
3.如权利要求1所述的方法,其特征在于,生成所述多个节点集合中每个节点集合对应的多个邻接节点集合,包括:
基于图数据中节点之间的连接关系生成所述多个节点集合中每个节点集合对应的多个邻接节点集合。
4.如权利要求1所述的方法,其特征在于,根据所述每个节点集合对应的多个邻接节点集合中的节点生成节点索引集合,包括:
获取所述每个节点集合对应的多个邻接节点集合中的多个节点;
将所述多个节点依照节点编号进行排序以生成所述节点索引集合。
5.如权利要求1所述的方法,其特征在于,基于所述节点出现次数和邻接节点集合的数量生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合,包括:
通过节点出现次数等于邻接节点集合的数量的节点生成所述交集节点集合。
6.如权利要求1所述的方法,其特征在于,生成所述多个节点集合对应的多个交集节点集合的多个逻辑值,包括:
逐一提取所述多个节点集合对应的多个交集节点集合中的多个节点;
对交集节点集合中多个节点对应的数值进行逻辑运算以生成所述交集节点集合对应的逻辑值。
7.如权利要求1所述的方法,其特征在于,基于所述多个逻辑值对所述图数据的计算进行简化处理,包括:
基于所述多个逻辑值对所述图数据的缩合计算进行简化处理。
8.如权利要求7所述的方法,其特征在于,基于所述多个逻辑值对所述图数据的缩合计算进行简化处理,包括:
基于所述多个逻辑值对所述图数据的求和计算进行简化处理;和/或
基于所述多个逻辑值对所述图数据的求积计算进行简化处理;和/或
基于所述多个逻辑值对所述图数据的求最大值计算进行简化处理;和/或
基于所述多个逻辑值对所述图数据的求最小值计算进行简化处理。
9.一种用于集成电路的图数据的处理装置,其特征在于,包括:
划分模块,用于将图数据中的多个节点划分为多个节点集合,其中图数据中的节点对应集成电路的逻辑电路图中的逻辑门;
邻接节点模块,用于获取所述多个节点集合中每个节点集合对应的多个邻接节点集合;
交集节点模块,用于根据所述每个节点集合对应的多个邻接节点集合中的节点生成节点索引集合,基于所述节点索引集合计算节点出现次数,基于所述节点出现次数和邻接节点集合的数量采用索引排序法生成所述每个节点集合对应的多个邻接节点集合中的交集节点集合;
逻辑模块,用于生成所述多个节点集合对应的多个交集节点集合的多个逻辑值;
简化模块,用于基于所述多个逻辑值对所述图数据的计算进行简化处理。
10.一种电子设备,其特征在于,包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-8中任一所述的方法。
11.一种计算机可读介质,其上存储有计算机程序,其特征在于,所述程序被处理器执行时实现如权利要求1-8中任一所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210858629.4A CN115203485B (zh) | 2022-07-21 | 2022-07-21 | 图数据的处理方法、装置、电子设备及计算机可读介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210858629.4A CN115203485B (zh) | 2022-07-21 | 2022-07-21 | 图数据的处理方法、装置、电子设备及计算机可读介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115203485A CN115203485A (zh) | 2022-10-18 |
CN115203485B true CN115203485B (zh) | 2023-07-18 |
Family
ID=83581819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210858629.4A Active CN115203485B (zh) | 2022-07-21 | 2022-07-21 | 图数据的处理方法、装置、电子设备及计算机可读介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115203485B (zh) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2954074B2 (ja) * | 1996-04-11 | 1999-09-27 | 松下電器産業株式会社 | 回路分割方法及び回路分割装置 |
US8456472B2 (en) * | 2010-01-08 | 2013-06-04 | International Business Machines Corporation | Ranking nodes in a graph |
US8495535B2 (en) * | 2011-11-28 | 2013-07-23 | International Business Machines Corporation | Partitioning and scheduling uniform operator logic trees for hardware accelerators |
US9047434B2 (en) * | 2013-07-24 | 2015-06-02 | Mentor Graphics Corporation | Clustering for processing of circuit design data |
CN106682290B (zh) * | 2016-12-13 | 2020-06-05 | 深圳市紫光同创电子有限公司 | 可编程逻辑器件布线方法及装置 |
US10585944B2 (en) * | 2017-07-06 | 2020-03-10 | International Business Machines Corporation | Directed graph compression |
US11188696B1 (en) * | 2019-04-15 | 2021-11-30 | Cadence Design Systems, Inc. | Method, system, and product for deferred merge based method for graph based analysis pessimism reduction |
CN110263368A (zh) * | 2019-05-08 | 2019-09-20 | 太原理工大学 | 基于形式向量的多输入多输出真值表的约简方法 |
CN110727831A (zh) * | 2019-09-26 | 2020-01-24 | 宁波深擎信息科技有限公司 | 全路径计算方法、装置、计算机设备和存储介质 |
CN111062180B (zh) * | 2019-11-08 | 2023-07-18 | 深圳市紫光同创电子有限公司 | 一种fpga布线方法及装置 |
CN111914499A (zh) * | 2020-06-28 | 2020-11-10 | 太原理工大学 | 一种基于中心概念的数字电路逻辑表达简化方法 |
CN112188518B (zh) * | 2020-09-07 | 2024-02-13 | 北京燧昀科技有限公司 | 一种传感器节点通信优化方法、装置及可读存储介质 |
CN112214775B (zh) * | 2020-10-09 | 2024-04-05 | 深圳赛安特技术服务有限公司 | 防止第三方获取关键图数据信息的对图数据的注入式攻击方法、装置、介质及电子设备 |
-
2022
- 2022-07-21 CN CN202210858629.4A patent/CN115203485B/zh active Active
Non-Patent Citations (1)
Title |
---|
Namyong Park等.MultiImport: Inferring Node Importance in a Knowledge Graph from Multiple Input Signals.《KDD '20: Proceedings of the 26th ACM SIGKDD International Conference on Knowledge Discovery & Data MiningAugust 2020》.2020,全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN115203485A (zh) | 2022-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020224106A1 (zh) | 基于神经网络的文本分类方法、系统及计算机设备 | |
CN111460815B (zh) | 规则处理方法、装置、介质及电子设备 | |
CN111241353A (zh) | 一种图数据的分区方法、装置以及设备 | |
CN112231416A (zh) | 知识图谱本体更新方法、装置、计算机设备及存储介质 | |
CN113228017B (zh) | 攻击树生成装置、攻击树生成方法以及计算机可读取的记录介质 | |
CN114443559A (zh) | 可重构算子单元、处理器、计算方法、装置、设备及介质 | |
CN110335070B (zh) | 一种基于wifi的用户群扩展的方法、装置和电子设备 | |
CN111190967B (zh) | 用户多维度数据处理方法、装置及电子设备 | |
CN115203485B (zh) | 图数据的处理方法、装置、电子设备及计算机可读介质 | |
CN112396166A (zh) | 基于混合粒度聚合器的图卷积神经网络训练方法及装置 | |
CN115204076B (zh) | 集成电路的逻辑优化方法、装置、电子设备及可读介质 | |
WO2019135980A1 (en) | Optimization of learning network in equivalent class space | |
CN113141407B (zh) | 一种页面资源加载方法、装置和电子设备 | |
CN114357180A (zh) | 知识图谱的更新方法及电子设备 | |
CN110795424B (zh) | 特征工程变量数据请求处理方法、装置及电子设备 | |
CN115062567B (zh) | 图数据中邻接节点集合的缩合操作方法、装置及电子设备 | |
CN115293078B (zh) | 集成电路的节点改写方法、装置、电子设备及介质 | |
CN115204077B (zh) | 集成电路的节点优化方法、装置、电子设备及可读介质 | |
CN115391379B (zh) | 布尔可满足性问题解的搜索方法、装置、电子设备及介质 | |
JP5741705B2 (ja) | 最適領域抽出方法およびその装置 | |
CN115758211B (zh) | 文本信息分类方法、装置、电子设备和存储介质 | |
US11995105B2 (en) | Merging totally ordered sets | |
CN111177482B (zh) | 一种图数据并行处理的方法、装置、设备及可读存储介质 | |
Uddin et al. | Finding, Counting, and Highlighting all Triangles in Large Graphs | |
CN116307218A (zh) | 基于人工智能的元宇宙体验用户行为预测方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |