JP2954074B2 - 回路分割方法及び回路分割装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩの回路設計
における回路の自動分割方法及び回路分割装置に関す
る。

【０００２】

【従来の技術】従来、ＬＳＩの回路設計における回路の
分割方法として、例えば、ハイレベル・シンセシス（HI
GH-LEVEL SYNTHESIS: Daniel Gajski, Nikil Dutt, All
en Wu,Steve Lin）の第１７９項〜第２１０項に記載さ
れているように、回路の初期分割を行なった後、１つ又
は複数の回路素子を別のブロックに仮に移動させてブロ
ック間の接続のネット数を計算して、ブロック間の接続
のネット数が最小となるような移動を実際に行なうこと
により初期分割を改善する方法がある。ここでネットと
は、論理的に接続すべき素子又は端子同士を結んだ信号
線をいう。

【０００３】また、従来の初期分割の方法においては、
（クラスタ内部のエッジの数）−（クラスタから外部へ
出るエッジの数）の値が最小になるように、ノードに対
してクラスタリングを繰り返し、クラスタリングにより
生成されたクラスタリングツリーをカットする方法をと
っていた。

【０００４】

【発明が解決しようとする課題】しかしながら、前記従
来の回路分割方法は、仮に移動させる回路素子の組合せ
の数が大きくなるため、処理時間がかかるという問題を
有していた。また、処理時間をあらかじめ見積もること
ができないため、処理時間と実行結果とは互いに相反す
る傾向にあるので、満足のいく妥協点を見いだすことが
難しいという問題を有していた。

【０００５】さらに、従来の回路分割方法は、回路の大
きさがブロックによって著しく異なってしまうという問
題をも有していた。

【０００６】例えば、図２８に示す６つのノードからな
るグラフを３つのブロックに分割するには、まず、図２
９（ａ）に示すように第１のノードｎ２０１及び第２の
ノードｎ２０２に対してクラスタリングを行なって、ク
ラスタｃ２１０を生成する。次に、図２９（ｂ）〜
（ｄ）に示すように、クラスタｃ２１０に第３のノード
ｎ２０３、第４のノードｎ２０４、第５のノードｎ２０
５及び第６のノードｎ２０６に対して順次クラスタリン
グを行なう。これにより、図３０（ａ）に示すクラスタ
リングツリーが生成され、このクラスタリングツリーを
２本の一点鎖線によって示す箇所を切断して、図３０
（ｂ）に示すようにグラフを３つのブロックに分割して
いた。しかし、ブロック１には４つのノードが含まれて
いるが、ブロック２及びブロック３にはノードがそれぞ
れ１つずつしか含まれていないことになる。

【０００７】本発明は、前記従来の問題を解決するもの
で、ＬＳＩ回路設計におけるブロック間の接続数を短時
間に且つ最小となるように分割できるようにすることを
目的とする。

【０００８】

【課題を解決するための手段】請求項１の発明は、複数
の回路素子と該回路素子同士を接続する接続部品とから
なる回路を複数のブロックに分割する回路分割方法を対
象とし、前記複数の回路素子をそれぞれノードとし、前
記接続部品をエッジとするグラフを作成する回路グラフ
作成工程と、前記グラフを適当な複数のブロックに分割
して初期ブロックを生成する初期分割生成工程と、前記
複数のノードのうち、互いに隣接するノード同士で且つ
互いに異なる初期ブロックに属するノードを種ノードと
し、該種ノードを少なくとも１つ選択して種ノード集合
を生成する種ノード集合生成工程と、前記初期ブロック
間を移動させる組合せ対象のノードの数を指定する選択
パラメータを設定する選択パラメータ設定工程と、前記
選択パラメータが示す値以下の数に組み合わされた前記
種ノードを同一の初期ブロックに属するように移動させ
ることにより、前記初期ブロック間にまたがるエッジの
数を減少させる最適化工程と、最適化された種ノードを
含む１つ以上のノードからなるグラフが属するブロック
に対応するように前記回路をブロック化するブロック化
工程とを備えている構成とするものである。

【０００９】請求項１の構成により、初期ブロック間を
移動させる組合せ対象とするノードの数を指定する選択
パラメータを導入しているため、移動可能な組合せの総
数に上限を設けることができると共に、互いに隣接する
ノード同士が互いに異なる初期ブロックに属するノード
である種ノードを同一の初期ブロックに属するように順
次移動させるため、ブロック間のエッジ数が最小となる
ノードの組合せを求めることができる。

【００１０】請求項２の発明は、請求項１の構成に、前
記選択パラメータ設定工程は、選択パラメータを初期化
する工程と、前記種ノード集合から前記選択パラメータ
が示す個数の種ノードを選択して、該種ノードを用いて
組み合わされた組合せ総数を計算し、該組合せ総数が規
定値を超えるまで前記選択パラメータに１を加算する処
理を繰り返すことにより、選択パラメータを決定する工
程とを含む構成を付加するものである。

【００１１】請求項３の発明は、請求項１の構成に、前
記選択パラメータ設定工程は、前記複数のノードのすべ
てにそれぞれ接続されるエッジの総数である総ピン数を
求めた後、前記総ピン数の対数値に最も近い自然数を選
択パラメータとする工程を含む構成を付加するものであ
る。

【００１２】請求項４の発明は、請求項１の構成に、前
記最適化工程は、前記種ノード集合から１つの種ノード
を選択してカレントノードとし、該カレントノードを要
素とする選択ノード集合を生成する種ノード選択工程
と、前記カレントノードを同一の初期ブロックに属する
ように仮に移動させたときに、接続された各ノードが属
する初期ブロックが互いに異なる場合の該初期ブロック
間にまたがるエッジの数を評価関数値とする評価関数値
取得工程と、前記評価関数値が最小値となる場合は、前
記選択ノード集合を最小選択ノード集合とし、前記カレ
ントノードを含む初期ブロックを最適ブロックとする最
適値更新工程と、前記選択ノード集合のノードの数が前
記選択パラメータを超えていないときに、前記カレント
ノードに隣接する１つのノードを選択して共に新たなカ
レントノードとし、該カレントノードを前記選択ノード
集合に追加する隣接ノード選択工程と、前記評価関数値
取得工程及び前記最適値更新工程を繰り返して行なう第
１の繰り返し工程と、前記選択ノード集合のノードの数
が前記選択パラメータを超えたときに、前記最小選択ノ
ード集合を前記最適ブロックに移動する分割変更工程
と、前記種ノード選択工程、前記評価関数値取得工程及
び前記最適値更新工程を、前記種ノード集合のすべての
種ノードを順次選択し終えるまで繰り返して行なう第２
の繰り返し工程とを含む構成を付加するものである。

【００１３】請求項５の発明は、請求項１の構成に、前
記最適化工程は、前記種ノード集合から１つの種ノード
を選択してカレントノードとし、該カレントノードを要
素とする選択ノード集合を生成する種ノード選択工程
と、ノードとエッジとが交互に並び、且つ、互いに隣接
する前記ノードと前記エッジとが接続されてなる道であ
って前記カレントノードを始点とする所定の長さ以下の
道の上にあるノードの数を計算した後、前記ノードの数
の値に応じて前記選択パラメータを増減して調整する選
択パラメータ調整工程と、前記カレントノードを同一の
ブロックに属するように仮に移動させた場合に、移動さ
せた状態の分割を評価する評価関数から評価関数値を得
る評価関数値取得工程と、前記評価関数値が最小値とな
る場合は、前記選択ノード集合を最小選択ノード集合と
し、前記カレントノードを含むブロックを最適ブロック
とする最適値更新工程と、前記選択ノード集合のノード
の数が前記選択パラメータを超えていないときに、前記
カレントノードに隣接する１つのノードを選択して共に
新たなカレントノードとし、該カレントノードを前記選
択ノード集合に追加する隣接ノード選択工程と、前記選
択パラメータ調整工程、前記評価関数値取得工程及び前
記最適値更新工程を繰り返して行なう第１の繰り返し工
程と、前記選択ノード集合のノードの数が前記選択パラ
メータを超えたときに、前記最小選択ノード集合を前記
最適ブロックに移動する分割変更工程と、前記種ノード
選択工程、前記選択パラメータ調整工程、前記評価関数
値取得工程及び前記最適値更新工程を、前記種ノード集
合のすべての種ノードを順次選択し終えるまで繰り返し
て行なう第２の繰り返し工程とを含む構成を付加するも
のである。

【００１４】請求項６の発明は、請求項５の構成に、前
記評価関数を、接続された各ノードが属するブロックが
互いに異なる場合の該ブロック間にまたがるエッジの数
とする構成を付加するものである。

【００１５】請求項７の発明は、請求項１の構成に、前
記回路グラフ作成工程におけるグラフは、該グラフのエ
ッジが始点から終点に向かう方向性を有する有向グラフ
であり、前記最適化工程は、前記種ノード集合から１つ
の種ノードを選択してカレントノードとし、該カレント
ノードを要素とする選択ノード集合を生成する種ノード
選択工程と、前記カレントノードを同一のブロックに属
するように移動させる第１の分割変更工程と、複数のノ
ードのうち、始点となるノードであって、該始点となる
ノードと異なる初期ブロックに属するノードを終点とす
るエッジを有するノードの数を出力ピン数とし、該出力
ピン数を評価関数値とする評価関数値取得工程と、前記
評価関数値が最小値となる場合は、前記選択ノード集合
を最小選択ノード集合とし、前記カレントノードを含む
初期ブロックを最適ブロックとする最適値更新工程と、
前記第１の分割変更工程において移動させた前記カレン
トノードを元の初期ブロックに戻す分割取消工程と、前
記選択ノード集合のノードの数が前記選択パラメータを
超えていないときに、前記カレントノードに隣接する１
つのノードを選択して共に新たなカレントノードとし、
該カレントノードを前記選択ノード集合に追加する隣接
ノード選択工程と、前記第１の分割変更工程、前記評価
関数値取得工程、前記最適値更新工程及び前記分割取消
工程を繰り返して行なう第１の繰り返し工程と、前記選
択ノード集合のノードの数が前記選択パラメータを超え
たときに、前記最小選択ノード集合を前記最適ブロック
に移動する分割変更工程と、前記種ノード選択工程、前
記第１の分割変更工程、前記評価関数値取得工程、前記
最適値更新工程及び前記分割取消工程を、前記種ノード
集合のすべての種ノードを順次選択し終えるまで繰り返
して行なう第２の繰り返し工程とを含む構成を付加する
ものである。

【００１６】請求項８の発明は、請求項７の構成に、前
記評価関数値取得工程における評価関数値として、前記
出力ピン数に、エッジの終点となるノードが属する初期
ブロックのうち前記エッジの始点となるノードが属する
初期ブロックと異なる初期ブロックの数をすべてのエッ
ジの始点となるノードごとに加算して得られる入力ピン
数を加える構成を付加するものである。

【００１７】請求項９の発明は、請求項１の構成に、前
記回路グラフ作成工程におけるグラフは、該グラフのエ
ッジが始点から終点に向かう方向性を有する有向グラフ
であり、前記最適化工程は、前記種ノード集合から１つ
の種ノードを選択してカレントノードとし、該カレント
ノードを要素とする選択ノード集合を生成する種ノード
選択工程と、前記選択ノード集合のカレントノードと前
記選択ノード集合の少なくとも１つのカレントノードに
隣接するノードとからなるピン数計算用集合を生成する
ピン数計算用集合生成工程と、前記ピン数計算用集合に
おけるノードのうち、始点となるノードであって、該始
点となるノードと異なる初期ブロックに属し、且つ、前
記ピン数計算用集合に属するノードを終点とするエッジ
を有するノードの数である出力ピン数と、エッジの終点
となり且つ前記ピン数計算用集合に含まれるノードが属
する初期ブロックのうち前記エッジの始点となるノード
が属する初期ブロックと異なる初期ブロックの数を、す
べてのエッジの始点となるノードごとに加算して得られ
る入力ピン数との和である第１の入出力ピン数を求める
入出力ピン数取得工程と、分割変更を終えていない場合
に、前記カレントノードを同一の初期ブロックに属する
ように移動させた後、移動後の入出力ピン数である第２
の入出力ピン数を得るために前記入出力ピン数取得工程
を繰り返して行なう第１の分割変更工程と、前記第１の
入出力ピン数と前記第２の入出力ピン数との差を評価関
数値とする評価関数値取得工程と、前記評価関数値が最
小値となる場合は、前記選択ノード集合を最小選択ノー
ド集合とし、前記カレントノードを含む初期ブロックを
最適ブロックとする最適値更新工程と、前記第１の分割
変更工程において移動させた前記カレントノードを元の
初期ブロックに戻す分割取消工程と、前記選択ノード集
合のノードの数が前記選択パラメータを超えていないと
きに、前記カレントノードに隣接する１つのノードを選
択して共に新たなカレントノードとし、該カレントノー
ドを前記選択ノード集合に追加する隣接ノード選択工程
と、前記入出力ピン数取得工程、前記第１の分割変更工
程、前記評価関数値取得工程、前記最適値更新工程及び
前記分割取消工程を繰り返して行なう第１の繰り返し工
程と、前記選択ノード集合のノードの数が前記選択パラ
メータを超えたときに、前記最小選択ノード集合を前記
最適ブロックに移動する分割変更工程と、前記種ノード
選択工程、前記ピン数計算用集合生成工程、前記入出力
ピン数取得工程、前記第１の分割変更工程、前記評価関
数値取得工程、前記最適値更新工程及び前記分割取消工
程を、前記種ノード集合のすべての種ノードを順次選択
し終えるまで繰り返して行なう第２の繰り返し工程とを
含む構成を付加するものである。

【００１８】請求項１０の発明は、請求項１の構成に、
前記最適化工程は、前記種ノード集合から１つの種ノー
ドを選択してカレントノードとし、該カレントノードを
要素とする選択ノード集合を生成する種ノード選択工程
と、前記カレントノードを同一のブロックに属するよう
に仮に移動させた場合に、移動させた状態の移動元ブロ
ックに属するノードの数及び移動先ブロックに属するノ
ードの数の比である移動後の比率と、移動前の状態の前
記移動元ブロックに属するノードの数及び移動先ブロッ
クに属するノードの数の比である移動前の比率とを計算
して比較する変更時ブロック比率計算工程と、前記移動
後の比率が前記移動前の比率と比べてより１に近いとき
に、移動させた状態の前記移動元ブロックと前記移動先
ブロックとのブロック間のエッジの数を評価する評価関
数値取得工程と、前記評価関数値が最小値となる場合
は、前記選択ノード集合を最小選択ノード集合とし、前
記カレントノードを含むブロックを最適ブロックとする
最適値更新工程と、前記選択ノード集合のノードの数が
前記選択パラメータを超えていないときに、前記カレン
トノードに隣接する１つのノードを選択して共に新たな
カレントノードとし、該カレントノードを前記選択ノー
ド集合に追加する隣接ノード選択工程と、前記変更時ブ
ロック比率計算工程、前記評価関数値取得工程及び前記
最適値更新工程を繰り返して行なう第１の繰り返し工程
と、前記選択ノード集合のノードの数が前記選択パラメ
ータを超えたときに、前記最小選択ノード集合を前記最
適ブロックに移動する分割変更工程と、前記種ノード選
択工程、前記変更時ブロック比率計算工程、前記評価関
数値取得工程及び前記最適値更新工程を、前記種ノード
集合のすべての種ノードを順次選択し終えるまで繰り返
して行なう第２の繰り返し工程とを含む構成を付加する
ものである。

【００１９】請求項１１の発明は、複数の回路素子と該
回路素子同士を接続する接続部品とからなる回路を複数
のブロックに分割する回路分割装置を対象とし、分割対
象となる回路を入力する回路入力手段と、前記複数の回
路素子をそれぞれノードとし、前記接続部品をエッジと
するグラフを作成するグラフ作成手段と、前記グラフを
適当な複数のブロックに分割して初期ブロックを生成す
る初期グラフ分割手段と、組合せ対象のノードの数であ
る選択パラメータを設定する選択パラメータ設定手段
と、前記選択パラメータが示す値を用いて得られる組合
せ総数を計算する組合せ数計算手段と、前記組合せ総数
から前記グラフの分割に要する処理時間を計算する処理
時間計算手段と、前記処理時間を出力する処理時間出力
手段と、前記選択パラメータが示す値以下の数に接続さ
れたノードを同一の初期ブロックに属するように移動さ
せることによって前記グラフの分割を最適化するグラフ
分割手段と、分割された前記グラフに対応する回路の分
割を行なう回路分割手段と、分割された前記回路を出力
する回路出力手段とを備えている構成とするものであ
る。

【００２０】請求項１１の構成により、初期ブロック間
を移動させる組合せ対象とするノードの数を設定する選
択パラメータを導入しているため、初期ブロック間を移
動可能な組合せ総数に上限を設けることができると共
に、選択パラメータが示す値以下の数に接続されたノー
ドを同一の初期ブロックに属するように移動させるた
め、ブロック間のエッジ数が最小となるノードの組合せ
を求めることができる。

【００２１】請求項１２の発明は、複数の回路素子と該
回路素子同士を接続する接続部品とからなる回路を複数
のブロックに分割する回路分割装置を対象とし、分割対
象となる回路を入力する回路入力手段と、前記複数の回
路素子をそれぞれノードとし、前記接続部品をエッジと
するグラフを作成するグラフ作成手段と、前記グラフを
適当な複数のブロックに分割して初期ブロックを生成す
る初期グラフ分割手段と、前記グラフが最適化されるの
に要する処理時間を入力する処理時間入力手段と、適当
に組み合わされた前記ノードを同一の初期ブロックに属
するように移動させることによって前記グラフの分割を
改善する際に、前記処理時間内に終了させることができ
る組合せ総数を求める組合せ数逆算手段と、前記組合せ
総数から組合せ対象のノードの数である選択パラメータ
を算出して設定する選択パラメータ設定手段と、前記選
択パラメータが示す値以下の数に接続されたノードを同
一の初期ブロックに属するように移動させることによっ
て前記グラフの分割を最適化するグラフ分割手段と、分
割された前記グラフに対応する回路の分割を行なう回路
分割手段と、分割された前記回路を出力する回路出力手
段とを備えている構成とするものである。

【００２２】請求項１２の構成により、外部から分割に
要する処理時間をあらかじめ設定できるため、処理時間
に見合った選択パラメータが設定されると共に、選択パ
ラメータが示す値以下の数に接続されたノードを同一の
初期ブロックに属するように移動させるため、ブロック
間のエッジ数が最小となるノードの組合せを所望の時間
内に求めることができる。

【００２３】

【発明の実施の形態】（第１の実施形態） 本発明の第１の実施形態を図面を参照しながら説明す
る。

【００２４】図１は本発明の第１の実施形態に係る回路
分割方法の工程フローを示す図である。図１に示すよう
に、まず、回路グラフ作成工程Ｓ０１において、回路素
子としてのセルをノードに対応させ、回路の接続部品と
してのネットをエッジに対応させて、分割対象の回路を
表現するグラフを作成し、初期分割生成工程Ｓ０２にお
いて、グラフを複数のブロックに初期分割する。初期分
割された各ブロックは初期ブロックとなるが、混乱が生
じない限り単にブロックと称することにする。

【００２５】次に、選択パラメータ初期化工程Ｓ０３に
おいて、ブロック間を移動させる組合せ対象とするノー
ドの数である選択パラメータを自然数ｋの変数として設
定し、ｋ＝１に初期化した後、種ノード集合生成工程Ｓ
０４において、複数のノードのうち互いに隣接するノー
ド同士が互いに異なるブロックに属するノードを種ノー
ドとし、その種ノードを少なくとも１つ選択して種ノー
ド集合を生成する。

【００２６】次に、計算情報初期化工程Ｓ０５におい
て、種ノード集合の各ノードがノード組合せ数計算工程
Ｓ０８により処理されたか否かという情報と、ノード組
合せ数計算工程Ｓ０８において計算する選択パラメータ
におけるノードの組合せ総数とを初期化する。

【００２７】次に、未計算種ノード判定工程Ｓ０６にお
いて、種ノード集合にノード組合せ数計算工程Ｓ０８を
終えていないノードがあるか否かを判定して、未計算の
ノードがある場合は第１の種ノード選択工程Ｓ０７Ａに
おいて、種ノード集合から未計算の種ノードを１つ選択
してカレントノードとする。

【００２８】次に、ノード組合せ数計算工程Ｓ０８にお
いて、種ノードを含み選択パラメータが示すｋ個が接続
されたノードの組合せ総数を計算した後、ノード組合せ
数判定工程Ｓ０９において、ノード組合せ数計算工程Ｓ
０８において算出したノードの組合せ総数が、適当な規
定値を超えているか否かを判定し、超えていない場合は
未計算種ノード判定工程Ｓ０６に進み、超えている場合
は、未処理種ノード判定工程Ｓ１１に進む。

【００２９】次に、規定値を超えていない場合は、未計
算種ノード判定工程Ｓ０６において、未計算の種ノード
がないときは選択パラメータインクリメント工程Ｓ１０
において、選択パラメータｋに１を加算した後、計算情
報初期化工程Ｓ０５に進む。

【００３０】次に、規定値を超えている場合は、未処理
種ノード判定工程Ｓ１１において、最適化工程としての
分割最適化工程Ｓ１３を終えていない種ノードがあるか
否かを判定し、未処理の種ノードがない場合は、ブロッ
ク化工程としての回路ブロック設定工程Ｓ１４に進み、
未処理の種ノードがある場合は、第２の種ノード選択工
程Ｓ１２Ａに進む。

【００３１】次に、第２の種ノード選択工程Ｓ１２Ａお
いて、種ノード集合から分割の最適化を行なっていない
種ノードを１つ選択してカレントノードとした後、分割
最適化工程Ｓ１３において、種ノードを含み互いに接続
された（ｋ−１）個のノードを元から属するブロックと
は異なる他の１つのブロックに仮に移動し、グラフの分
割をブロック間にまたがるエッジの数（以下、ブロック
間エッジ数と呼ぶ。）が最小となるように評価して、分
割を最適化する。

【００３２】次に、回路ブロック設定工程Ｓ１４におい
て、分割が最適化されたグラフの各ブロックと回路の各
ブロックを一対一に対応させる回路のブロック化を行な
った後、ブロック化工程としての回路分割工程Ｓ１５に
おいて、グラフの各ブロックにそれぞれ対応する回路の
ブロックに対して回路の各回路素子をそれぞれ配する。

【００３３】以下、本実施形態を具体的なデータを用い
て詳細に説明する。

【００３４】図２は分割の対象とする回路を表現したグ
ラフである。図２において、１１及び１３等は回路グラ
フ作成工程Ｓ０１によってグラフ化されたノードであ
り、１２は同じく回路グラフ作成工程Ｓ０１によってグ
ラフ化された、ノード同士を接続するエッジである。ブ
ロック１及びブロック２は初期分割生成工程Ｓ０２によ
ってグラフを初期分割したことを表わしている。

【００３５】まず、ノードの組合せ数を制限する規定値
を１０とする。

【００３６】選択パラメータ初期化工程Ｓ０３におい
て、選択パラメータを初期値の１とし、種ノード集合生
成工程Ｓ０４において、第１のノードｎ１、第２のノー
ドｎ２、第３のノードｎ３及び第４のノードｎ４は隣接
するノードが互いに異なるブロックに属するので、これ
らのノードを種ノードとする種ノード集合を生成する。

【００３７】第１の種ノード選択工程Ｓ０７Ａにおい
て、種ノード集合からノード組合せ数計算工程Ｓ０８を
終えていない第１のノードｎ１を選択する。

【００３８】ノード組合せ数計算工程Ｓ０８において、
組合せ総数は１と計算され、次のノード組合せ数判定工
程Ｓ０９において、組合せ総数が規定値の１０を超えて
いないため、未計算種ノード判定工程Ｓ０６に進み、未
計算の種ノードが残っているので、第１の種ノード選択
工程Ｓ０７Ａにおいて、種ノード集合からノード組合せ
数計算工程Ｓ０８を終えていない第２のノードｎ２を選
択する。

【００３９】未計算種ノード判定工程Ｓ０６からノード
組合せ数判定工程Ｓ０９までの各工程を順次繰り返し、
種ノード集合のすべてのノードに対して、ノード組合せ
数計算工程Ｓ０８を終えた後、選択パラメータインクリ
メント工程Ｓ１０において選択パラメータに１を加算し
て２とする。

【００４０】次に、第１の種ノード選択工程Ｓ０７Ａに
おいて、第１のノードｎ１を選択すると、ノード組合せ
数計算工程Ｓ０８において、第１のノードｎ１を含み互
いに接続された２個のノードの組合せ総数を計算して、
（ｎ１，１１）、（ｎ１，１３）、（ｎ１，ｎ３）及び
（ｎ１，ｎ４）の４通りの組合せを得る。

【００４１】未計算種ノード判定工程Ｓ０６からノード
組合せ数判定工程Ｓ０９までの各工程を順次繰り返し、
種ノード集合のすべてのノードに対して、ノード組合せ
数計算工程Ｓ０８を行なうと、ノードの組合せ総数は１
０になるので、選択パラメータインクリメント工程Ｓ１
０において選択パラメータに１を加算して３とする。

【００４２】選択パラメータが３の場合は、ノードの組
合せ総数が規定値の１０を超えるので、規定値１０を満
たす組合せのノードの数である選択パラメータが３と決
定されて、未処理種ノード判定工程Ｓ１１に進む。

【００４３】次に、第２の種ノード選択工程Ｓ１２Ａに
おいて、例えば、第１のノードｎ１をカレントノードに
選んだ後、分割最適化工程Ｓ１３において選択パラメー
タ値が３であり、移動させるのは選択パラメータから１
を減じた２であるので、第３のノードｎ３と組み合わせ
た場合は、第３のノードｎ３をブロック２からブロック
１に仮に移動させて第１のノードｎ１と同一のブロック
に属するように移動させると、ブロック間エッジ数は
（ｎ３，ｎ５）、（ｎ３，ｎ４）及び（ｎ２，ｎ４）の
３つとなって、移動前の（ｎ１，ｎ３）、（ｎ１，ｎ
４）及び（ｎ２，ｎ４）の３つと変わらない。また、第
３のノードｎ３をカレントノードに選んだ場合は、分割
最適化工程Ｓ１３において第３のノードｎ３及び第４の
ノードｎ４をブロック２からブロック１に仮に移動させ
ると、ブロック間エッジ数は（ｎ３，ｎ５）、（ｎ４，
ｎ５）の２つとなり、結果的にこの場合が最小となるの
で、図３に示すように第３のノードｎ３と第４のノード
ｎ４とをブロック２からブロック１に実際に移動してグ
ラフを最適化する。

【００４４】次に、回路ブロック設定工程Ｓ１４におい
て、グラフのブロック１及びブロック２にそれぞれ対応
した回路のブロック１及びブロック２を設定した後、回
路分割工程Ｓ１５において、回路の各回路素子のうち、
グラフのブロック１に属するノードに対応する素子を回
路のブロック１に、グラフのブロック２に属するノード
に対応する素子を回路のブロック２にそれぞれ配して、
回路の分割を終了する。

【００４５】なお、前記の回路分割方法においては、仮
に移動するノードの組合せを減らすため、規定値を１０
に制限したが、工程時間に余裕がある場合は、規定値を
大きくすると、選択パラメータの値が４以上になる。選
択パラメータが４になるときは、３つのノードを一度に
移動することができるので、図２に示す第３のノードｎ
３、第４のノードｎ４及び第５のノードｎ５をブロック
２からブロック１に移動して、ブロック間エッジ数を１
つに減らすことができる。

【００４６】このように本実施形態によると、分割最適
化工程Ｓ１３の前に、選択パラメータを大きくしなが
ら、ノードの組合せ総数を調べることにより、ノードの
組合せ総数が所望の規定値に近い選択パラメータを求め
ているため、ブロック間エッジ数の最小値を求める分割
最適化工程Ｓ１３の際に、処理時間が長くなり過ぎない
ように組み合わせるノード数を設定することができるの
で、短時間にブロック間エッジ数が最適化された分割結
果を得ることができる。また、規定値を変えることによ
って、分割の処理時間と処理結果とを調整することがで
きる。

【００４７】なお、本実施形態の回路分割方法に基づい
てコンピュータプログラムを作成し、コンピュータが読
み出し可能な記録媒体に記録することも可能である。 （第２の実施形態） 以下、本発明の第２の実施形態を図面を参照しながら説
明する。

【００４８】図４は本発明の第２の実施形態に係る回路
分割方法の工程フローを示す図である。図４において、
図１における工程と同一の工程には同一の符号を付すこ
とにより説明を省略する。

【００４９】第１の実施形態における選択パラメータ設
定工程は、計算情報初期化工程Ｓ０５から選択パラメー
タインクリメント工程Ｓ１０までの６つの工程により決
定していた。

【００５０】本実施形態における選択パラメータ設定工
程は、初期分割生成工程Ｓ０２の後に、総ピン数計算工
程Ｓ２１において、グラフの各ノードに接続されたエッ
ジの数をすべてのノードについて足し合わせて総ピン数
を求めた後、選択パラメータ計算工程Ｓ２２において、
総ピン数の自然対数の値に最も近い自然数を選択パラメ
ータとする。

【００５１】次の未処理種ノード判定処理Ｓ１１以降は
第１の実施形態と同様である。

【００５２】以下、本実施形態を具体的なデータを用い
て詳細に説明する。

【００５３】図５は分割対象の回路を表現したグラフで
ある。図５において、１１等は回路グラフ作成工程Ｓ０
１によってグラフ化されたノードであり、１２は同じく
回路グラフ作成工程Ｓ０１によってグラフ化されたエッ
ジである。ブロック１及びブロック２は初期分割生成工
程Ｓ０２によってグラフが初期分割されたことを表わし
ている。図５にはグラフの各ノードに接続されるエッジ
の数をノードの横にそれぞれ示している。

【００５４】図５に示すグラフを分割する際に、総ピン
数計算工程Ｓ２１において、各ノードに接続されるエッ
ジの数の総和が３８と計算されるので、選択パラメータ
計算工程Ｓ２２において、総和３８の自然対数値である
３．６４に最も近い自然数４を選択パラメータと決定す
る。従って、第１の実施形態において説明したように、
第３のノードｎ３、第４のノードｎ４及び第５のノード
ｎ５をブロック２からブロック１に移動させることがで
きる。

【００５５】また、図６に示すグラフを分割する場合
は、各ノードに接続するエッジの数の総和は１０であ
り、その自然対数値は２．３となるので、選択パラメー
タは２となる。ブロック間の移動を許されるのは１つの
ノードであるので、種ノードである第１のノードｎ６を
ブロック１からブロック２に移動させて、ブロック間エ
ッジ数を２から１に減らすことができる。

【００５６】このように本実施形態によると、グラフの
規模、すなわち、回路の規模に応じて選択パラメータを
決めることにより、規模の大きな回路の場合は多くのノ
ードの組合せの中からブロック間エッジ数がより少なく
なるものを選ぶことができ、規模の小さな回路の場合は
組合せを少なくすることにより処理時間を短縮すること
ができる。また、選択パラメータを対数関数を用いて求
めることにより、大規模回路において組合せの数又は処
理時間が指数関数的に増大するのを防ぐことができるの
で、ブロック間エッジ数が最適化された分割結果を短時
間に得ることができる。 （第３の実施形態） 以下、本発明の第３の実施形態を図面を参照しながら説
明する。

【００５７】図７は本発明の第３の実施形態に係る回路
分割方法の工程フローを示す図である。図７において、
図１に示した第１の実施形態における工程と同一の工程
には同一の符号を付すことにより説明を省略する。

【００５８】図７に示すように、まず、回路グラフ作成
工程Ｓ０１、初期分割生成工程Ｓ０２及び種ノード集合
生成工程Ｓ０４の後、選択パラメータ設定工程Ｓ３１に
おいて、自然数の適当な値をとる選択パラメータを設定
する。

【００５９】次に、未処理種ノード判定工程Ｓ１１にお
いて、未処理の種ノードがある場合は、種ノード選択工
程Ｓ１２において種ノード集合から種ノードを１つ選択
してカレントノードとし、該カレントノードを選択ノー
ド集合に入れて、選択ノード集合を生成した後、隣接ノ
ード数計算工程Ｓ３２において、カレントノードに隣接
するノードの数を計算する。

【００６０】次に、選択パラメータ調整工程Ｓ３３にお
いて、前の隣接ノード数計算工程Ｓ３２において求めた
隣接ノード数が２のとき、選択パラメータに１を加え、
隣接ノード数が６以上のとき、選択パラメータから１を
減ずる。

【００６１】次に、評価関数値取得工程としての変更時
評価関数計算工程Ｓ３４において、選択ノード集合のす
べてのノードを同一のブロック（選択ブロックと呼ぶ）
に属するように移動した状態におけるブロック間エッジ
数を計算する。

【００６２】次に、最適値更新工程Ｓ３５において、最
小エッジ数が初期状態であるとき、又は前の変更時評価
関数計算工程Ｓ３４において求めたエッジ数が最小エッ
ジ数よりも小さいとき、ブロック間エッジ数を最小エッ
ジ数とし、選択ノード集合を最小選択ノード集合とし、
選択ブロックを最適ブロックとする。

【００６３】次に、選択ノード数判定工程Ｓ３６におい
て、選択ノード集合のノード数が選択パラメータを超え
ているか否かを判定し、超えていない場合は、隣接ノー
ド選択工程Ｓ３７において、カレントノードに隣接する
ノードを１つ選択し、選択ノード集合に含めカレントノ
ードに追加した後、隣接ノード数計算工程Ｓ３２に進
む。また、選択ノード集合のノード数が選択パラメータ
を超えている場合は、分割変更工程Ｓ３８において、最
小選択ノード集合を最適ブロックに移動し、最小エッジ
数を初期化した後、選択パラメータ設定工程Ｓ３１に進
む。未処理ノード判定工程Ｓ１１において、未処理の種
ノードがない場合は、回路ブロック設定工程Ｓ１４と回
路分割工程Ｓ１５において所定の処理を行なって、回路
の分割を終了する。

【００６４】以下、本実施形態を具体的なデータを用い
て詳細に説明する。

【００６５】図８は分割の対象とする回路の一部をグラ
フにより表わした図である。

【００６６】まず、選択パラメータ設定工程Ｓ３１にお
いて、選択パラメータを４に設定したとすると、種ノー
ド選択工程Ｓ１２において種ノード集合の中から、例え
ば、種ノードである第１のノードｎ７が選ばれた際に
は、次の隣接ノード数計算工程Ｓ３２において、第１の
ノードｎ７に隣接するノード数が全部で６と計算される
ので、選択パラメータ調整工程Ｓ３３において隣接する
ノード数が６以上の場合は１を減ずるという調整の条件
にしたがって選択パラメータが４から３に調整される。

【００６７】ここで、ブロックを移動してブロック間エ
ッジ数を評価するノードの組合せとして第１のノードｎ
７を種ノードとするものは６通り存在するが、これらの
ノードの組合せをいずれかのブロックに移動したとして
も、ブロック間エッジ数を減らすことはできない。

【００６８】仮に、選択パラメータを調整する選択パラ
メータ調整工程Ｓ３３を行なわなかった場合は、ブロッ
クを移動してブロック間エッジ数を評価するノードの組
合せとして第１のノードｎ７を種ノードとする組合せは
１９個存在するが、これらのノードの組合せをいずれか
のブロックに移動したとしても、やはりブロック間エッ
ジ数を減らすことはできない。

【００６９】このように多くの隣接ノードを有するノー
ドを移動する場合で、且つ、種ノードと同一のブロック
に属する隣接ノードの数が多い場合には、種ノードを移
動した際にブロック間エッジ数が減る可能性は小さくな
る。

【００７０】また、選択ブロックに属する種ノードを他
の種ノードが属するブロックに移動する際には、例え
ば、図８に示す第２のノードｎ８又は第３のノードｎ９
のように、第１のノードｎ７を含む選択ブロックに隣接
し、他のブロックに存在するノードをカレントノードと
したときにも同じ組合せとなる移動を行なえるため、多
くの隣接ノード数を有するノードを種ノードとするメリ
ットは少ない。

【００７１】さらに、カレントノードが多くの隣接ノー
ドを有するということは、ノードの組合せ数を増加させ
るため、工程の処理時間を増大せることになる。

【００７２】そこで、選択パラメータ調整工程Ｓ３３に
おいて選択パラメータを小さくし、ノードの組合せ数を
減らして、処理時間が増大するのを防いでいる。

【００７３】次に、選択パラメータを２に設定した場合
は、図９、図１０又は図１１に示すグラフを分割する際
に、図９に示すグラフはブロック２に属する種ノードｎ
１０をブロック１に移動させることによって、ブロック
間エッジ数を２から１に減らすことができる。しかし、
選択パラメータ調整工程Ｓ３３による隣接ノード数が２
のときに選択パラメータを１増やす調整工程がない場合
は、図１０又は図１１に示すグラフのブロック間エッジ
数は２のままとなって減らすことができない。

【００７４】図１０に示すグラフを例にして具体的に説
明すると、選択パラメータ調整工程Ｓ３３の処理を行な
う場合に、選択パラメータ設定工程Ｓ３１により、選択
パラメータが２に設定されたときは、隣接ノード数計算
工程Ｓ３２において隣接ノード数が２となるので、選択
パラメータ調整工程において１を加えて３にする。カレ
ントノードを種ノードである第２のノードｎ１２とする
と、第２のノードｎ１２を該第２のノードｎ１２が属す
るブロック２から隣接するブロック１に移動させても、
ブロック間エッジ数は（ｎ１２，ｎ１１）及び（ｎ１
３，１４）の２のままである。次に、選択ノード数判定
工程Ｓ３６において、選択ノード数は１であり、選択パ
ラメータ値は３であるので、隣接ノード選択工程Ｓ３７
において第１のノードｎ１１を選択して選択ノード集合
にカレントノードとして含める。次に、隣接ノード数計
算工程Ｓ３２において隣接ノード数が２となるので、選
択パラメータ調整工程において再度１を加えて４にす
る。次に、選択ノード集合内のカレントノードである第
２のノードｎ１２及び第１のノードｎ１１をブロック１
に移動させてもブロック間エッジ数はやはり２のままで
ある。次に、選択ノード数判定工程Ｓ３６において、選
択ノード数は２であり、選択パラメータ値は４であるの
で、隣接ノード選択工程Ｓ３７において種ノードである
第３のノードｎ１３を選択して選択ノード集合にカレン
トノードとして含める。次に、隣接ノード数計算工程Ｓ
３２において隣接ノード数が２となるので、選択パラメ
ータ調整工程において１を加えて５にする。次に、選択
ノード集合内のカレントノードである第２のノードｎ１
２，第１のノードｎ１１及び第３のノードｎ１３をブロ
ック２からブロック１に移動させるとブロック間エッジ
数が１に減るため、最適値を更新することができる。

【００７５】同様に、図１１に示すグラフにおいても、
第１のノードｎ１４、第２のノードｎ１５、第３のノー
ドｎ１６、第４のノードｎ１７及び第５のノードｎ１８
がカレントノードとなったときに、選択パラメータが１
ずつ増えるため、ブロック２からブロック１に同時に移
動させることができるので、ブロック間エッジ数が１に
なり、最適値を更新することができる。

【００７６】なお、隣接ノード数計算工程Ｓ３２におい
てカレントノードに隣接するノード数を計算したが、種
ノード集合生成工程の直前又は直後に、グラフの各ノー
ドについて隣接するノード数を計算しても同じ効果が得
られる。

【００７７】さらに、隣接ノード数計算工程Ｓ３２にお
いて、新たに「道」という概念を導入し、この道を用い
てノード数を計算することにより選択パラメータを調整
すると、組合せの総数を減らすのに一層の効果がある。

【００７８】図１２（ａ），（ｂ）に基づいて具体的に
説明すると、ノードとエッジとが交互に並べられ、且
つ、互いに隣接する前記ノードと前記エッジとが接続さ
れている接続関係を道と呼ぶことにする。例えば、図１
２（ａ）に示す第１のノードｎ１９を含む所定の長さが
３以下の道の上にある、すなわち道に含まれるノードは
４個あり、図１２（ｂ）に示す第２のノードｎ２０を含
む所定の長さが３以下の道の上にあるノードは１２個あ
る。選択パラメータが３よりも大きい場合には、長さが
３以下の道の上にあるノードの数が多いと、ノードの組
合せの数が大きくなる。従って、所定の長さは選択パラ
メータよりも小さいときに有効となる。また、図１２
（ａ）に示す第１のノードｎ１９を含む長さが２以下の
道の上にあるノードは３個であり、図１２（ｂ）に示す
第２のノードｎ２０を含む長さが２以下の道の上にある
ノードは７個であるので、所定の長さを２よりも３にし
た方がノードの数を減らす効果は大きくなる。

【００７９】このように本実施形態によると、カレント
ノードが該カレントノードに隣接するノード数を多く有
する場合は最適化が図れないため、ブロック間を移動さ
せる組合せ対象のノード数である選択パラメータを小さ
くして組合せの場合の数を減らすことにより処理時間を
抑制することができ、また、該カレントノードに隣接す
るノード数が少ない場合は選択パラメータを大きくして
移動することができるノード数を増やすことによりブロ
ック間エッジ数を最小とする最適化を図ることができ
る。 （第４の実施形態） 以下、本発明の第４の実施形態を図面を参照しながら説
明する。

【００８０】図１３は本発明の第４の実施形態に係る回
路分割方法の工程フローを示す図である。図１３におい
て、第１及び第３の実施形態における工程と同一の工程
には同一の符号を付すことにより説明を省略する。

【００８１】まず、回路有向グラフ作成工程Ｓ４１にお
いて、各エッジに方向性を有するグラフとして回路を表
現する。なお、有向グラフの詳細は後述する。

【００８２】次に、初期分割生成工程Ｓ０２、選択パラ
メータ設定工程Ｓ３１、種ノード集合生成工程Ｓ０４、
未処理種ノード判定工程Ｓ１１及び種ノード選択工程Ｓ
１２の後に、第１の分割変更工程Ｓ４２Ａにおいて、選
択ノード集合のすべてのノードを同一のブロックに移動
させる。

【００８３】次に、評価関数値取得工程としての出力ピ
ン数計算工程Ｓ４３において、ノードを始点とし、該ノ
ードが属するブロックと異なるブロックに属するノード
を終点とするエッジを有するノードの数を計算して、こ
のノード数を出力ピン数とする。

【００８４】次に、評価関数値取得工程としての入力ピ
ン数計算工程Ｓ４４において、各ノードに対して、該ノ
ードを始点とするエッジの終点のノードが属するブロッ
クのうち、始点となるノードが属するブロックと異なる
ブロックの数を計算した値を、始点となるノードごとに
加算して、このブロック数を入力ピン数とする。

【００８５】次に、最適値更新工程Ｓ４５において、出
力ピン数と入力ピン数との和を入出力ピン数とし、該入
出力ピン数の最小値が初期状態であるとき、又は入出力
ピン数が入出力ピン数の最小値よりも小さいとき、該入
出力ピン数を最小入出力ピン数とし、選択ノード集合を
最小選択ノード集合とし、第１の分割変更工程Ｓ４２Ａ
において移動させた移動先のブロックを最適ブロックと
する。

【００８６】次に、分割変更工程としての分割変更取消
工程Ｓ４６において、第１の分割変更工程Ｓ４２Ａにお
いて移動させたすべてのノードを、元のブロックに戻
す。

【００８７】次に、選択ノード数判定工程Ｓ３６におい
て、選択ノード集合のノード数が選択パラメータを超え
ているか否かを判定し、超えていないときは、隣接ノー
ド選択工程Ｓ３７において、カレントノードに隣接する
ノードを１つ選択し、カレントノードとして選択ノード
集合に追加して、第１の分割変更工程Ｓ４２Ａに戻り、
超えているときは、第２の分割変更工程Ｓ３８におい
て、最適値更新工程Ｓ４５において得られた最小選択ノ
ード集合を最適ブロックに移動し、最小入出力ピン数を
初期化して未処理種ノード判定工程Ｓ１１に進む。

【００８８】次に、未処理種ノード判定工程Ｓ１１にお
いて、未処理の種ノードが存在しない場合は、回路ブロ
ック設定工程Ｓ１４と回路分割工程Ｓ１５との各所定の
処理を行なって、回路の分割を終了する。

【００８９】以下、本実施形態の特徴を具体的なデータ
を用いて詳細に説明する。

【００９０】図１４は分割した回路の一部を表わしてい
る。図１４に示すように、第１のブロック２７は第１の
回路素子２１及び第３の回路素子２３を含み、第２のブ
ロック２８は第２の回路素子２２を含み、第３のブロッ
ク２９は第４の回路素子２４及び第５の回路素子２５を
含む。ネット２６は第１の回路素子２１の出力端子に接
続され、第２の回路素子２２、第３の回路素子２３、第
４の回路素子２４及び第５の回路素子２５の各入力端子
にそれぞれ接続されている。

【００９１】この回路はブロック間のネット数が１であ
り、また、第１のブロック２７は出力ピンを１つ有し、
第２及び第３のブロック２８，２９は共に入力ピンを１
つ有するので、各ブロックが有するピン数の合計は３と
なる。

【００９２】従って、この回路をグラフとして表現する
と図１５に示すグラフが得られる。図１５において、第
１のブロック２７Ａに属する２１Ａは図１４における第
１の回路素子２１を表わす第１のノード、２３Ａは同じ
く第３の回路素子２３を表わす第３のノードである。第
２のブロック２８Ａ及び第３のブロック２９Ａにおいて
も同様である。３０Ａは第１のノード２１Ａと第２のノ
ード２２Ａとを結ぶ第１のエッジ、３１Ａは第１のノー
ド２１Ａと第３のノード２３Ａとを結ぶ第２のエッジ、
３２Ａは第１のノード２１Ａと第４のノード２４Ａとを
結ぶ第３のエッジ、３３Ａは第１のノード２１Ａと第５
のノード２５Ａとを結ぶ第４のエッジである。

【００９３】しかしながら、図１５に示すグラフから
は、回路を分割した時のネット数及びブロックのピン数
は分からないので、従来は、回路からグラフを作成する
際に、グラフの各エッジに対して、出力素子数に応じた
重みをつけていた。例えば、図１５に示すグラフの場合
は、出力素子（各ノード２２Ａ〜２５Ａ）の数は４であ
るため、各エッジに４分の１ずつの重みを付け、この重
みをブロック間のエッジごとに加算してブロック間のネ
ットの数の評価を行なっていた。

【００９４】この場合の図１５に示すグラフは、４分の
１の重みのエッジが第１、第２及び第３のブロック間に
存在するので、この分割の評価関数値は４分の３となる
が、回路のブロック間のネット数である１を正確には表
わしていない。その上、ブロックのピンの数も分からな
い。

【００９５】そこで、図１４に示す回路を有向グラフを
用いて表現したのが図１６に示すグラフである。

【００９６】図１６に示す３０Ｂ，３１Ｂ，３２Ｂ及び
３３Ｂは有向グラフのエッジであって、いずれも第１の
ノード２１Ａを始点としており、第１のエッジ３０Ｂは
第２のノード２２Ａを終点とし、第２のエッジ３１Ｂは
第３のノード２３Ａを終点とし、第３のエッジ３２Ｂは
第４のノード２４Ａを終点とし、第４のエッジ３３Ｂは
第５のノード２５Ａを終点とする。

【００９７】この有向グラフを用いると、回路を分割し
た時のネット数及びブロックが有するピン数を計算する
ことができる。

【００９８】（ネット数の求め方） ネット数を求めるには、始点のノードと終点のノードと
が所属するブロックが互いに異なるエッジのうち始点と
なるノードの数を重複しないように数える。図１６に示
す有向グラフにおいては、始点のノードと終点のノード
との所属ブロックが異なるエッジは第１のエッジ３０
Ｂ、第３のエッジ３２Ｂ及び第４のエッジ３３Ｂである
が、これらの始点となるノードは共に第１のノード２１
Ａである。出力ピン数計算工程Ｓ４３において第１のノ
ード２１Ａが出力ピン数として計算され、図１４に示す
ブロック間ネット数である１に等しい結果を得ることが
できる。

【００９９】（ブロックのピン数の求め方） ブロックが有するピン数を求めるには、各ノードを始点
とするエッジの終点のノードが属するブロックのうち、
始点となるノードが属するブロックと異なるブロックの
数を計算した値を、各始点のノードごとに加算して入力
ピン数を計算し、該入力ピン数を前記の出力ピン数に加
えればよい。例えば、図１６に示すグラフの場合は、第
１のブロック２７Ａに属する第１のノード２１Ａを始点
とする第１のエッジ３０Ｂ、第３のエッジ３２Ｂ及び第
４のエッジ３３Ｂの終点のノードの所属ブロックが第２
のブロック２８Ａ及び第３のブロック２９Ａの２つであ
るので、入力ピン数計算工程Ｓ４４において入力ピン数
の２が得られる。従って、次の最適値更新工程Ｓ４５に
おいて、入力ピン数の２に出力ピン数の１を加えた３が
入出力ピン数となり、ブロックが有するピンの合計数の
３に等しい値を得ることができる。

【０１００】このように本実施形態によると、回路を有
向グラフを用いて表現しているため、回路を分割した時
のネット数及びブロックが有するピン数を正確に計算す
ることができるので、最適化の度合いがさらに向上す
る。

【０１０１】また、ノードと該ノードに接続するエッジ
から回路全体のブロックのピンの総数の変化を計算する
と共に、移動させるノードの組合せ数の上限である選択
パラメータを導入しているため、組合せ総数が制限がさ
れるので、処理時間の短縮を図ることができる。

【０１０２】従来、ノードを別のブロックに移動した際
には、分割の評価関数値を高速に計算するために、移動
させるノードと移動させるノードに接続されるエッジと
から評価関数値の変化を計算していた。しかし、有向グ
ラフを用いる本実施形態の場合は、ノードを別のブロッ
クに移動させた後のブロック間のネット数やブロックが
有するピン数の変化を計算するには、移動させるノード
と移動させるノードに接続されるエッジだけでは不十分
であり、移動させるノードに隣接するノードをも考慮す
る必要がある。

【０１０３】そこで、図１３に示した工程フローを以下
に示すように改善する。 （第４の実施形態の一変形例） 以下、本発明の第４の実施形態の一変形例を図面に基づ
いて説明する。

【０１０４】図１７は第４の実施形態を示した図１３の
工程フローに用いるサブフローを示している。

【０１０５】図１７に示す一連の工程は、図１３に示す
工程フローにおける第１の分割変更工程Ｓ４２Ａから分
割変更取消工程Ｓ４６までの各工程に代わる工程であ
る。

【０１０６】図１３に示す種ノード選択工程Ｓ１２の次
に、ピン数計算用集合生成工程Ｓ４０１において、選択
ノード集合のすべてのノード及び選択ノード集合の少な
くとも１つのノードに隣接するすべてのノードからなる
集合であるピン数計算用集合を生成する。

【０１０７】次に、入出力ピン数取得工程としてのピン
数計算用集合内出力ピン数計算工程Ｓ４０２において、
ピン数計算用集合のノードのうち、始点となるノードで
あって、該始点となるノードが属するブロックと異なる
ブロックに属し、且つ、ピン数計算用集合に属するノー
ドを終点とするエッジを有するノードの数を計算してピ
ン数計算用集合内出力ピン数を得る。

【０１０８】次に、入出力ピン数取得工程としてのピン
数計算用集合内入力ピン数計算工程Ｓ４０３において、
エッジの終点となり且つピン数計算用集合に含まれるノ
ードが属するブロックのうち、前記エッジの始点となる
ピン数計算用集合内のノードが属するブロックと異なる
ブロックの数を計算した値を前記エッジの始点となるノ
ードごとに加算してピン数計算用集合内入力ピン数を得
る。

【０１０９】次に、入出力ピン数取得工程としてのピン
数計算用集合内入出力ピン数計算工程Ｓ４０４におい
て、ピン数計算用集合内出力ピン数とピン数計算用集合
内入力ピン数との和をピン数計算用集合内入出力ピン数
とする。

【０１１０】次に、分割変更済判定工程Ｓ４０５におい
て、選択ノード集合のすべてのノードを同一ブロックに
属するように移動させる分割変更処理が行なわれたか否
かを判定し、行なわれていなければ第１の分割変更工程
Ｓ４０６Ａに進み、選択ノード集合のすべてのノードを
同一のブロックに移動させた後、ピン数計算用集合内出
力ピン数計算工程Ｓ４０２に戻る。

【０１１１】また、分割変更処理が行なわれておれば、
評価関数値取得工程としての入出力ピン数変化計算工程
Ｓ４０７において、第１の分割変更工程Ｓ４０６後のピ
ン数計算用集合内入出力ピン数から第１の分割変更工程
Ｓ４０６前のピン数計算用集合内入出力ピン数を差し引
いた値を求めて入出力ピン数変化値を得る。

【０１１２】次に、最適値更新工程としてのピン数変化
最適値更新工程Ｓ４０８において、入出力ピン数変化の
最小値が初期値であるとき又は前記入出力ピン数変化値
が前回までの最小値よりも小さいとき、該入出力ピン数
変化値を入出力ピン数変化最小値とし、選択ノード集合
を最小選択ノード集合とし、第１の分割変更工程Ｓ４０
６におけるノードの移動先のブロックを最適ブロックと
する。

【０１１３】次に、分割変更取消工程Ｓ４０９におい
て、第１の分割変更工程ｓ４０６において移動したすべ
てのノードを元のブロックに戻す。

【０１１４】以下、本変形例を具体的なデータを用いて
詳細に説明する。

【０１１５】図１８は分割対象とする回路の一部を有向
グラフを用いて表わした図である。

【０１１６】まず、図１８に示すように、図１３に示す
種ノード選択工程Ｓ１２において、第２のブロックに属
する第３のノードｎ２３及び第４のノードｎ２４を種ノ
ードとして選択し、カレントノードとして選択集合を生
成した後、ピン数計算用集合生成工程Ｓ４０１におい
て、第３のノードｎ２３及び第４のノードｎ２４と、そ
れらに隣接する第１のノードｎ２１、第２のノードｎ２
２及び第５のノードｎ２５とを含むピン数計算用集合を
生成する。

【０１１７】次に、ピン数計算用集合内出力ピン数計算
工程Ｓ４０２において、ピン数計算用集合内の各ノード
について、始点となるノードであって、該ノードが属す
るブロックと互いに異なるブロックに属し、且つ、ピン
数計算用集合に属するノードを終点とするエッジを有す
るノードは第１のノードｎ２１及び第２のノードｎ２２
であるので、ピン数計算用集合内出力ピン数は２とな
る。

【０１１８】次に、ピン数計算用集合内入力ピン数計算
工程Ｓ４０３において、ピン数計算用集合の第１のノー
ドｎ２１を始点とする第１のエッジ４１及び第２のエッ
ジ４２のそれぞれの終点の第３のノードｎ２３及び第４
のノードｎ２４は共にピン数計算用集合に属しており、
共にブロック２に属している。ピン数計算用集合内の第
２のノードｎ２２を始点とする第３のエッジ４３の終点
の第４のノードｎ２４はピン数計算用集合に属し、ま
た、ブロック２に属している。従って、始点となるノー
ドごとにブロックの数を計算するため、第１のノードｎ
２１と第２のノードｎ２２との２つがピン数計算用集合
内入力ピン数となる。

【０１１９】次に、ピン数計算用集合内入出力ピン数計
算工程Ｓ４０４において、ピン数計算用集合内出力ピン
数である２とピン数計算用集合内入力ピン数である２の
和をとってピン数計算用集合内入出力ピン数は４とな
る。

【０１２０】次に、図１９に示すように、第１の分割変
更工程Ｓ４０６Ａにおいて、カレントノードである第３
のノードｎ２３及び第４のノードｎ２４をブロック２か
ら隣接するブロック１に移動させる分割の変更を行な
う。

【０１２１】次に、ピン数計算用集合内出力ピン数計算
工程Ｓ４０２において、ピン数計算用集合の各ノードに
ついて、始点となるノードであって、該ノードが属する
ブロックと互いに異なるブロックに属し、且つ、ピン数
計算用集合に属するノードを終点とするエッジを有する
ノードは、図１９に示す第３のノードｎ２３であるの
で、ピン数計算用集合内出力ピン数は１となる。

【０１２２】次に、ピン数計算用集合内入力ピン数計算
工程Ｓ４０３において、図１９に示すピン数計算用集合
の第３のノードｎ２３を始点とする第４のエッジ４４の
終点の第５のノードｎ２５はピン数計算用集合に属して
おり、ブロック２に属している。従って、第３のノード
ｎ２３に対して該当するブロックはブロック２の１つの
みであり、ピン数計算用集合内入力ピン数は１となる。

【０１２３】次に、ピン数計算用集合内入出力ピン数計
算工程Ｓ４０４において、ピン数計算用集合内出力ピン
数である１とピン数計算用集合内入力ピン数である１の
和をとってピン数計算用集合内入出力ピン数は２とな
る。

【０１２４】次に、入出力ピン数変化計算工程Ｓ４０７
において、第１の分割変更工程Ｓ４０６Ａにおける分割
変更処理を行なった後のピン数計算用集合内入出力ピン
数２から分割変更処理を行なう前のピン数計算用集合内
入出力ピン数４を差し引いた値−２が入出力ピン数変化
値となる。

【０１２５】このように本変形例によると、ピン数計算
用集合のノードと該ノードに接続するエッジ、それに該
ノードに隣接するノードをも対象としているため、ブロ
ックのピンの総数の変化を計算することにより、分割の
最適化がさらに向上する共に、移動させるノードの組合
せ数の上限である選択パラメータを導入しているため、
組合せ総数が制限がされるので、処理速度の向上を図る
ことができる。 （第５の実施形態） 以下、本発明の第５の実施形態を図面を参照しながら説
明する。

【０１２６】図２０は本発明の第５の実施形態に係る回
路分割方法の工程フローを示す図である。図２０におい
て、第１及び第３の実施形態における工程と同一の工程
には同一の符号を付すことにより説明を省略する。

【０１２７】本実施形態と図７に示した第３の実施形態
との違いのみを説明すると、本実施形態においては、選
択ブロックを移動させて分割変更を行なった際に、移動
元のブロックの大きさと移動先のブロックの大きさとを
比較して、その比率を対等となるようにしている。

【０１２８】まず、種ノード選択工程Ｓ１２において、
種ノードの条件を満たすノードを選択してカレントノー
ドを指定し、選択ノード集合を生成する。

【０１２９】次に、変更時ブロック比率計算工程Ｓ５１
において、選択ノード集合のすべてのノードを同一ブロ
ックに仮に移動し、移動元のブロックと移動先のブロッ
クにそれぞれ属するノード数の比率を計算した後、ブロ
ック比率改善判定工程Ｓ５２において、変更後の比率が
変更前の比率と比べてより１に近くなっているか否かを
判定する。

【０１３０】次に、評価関数値取得工程としての変更時
エッジ数計算工程Ｓ５３において、変更後のブロックの
比率が改善された場合に、選択ノード集合のすべてのノ
ードを同一ブロックに仮に移動させたとして、ブロック
間エッジ数を計算する。

【０１３１】次に、最適値更新工程としてのエッジ数最
適値更新工程Ｓ５４において、ブロック間エッジ数の最
小値が初期状態であるとき、又はブロック間エッジ数が
前回までの最小値よりも小さいとき、該ブロック間エッ
ジ数をブロック間エッジ数最小値とし、選択ノード集合
を最小選択ノード集合とし、ブロックを最適ブロックと
する。

【０１３２】以下、本実施形態を具体的なデータを用い
て詳細に説明する。

【０１３３】図２１は分割の対象とする回路の一部をグ
ラフを用いて表わした図である。図２１に示すグラフは
ブロック１に３個のノードを含み、ブロック２に８個の
ノードを含んでいる。ブロック１及びブロック２に含ま
れるノードの数を改善するには、ブロック２に属するい
くつかのノードを該ブロック２からブロック１に移動さ
せる必要がある。

【０１３４】変更時ブロック比率計算工程Ｓ５１におい
て、第３のノードｎ３３及び第４のノードｎ３４を同時
にブロック１に仮に移動させると、ブロック間のノード
数の比率が図２１に示す変更前の３：８から図２２に示
す変更後の５：６に改善されるので、変更時エッジ数計
算工程Ｓ５３においてブロック間エッジ数を調べると、
該ブロック間エッジ数は増えていないことが分かる。

【０１３５】しかしながら、他のノード、例えば、第１
のノードｎ３１をブロック１に仮に移動させるとブロッ
ク間エッジ数が逆に４から７に増えるため、図２２に示
すように、エッジ数最適値更新工程Ｓ５４において第３
のノードｎ３３と第４のノードｎ３４とが最小選択ノー
ド集合と決定され、最適ブロックが、該第３のノードｎ
３３と該第４のノードｎ３４とが同時に移動されたブロ
ック１となることが分かる。

【０１３６】このように本実施形態によると、変更時の
ブロック間のノード数の比率を判定して、判定したうち
のノード数の比率がより１に近い場合にのみ、変更後の
ブロック間エッジ数を判定するため、分割変更を行なっ
ても、均等な大きさのブロックに分割することができる
と共に、ブロック間エッジ数を減らすことができる。 （第６の実施形態） 以下、本発明の第６の実施形態を図面を参照しながら説
明する。

【０１３７】図２３は本発明の第６の実施形態に係る回
路分割方法の工程フローを示す図である。

【０１３８】図２３において、まず、回路入力工程Ｓ６
１において、分割対象とする回路を入力し、分割数設定
工程Ｓ６２において自然数よりなる所望の分割数ｋを設
定した後、回路グラフ作成工程Ｓ６３において、回路を
表現するグラフを作成する。

【０１３９】次に、クラスタ生成工程Ｓ６４において、
グラフのノードをクラスタリングし、回路のｋ分の１の
大きさに最も近い大きさのクラスタを探し、次のブロッ
ク生成工程Ｓ６５において、クラスタ生成工程Ｓ６４に
おいて探し出されたクラスタをブロックとする。

【０１４０】次に、グラフ更新工程Ｓ６６において、ク
ラスタリングされてブロックに含められたすべてのノー
ド及び該ノードに接続されるすべてのエッジをグラフか
ら削除して、（ｋ−１）個のブロックが生成されるまで
クラスタ生成工程Ｓ６４からくり返す。

【０１４１】次に、ブロック化工程としての回路ブロッ
ク設定工程Ｓ６７において、最後に残ったノードをｋ番
目のブロックに含めた後、グラフ更新工程Ｓ６６におい
てそれぞれ生成されたブロックを用いて各回路ブロック
を設定した後、回路分割工程Ｓ６８において、各ノード
に対応する回路ブロックにしたがって回路を分割する。

【０１４２】以下、本実施形態を具体的なデータを用い
て詳細に説明する。

【０１４３】図２４は本実施形態の回路分割方法による
処理を工程順に表わしており、（ａ）は分割の対象とす
る回路の一部をグラフを用いて表わした図である。図２
４（ａ）に示すように、本グラフはノードｎ４１からノ
ードｎ４６までの６つのノードから構成されている。

【０１４４】図２４（ａ）に示す６つのノードからなる
グラフを３つのブロックに分割する場合を考える。

【０１４５】まず、クラスタ生成工程Ｓ６４において、
図２４（ｂ）に示すようにノードｎ４１とノードｎ４２
とをクラスタリングした後、ブロック生成工程Ｓ６５に
おいてこのクラスタをブロック１とする。

【０１４６】次に、グラフ更新工程Ｓ６６において、ブ
ロック１に取り込まれた第１のノードｎ４１及び第２の
ノードｎ４２とこれらの第１のノードｎ４１及び第２の
ノードｎ４２に接続されるすべてのエッジを削除して、
グラフを更新した後、再び、クラスタ生成工程Ｓ６４に
おいて、図２４（ｃ）に示すように第３のノードｎ４３
と第４のノードｎ４４とをクラスタリングして、ブロッ
ク生成工程Ｓ６５において、このクラスタをブロック２
とする。

【０１４７】次に、グラフ更新工程Ｓ６６において、ブ
ロック２に取り込まれた第３のノードｎ４３及び第４の
ノードｎ４４とこれらの第３のノードｎ４３及び第４の
ノードｎ４４に接続されるすべてのエッジを削除して、
グラフを更新した後、図２４（ｄ）に示すように、回路
ブロック設定工程Ｓ６７において最後に残った第５のノ
ードｎ４５及び第６のノードｎ４６をブロック３に取り
込み、グラフ更新工程Ｓ６６において生成された各ブロ
ック１〜３を用いて各回路ブロックを設定する。

【０１４８】次に、回路分割工程Ｓ６８において、各ノ
ードに対応する前記の回路ブロックにしたがって回路を
分割する。

【０１４９】このように本実施形態によると、所望の分
割数をもとにしてクラスタ生成工程Ｓ６４、ブロック生
成工程Ｓ６５及びグラフ更新工程Ｓ６６を繰り返すた
め、回路を均等な大きさのブロックに分割することがで
きる。 （第７の実施形態） 以下、本発明の第７の実施形態を図面を参照しながら説
明する。

【０１５０】図２５は本発明の第７の実施形態に係る回
路分割方法の工程フローを示す図である。

【０１５１】図２５において、まず、回路入力工程Ｓ６
１において、分割対象とする回路を入力し、分割数設定
工程Ｓ６２において自然数よりなる所望の分割数ｋを設
定した後、回路グラフ作成工程Ｓ６３において、回路を
表現するグラフを作成する。

【０１５２】次に、エッジ間ノード数取得工程としての
エッジ重み付け工程Ｓ７１において、各エッジに接続さ
れるノードが属するクラスタの大きさ（＝クラスタが含
むノードの数）の和をエッジごとに計算し、計算した結
果をエッジの重みとして記憶する。

【０１５３】次に、クラスタ生成工程としてのエッジ選
択工程Ｓ７２において、重みが最小となるエッジに接続
されるノードが属するクラスタの組合せのうち、クラス
タリングを行なう際にクラスタ間のエッジ数が最小とな
るクラスタの組合せを選んだ後、クラスタ生成工程とし
てのクラスタリング工程Ｓ７３において、前記の工程に
おいて選ばれた組合せに応じてグラフに対してクラスタ
リングを行なう。これらのエッジ重み付け工程Ｓ７１か
らクラスタリング工程Ｓ７３までの工程を、クラスタの
数がｋになるまで繰り返す。

【０１５４】次に、ブロック化工程としての回路ブロッ
ク設定工程Ｓ７４において、クラスタリング工程Ｓ７３
においてそれぞれ生成されたクラスタを用いて各回路ブ
ロックを設定した後、回路分割工程Ｓ６８において、各
ノードに対応する回路ブロックにしたがって回路を分割
する。

【０１５５】以下、本実施形態を具体的なデータを用い
て詳細に説明する。

【０１５６】図２６は本実施形態の回路分割方法を工程
順に表わしており、（ａ）は分割の対象とする回路の一
部をグラフを用いて表わした図である。図２６（ａ）に
示すように、本グラフは第１のノードｎ５１から第６の
ノードｎ５６までの６つのノードから構成されている。

【０１５７】図２６において、ノード間の各エッジに対
してノードの場合は該ノードの大きさに、クラスタの場
合は該クラスタの大きさに、それぞれ応じた重み付けを
行なうこととし、各エッジの重みを各エッジの近くに示
している。

【０１５８】図２６（ａ）に示すグラフを３つのブロッ
クに分割する場合を考える。

【０１５９】まず、クラスタリング工程Ｓ７３におい
て、図２６（ａ）に示すように第１のノードｎ５１と第
２のノードｎ５２とのクラスタリングを行なったする
と、次のエッジ重み付け工程Ｓ７１において、例えば、
第２のノードｎ５２と第３のノードｎ５３とを接続する
エッジの重みは、第２のノードｎ５２が大きさ２の第１
のクラスタｃ１１に属しているので、第３のノードｎ５
３の重みである１を加えて３となる。

【０１６０】次に、エッジ選択工程Ｓ７２において選択
されるエッジは、重みが最小となるエッジに接続される
ノードが属するクラスタの組合せのうち、クラスタリン
グを行なう際にクラスタ間のエッジ数が最小となるクラ
スタの組合せを選ぶため、第５のノードｎ５５と第６の
ノードｎ５６とを接続するエッジが選択されるので、次
のクラスタリング工程Ｓ７３において、図２６（ｂ）に
示すように第５のノードｎ５５及び第６のノードｎ５６
に対してクラスタリングが行なって第２のクラスタｃ１
２を生成する。

【０１６１】従って、図２６（ｃ）に示すように、この
グラフの分割は最終的にそれぞれ２つのノードを有する
３つのブロックに分割される。

【０１６２】このように本実施形態によると、重みが最
小となるエッジに接続されるノードが属するようにクラ
スタリングを行なうため、必然的にノードよりも重みの
値が大きなクラスタは次のクラスタリングの際に除かれ
るので、既成のクラスタが再度クラスタリングされるこ
とがない。また、該クラスタのうちのクラスタ間のエッ
ジ数が最小となるクラスタの組合せを選ぶため、分割し
たブロックの大きさが均等となると共に、各ブロック間
の接続数を最適化することができる。 （第８の実施形態） 以下、本発明の第８の実施形態を図面を参照しながら説
明する。

【０１６３】図２７は本発明の第８の実施形態に係る回
路分割装置を示す機能ブロック図である。図２７におい
て、６０は本実施形態に係る回路分割装置、６１は分割
対象とするＬＳＩ回路等の回路データが記憶されている
第１の外部記憶装置、６２は第１の外部記憶装置６１か
ら回路・グラフ記憶手段６３に回路データを取り込む回
路入力手段、６３は回路又は回路をグラフ表現としたグ
ラフ等を保持すると共に各手段の演算領域を提供する内
部記憶等からなる回路・グラフ記憶手段、６４は回路・
グラフ記憶手段６３の所定の領域に展開された回路デー
タのうちの回路素子としてのセルをノードに対応させ、
回路の接続部品としてのネットをエッジに対応させるこ
とにより回路を表現するグラフ作成手段、６５は分割に
要する処理時間をあらかじめ外部から入力できる処理時
間入力手段、６６は適当に組み合わせたノードを同一の
ブロックに属するように移動させることによってグラフ
の分割を改善する際に、処理時間入力手段６５を介して
入力された処理時間内に終了させることができる移動の
組合せ総数を求める組合せ数逆算手段、６７は処理時間
入力手段６５を介して外部から分割の処理時間が指定さ
れた場合は、移動の組合せ総数から組合せ対象のノード
数である選択パラメータを算出して設定し、外部から分
割の処理時間が指定されない場合は、適当な選択パラメ
ータ値を設定する選択パラメータ設定手段、６８は外部
から分割の処理時間が指定されない場合に、選択パラメ
ータの示す個数以下のノードを組みにして、移動可能な
組合せの場合の数を計算する組合せ数逆算手段としての
組合せ数計算手段、６９は外部から分割の処理時間が指
定されない場合に、移動可能な組合せの場合の数を基に
して分割の最適化に要する時間を計算する処理時間計算
手段、７０は処理時間入力手段６５を介して外部から分
割の処理時間が指定された場合は該処理時間を外部に出
力し、外部から分割の処理時間が指定されない場合は、
処理時間計算手段６９が算出した所要時間を外部に出力
する処理時間出力手段、７１はグラフの初期分割を行な
うと共に、選択パラメータが示す値以下の数に接続され
たノードを同一の初期ブロックに属するように移動させ
ることによってグラフの分割をブロック間エッジ数が最
小となるように最適化するグラフ分割手段、７２は分割
されたグラフに対応する回路の分割を行なう回路分割手
段、７３は第２の外部記憶装置７４に分割された回路デ
ータを出力する回路出力手段、７４は分割された回路デ
ータを保持するデータベース等の第２の外部記憶装置で
ある。

【０１６４】以下、前記のように構成された回路分割装
置の動作を説明する。

【０１６５】まず、回路入力手段６２により第１の外部
記憶６１から入力された回路データは、回路・グラフ記
憶手段手段６３の所定のテーブル等に記憶され、グラフ
作成手段６４によりグラフに表現されて、回路・グラフ
記憶手段６３の所定のテーブル等に記憶される。その
後、初期化処理として、グラフ分割手段７１により前記
グラフを適当な複数のブロックに分割して初期ブロック
を生成する。

【０１６６】次に、工程時間を外部から指定しない場合
は、選択パラメータ設定手段６７により適当な選択パラ
メータを設定して、組合せ数計算手段６８により選択パ
ラメータの個数以下のノードを組みにして移動が可能な
組合せの数を計算する。次に、処理時間計算手段６９
は、該組合せの数と、１組のノードを同一の初期ブロッ
クに移動させて行なう分割を評価するのにかかる時間と
の積から分割処理時間を計算し、処理時間出力手段７０
により分割処理時間を表示する。

【０１６７】一方、処理時間を外部から指定する場合
は、処理時間入力手段６５を介して指定された処理時間
をそのまま処理時間出力手段７０を介して出力すると共
に、組合せ数逆算手段６６により適当に組み合わせた一
組のノードを同一の初期ブロックに属するように移動さ
せて分割を評価し、グラフの分割が指定の時間内にでき
るノードの組合せの数を求める。次に、選択パラメータ
設定手段６７によりこの組合せの数から選択パラメータ
を算出して設定する。

【０１６８】次に、グラフ分割手段７１により選択パラ
メータの示す個数以下のノードを同一の初期ブロックに
移動させて、各ブロック間のエッジ数が最小となるよう
な分割データを求める。

【０１６９】次に、回路分割手段７２により分割データ
と等価となるように回路の分割を行なって回路データを
作成し、分割されてなる該回路データを第２の外部記憶
装置７４に出力する。

【０１７０】このように本実施形態によると、組合せ対
象のノード数を指定する選択パラメータを設定する場合
は、組合せ総数に上限を設けることができるため、処理
時間の短縮化を図ることができる。

【０１７１】また、外部から分割に要する処理時間をあ
らかじめ設定できるため、処理時間に見合った選択パラ
メータが設定されるので、分割の最適化と処理時間とに
折り合いを付けることができる。

【０１７２】

【発明の効果】請求項１の発明に係る回路分割方法によ
ると、初期ブロック間を移動させる組合せ対象とするノ
ードの数を指定する選択パラメータが、移動可能な組合
せの総数に上限を設けるため、処理時間を短縮すること
ができる。

【０１７３】また、互いに隣接するノード同士が互いに
異なる初期ブロックに属するノードである種ノードを対
象として同一の初期ブロックに属するように順次移動さ
せるため、ブロック間のエッジ数が最小となるノードの
組合せを効率良く求めることができるため、回路を分割
した際に回路のブロック間の接続を最小とする最適化を
図ることができる。

【０１７４】請求項２の発明に係る回路分割方法による
と、選択パラメータを大きくしながらノードの組合せ総
数を調べることにより、ノードの組合せ総数が所望の規
定値に近い選択パラメータを確実に求めることができ
る。

【０１７５】さらに、前記の規定値を変更することによ
って、分割の処理時間と処理結果とを調整することがで
きる。

【０１７６】請求項３の発明に係る回路分割方法による
と、選択パラメータを対数関数を用いて求めているた
め、大規模回路において組合せの数が指数関数的に増大
するのを防ぐことができるので、短時間にブロック間エ
ッジ数が最適化される分割結果を得ることができる。

【０１７７】また、グラフの規模、すなわち、回路の規
模に応じて選択パラメータを決めることができるため、
規模の大きな回路の場合は多くのノードの組合せの中か
らブロック間エッジ数がより少なくなるものを選ぶこと
ができ、規模の小さい回路の場合は組合せを少なくする
こができるので、処理時間を短縮することができる。

【０１７８】請求項４の発明に係る回路分割方法による
と、種ノード集合から１つの種ノードを選択してカレン
トノードとし、該カレントノードを要素とする選択ノー
ド集合を生成し、カレントノードを同一の初期ブロック
に属するように移動させた場合に、接続された各ノード
が属する初期ブロックが互いに異なる場合の該初期ブロ
ック間にまたがるエッジの数を評価関数値とし、さら
に、選択パラメータの示す値に達するまで、カレントノ
ードを１つずつ追加して移動させるため、短時間にブロ
ック間エッジ数が最適化された分割結果を確実に得るこ
とができる。

【０１７９】請求項５の発明に係る回路分割方法による
と、種ノード集合から１つの種ノードを選択してカレン
トノードとし、該カレントノードを要素とする選択ノー
ド集合を生成し、カレントノードを始点とする所定の長
さ以内に接続されたノードの数を計算した後、カレント
ノードに隣接するノード数を多く有する場合は選択パラ
メータを減らし、カレントノードに隣接するノード数が
少ない場合は選択パラメータを増やすように調整してい
る。従って、カレントノードに隣接するノード数が多い
場合は、選択パラメータを小さくして組合せの総数を減
らすことにより処理時間を一層抑制することができ、ま
た、カレントノードに隣接ノード数が少ない場合は選択
パラメータを大きくして移動することができるノード数
を増やすことによりブロック間エッジ数を最小とする最
適化を図ることができる。

【０１８０】請求項６の発明に係る回路分割方法による
と、接続された各ノードが属する初期ブロックが互いに
異なる場合の該初期ブロック間にまたがるエッジ数を評
価関数として用いているため、回路のブロック間の接続
を確実に少なくすることができる。

【０１８１】請求項７の発明に係る回路分割方法による
と、回路グラフ作成工程におけるグラフは、該グラフの
エッジが始点から終点に向かう方向性を有する有向グラ
フを用いて表わされており、複数のノードのうち、始点
となるノードであって、該始点となるノードと異なる初
期ブロックに属するノードを終点とするエッジを有する
ノードの数を出力ピン数とし、該出力ピン数を評価関数
値としているため、回路のネット数を確実に反映した最
適値を得ることができる。

【０１８２】請求項８の発明に係る回路分割方法による
と、エッジの終点となるノードが属する初期ブロックの
うち前記エッジの始点となるノードが属する初期ブロッ
クと異なる初期ブロックの数をすべてのエッジの始点と
なるノードごとに加算して得られる入力ピン数を出力ピ
ン数に加えることにより初期ブロックのピン数を求めて
いるため、回路のピン数を確実に反映した分割の最適値
を得ることができる。

【０１８３】請求項９の発明に係る回路分割方法による
と、回路グラフ作成工程におけるグラフは、該グラフの
エッジが始点から終点に向かう方向性を有する有向グラ
フを用いて表わされており、カレントノードと少なくと
も１つのカレントノードに隣接するノードとからなるピ
ン数計算用集合を生成しているため、回路全体の入出力
ピン数を計算する必要がなくなるので、分割の処理速度
を向上することができると共に、分割変更時のピン数の
変化を確実に計算することができる。

【０１８４】請求項１０の発明に係る回路分割方法によ
ると、分割変更時のブロック間のノード数の比率を判定
して、判定したうちの比率がより１に近い場合にのみ、
変更後のブロック間エッジ数を判定するため、分割変更
を行なっても、均等な大きさのブロックに分割すること
ができると共に、ブロック間エッジ数を減らすことがで
きる。

【０１８５】請求項１１の発明に係る回路分割装置によ
ると、初期ブロック間を移動させる組合せ対象とするノ
ードの数を設定する選択パラメータを導入しているた
め、初期ブロック間を移動可能な組合せ総数に上限を設
けることができると共に、選択パラメータが示す値以下
の数に接続されたノードを同一の初期ブロックに属する
ように移動させるため、ブロック間のエッジ数が最小と
なるノードの組合せを求めることができる。従って、短
時間に回路のブロック間の接続を最小とする最適化を図
ることができる。

【０１８６】請求項１２の発明に係る回路分割装置によ
ると、該回路分割装置の外部から分割に要する処理時間
をあらかじめ設定できるため、処理時間に見合った選択
パラメータが設定されると共に、選択パラメータが示す
値以下の数に接続されたノードを同一の初期ブロックに
属するように移動させるため、ブロック間のエッジ数が
最小となるノードの組合せを所望の時間内に求めること
ができる。従って、所望の時間内において回路のブロッ
ク間の接続を最小とする最適化を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る回路分割方法の
工程フローを示す図である。

【図２】本発明の第１の実施形態に係る分割対象の回路
をグラフにより表現した図である。

【図３】本発明の第１の実施形態に係る回路分割方法に
より分割が改善されたグラフを表わす図である。

【図４】本発明の第２の実施形態に係る回路分割方法の
工程フローを示す図である。

【図５】本発明の第２の実施形態に係る分割対象の回路
をグラフにより表現した図である。

【図６】本発明の第２の実施形態に係る分割対象の回路
をグラフにより表現した図である。

【図７】本発明の第３の実施形態に係る回路分割方法の
工程フローを示す図である。

【図８】本発明の第３の実施形態に係る分割対象の回路
の一部をグラフにより表現した図である。

【図９】本発明の第３の実施形態に係る分割対象の回路
の一部をグラフにより表現した図である。

【図１０】本発明の第３の実施形態に係る分割対象の回
路の一部をグラフにより表現した図である。

【図１１】本発明の第３の実施形態に係る分割対象の回
路の一部をグラフにより表現した図である。

【図１２】本発明の第３の実施形態に係る「道」を説明
するグラフを示した図である。

【図１３】本発明の第４の実施形態に係る回路分割方法
の工程フローを示す図である。

【図１４】本発明の第４の実施形態に係る分割対象の回
路の一部を示す図である。

【図１５】本発明の第４の実施形態に係る分割対象の回
路の一部をグラフにより表現した図である。

【図１６】本発明の第４の実施形態に係る分割対象の回
路の一部を有向グラフにより表現した図である。

【図１７】本発明の第４の実施形態の一変形例に係る回
路分割方法の工程サブフローを示す図である。

【図１８】本発明の第４の実施形態の一変形例に係る分
割対象の回路の一部を有向グラフにより表現した図であ
る。

【図１９】本発明の第４の実施形態の一変形例に係る回
路分割方法により分割が改善された有向グラフを表わす
図である。

【図２０】本発明の第５の実施形態に係る回路分割方法
の工程フローを示す図である。

【図２１】本発明の第５の実施形態に係る分割対象の回
路の一部をグラフにより表現した図である。

【図２２】本発明の第５の実施形態に係る回路分割方法
により分割が改善されたグラフを表わす図である。

【図２３】本発明の第６の実施形態に係る回路分割方法
の工程フローを示す図である。

【図２４】本発明の第６の実施形態に係る回路分割方法
による操作を工程順に示し、 （ａ）は分割対象の回路の一部をグラフにより表現した
図であり、 （ｂ）は（ａ）に示すグラフに対してクラスタリングを
行なう図であり、 （ｃ）は（ｂ）に示すグラフに対してクラスタリングを
行なう図であり、 （ｄ）は（ｃ）に示すグラフに対してクラスタリングを
行なう図である。

【図２５】本発明の第７の実施形態に係る回路分割方法
の工程フローを示す図である。

【図２６】本発明の第７の実施形態に係る回路分割方法
による操作を工程順に示し、 （ａ）は分割対象の回路の一部をグラフにより表現し、
該グラフに対してクラスタリングを行なう図であり、 （ｂ）は（ａ）に示すグラフに対してクラスタリングを
行なう図であり、 （ｃ）は（ｂ）に示すグラフに対してクラスタリングを
行なう図である。

【図２７】本発明の第８の実施形態に係る回路分割装置
を示す機能ブロック図である。

【図２８】従来の回路分割方法による分割対象の回路の
一部をグラフにより表現した図である。

【図２９】従来の回路分割方法による操作を工程順に示
し、 （ａ）は分割対象の回路の一部をグラフにより表現し、
該グラフに対してクラスタリングを行なう図であり、 （ｂ）は（ａ）に示すグラフに対してクラスタリングを
行なう図であり、 （ｃ）は（ｂ）に示すグラフに対してクラスタリングを
行なう図であり、 （ｄ）は（ｃ）に示すグラフに対してクラスタリングを
行なう図である。

【図３０】従来の回路分割方法による操作を工程順に示
し、 （ａ）はグラフに対してクラスタリングを行なった結果
のクラスタリングツリーを示す図であり、 （ｂ）はクラスタリングが終了し、ブロック化されたグ
ラフを示す図である。

【符号の説明】

Ｓ０１ 回路グラフ作成工程 Ｓ０２ 初期分割生成工程 Ｓ０３ 選択パラメータ初期化工程 Ｓ０４ 種ノード集合生成工程 Ｓ０５ 計算情報初期化工程（選択パラメータ設定
工程） Ｓ０６ 未計算種ノード判定工程（選択パラメータ
設定工程） Ｓ０７Ａ 第１の種ノード選択工程（選択パラメータ
設定工程） Ｓ０８ ノード組合せ数計算工程（選択パラメータ
設定工程） Ｓ０９ ノード組合せ数判定工程（選択パラメータ
設定工程） Ｓ１０ 選択パラメータインクリメント工程（選択
パラメータ設定工程） Ｓ１１ 未処理種ノード判定工程 Ｓ１２ 種ノード選択工程 Ｓ１２Ａ 第２の種ノード選択工程 Ｓ１３ 分割最適化工程（最適化工程） Ｓ１４ 回路ブロック設定工程（ブロック化工程） Ｓ１５ 回路分割工程（ブロック化工程） １１ ノード １２ エッジ １３ ノード １４ ノード ｎ１ 第１のノード ｎ２ 第２のノード ｎ３ 第３のノード ｎ４ 第４のノード ｎ５ 第５のノード Ｓ２１ 総ピン数計算工程 Ｓ２２ 選択パラメータ計算工程 ｎ６ 第１のノード Ｓ３１ 選択パラメータ設定工程 Ｓ３２ 隣接ノード数計算工程 Ｓ３３ 選択パラメータ調整工程 Ｓ３４ 変更時評価関数計算工程（評価関数値取得
工程） Ｓ３５ 最適値更新工程 Ｓ３６ 選択ノード数判定工程 Ｓ３７ 隣接ノード選択工程 Ｓ３８ 分割変更工程 Ｓ３８Ａ 第２の分割変更工程 ｎ７ 第１のノード ｎ８ 第２のノード ｎ９ 第３のノード ｎ１０ 第１のノード ｎ１１ 第１のノード ｎ１２ 第２のノード ｎ１３ 第３のノード ｎ１４ 第１のノード ｎ１５ 第２のノード ｎ１６ 第３のノード ｎ１７ 第４のノード ｎ１８ 第５のノード ｎ１９ 第１のノード ｎ２０ 第２のノード Ｓ４１ 回路有向グラフ作成工程 Ｓ４２Ａ 第１の分割変更工程 Ｓ４３ 出力ピン数計算工程（評価関数値取得工
程） Ｓ４４ 入力ピン数計算工程（評価関数値取得工
程） Ｓ４５ 最適値更新工程 Ｓ４６ 分割変更取消工程（分割変更工程） ２１ 第１の回路素子 ２２ 第２の回路素子 ２３ 第３の回路素子 ２４ 第４の回路素子 ２５ 第５の回路素子 ２６ ネット ２７ 第１のブロック ２８ 第２のブロック ２９ 第３のブロック ２７Ａ 第１のブロック ２８Ａ 第２のブロック ２９Ａ 第３のブロック ２１Ａ 第１のノード ２２Ａ 第２のノード ２３Ａ 第３のノード ２４Ａ 第４のノード ２５Ａ 第５のノード ３０Ａ 第１のエッジ ３１Ａ 第２のエッジ ３２Ａ 第３のエッジ ３３Ａ 第４のエッジ ３０Ｂ 第１のエッジ ３１Ｂ 第２のエッジ ３２Ｂ 第３のエッジ ３３Ｂ 第４のエッジ Ｓ４０１ ピン数計算用集合生成工程 Ｓ４０２ ピン数計算用集合内出力ピン数計算工程（入
出力ピン数取得工程） Ｓ４０３ ピン数計算用集合内入力ピン数計算工程（入
出力ピン数取得工程） Ｓ４０４ ピン数計算用集合内入出力ピン数計算工程
（入出力ピン数取得工程） Ｓ４０５ 分割変更済判定工程 Ｓ４０６Ａ 第１の分割変更工程 Ｓ４０７ 入出力ピン数変化計算工程（評価関数値取
得工程） Ｓ４０８ ピン数変化最適値更新工程（最適値更新工
程） Ｓ４０９ 分割変更取消工程 ｎ２１ 第１のノード ｎ２２ 第２のノード ｎ２３ 第３のノード ｎ２４ 第４のノード ｎ２５ 第５のノード ４１ 第１のエッジ ４２ 第２のエッジ ４３ 第３のエッジ ４４ 第４のエッジ ４５ 第５のエッジ Ｓ５１ 変更時ブロック比率計算工程 Ｓ５２ ブロック比率改善判定工程 Ｓ５３ 変更時エッジ数計算工程（評価関数値取得
工程） Ｓ５４ エッジ数最適値更新工程（最適値更新工
程） ｎ３１ 第１のノード ｎ３２ 第２のノード ｎ３３ 第３のノード ｎ３４ 第４のノード Ｓ６１ 回路入力工程 Ｓ６２ 分割数設定工程 Ｓ６３ 回路グラフ作成工程 Ｓ６４ クラスタ生成工程 Ｓ６５ ブロック生成工程 Ｓ６６ グラフ更新工程 Ｓ６７ 回路ブロック設定工程（ブロック化工程） Ｓ６８ 回路分割工程 ｎ４１ 第１のノード ｎ４２ 第２のノード ｎ４３ 第３のノード ｎ４４ 第４のノード ｎ４５ 第５のノード ｎ４６ 第６のノード Ｓ７１ エッジ重み付け工程（エッジ間ノード数取
得工程） Ｓ７２ エッジ選択工程（クラスタ生成工程） Ｓ７３ クラスタリング工程（クラスタ生成工程） Ｓ７４ 回路ブロック設定工程（ブロック化工程） ｎ５１ 第１のノード ｎ５２ 第２のノード ｎ５３ 第３のノード ｎ５４ 第４のノード ｎ５５ 第５のノード ｎ５６ 第６のノード ｃ１１ 第１のクラスタ ｃ１２ 第２のクラスタ ６０ 回路分割装置 ６１ 第１の外部記憶装置 ６２ 回路入力手段 ６３ 回路・グラフ記憶手段 ６４ グラフ作成手段 ６５ 処理時間入力手段 ６６ 組合せ数逆算手段 ６７ 選択パラメータ設定手段 ６８ 組合せ数計算手段（組合せ数逆算手段） ６９ 処理時間計算手段 ７０ 処理時間出力手段 ７１ グラフ分割手段 ７２ 回路分割手段 ７３ 回路出力手段 ７４ 第２の外部記憶装置

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】 複数の回路素子と該回路素子同士を接続
   する接続部品とからなる回路を複数のブロックに分割す
   る回路分割方法であって、 前記複数の回路素子をそれぞれノードとし、前記接続部
   品をエッジとするグラフを作成する回路グラフ作成工程
   と、 前記グラフを適当な複数のブロックに分割して初期ブロ
   ックを生成する初期分割生成工程と、 前記複数のノードのうち、互いに隣接するノード同士で
   且つ互いに異なる初期ブロックに属するノードを種ノー
   ドとし、該種ノードを少なくとも１つ選択して種ノード
   集合を生成する種ノード集合生成工程と、 前記初期ブロック間を移動させる組合せ対象のノードの
   数を指定する選択パラメータを設定する選択パラメータ
   設定工程と、 前記選択パラメータが示す値以下の数に組み合わされた
   前記種ノードを同一の初期ブロックに属するように移動
   させることにより、前記初期ブロック間にまたがるエッ
   ジの数を減少させる最適化工程と、 最適化された種ノードを含む１つ以上のノードからなる
   グラフが属するブロックに対応するように前記回路をブ
   ロック化するブロック化工程とを備えていることを特徴
   とする回路分割方法。
2. 【請求項２】 前記選択パラメータ設定工程は、 選択パラメータを初期化する工程と、 前記種ノード集合から前記選択パラメータが示す個数の
   種ノードを選択して、該種ノードを用いて組み合わされ
   た組合せ総数を計算し、該組合せ総数が規定値を超える
   まで前記選択パラメータに１を加算する処理を繰り返す
   ことにより、選択パラメータを決定する工程とを含むこ
   とを特徴とする請求項１に記載の回路分割方法。
3. 【請求項３】 前記選択パラメータ設定工程は、 前記複数のノードのすべてにそれぞれ接続されるエッジ
   の総数である総ピン数を求めた後、前記総ピン数の対数
   値に最も近い自然数を選択パラメータとする工程を含む
   ことを特徴とする請求項１に記載の回路分割方法。
4. 【請求項４】 前記最適化工程は、 前記種ノード集合から１つの種ノードを選択してカレン
   トノードとし、該カレントノードを要素とする選択ノー
   ド集合を生成する種ノード選択工程と、 前記カレントノードを同一の初期ブロックに属するよう
   に仮に移動させたときに、接続された各ノードが属する
   初期ブロックが互いに異なる場合の該初期ブロック間に
   またがるエッジの数を評価関数値とする評価関数値取得
   工程と、 前記評価関数値が最小値となる場合は、前記選択ノード
   集合を最小選択ノード集合とし、前記カレントノードを
   含む初期ブロックを最適ブロックとする最適値更新工程
   と、 前記選択ノード集合のノードの数が前記選択パラメータ
   を超えていないときに、前記カレントノードに隣接する
   １つのノードを選択して共に新たなカレントノードと
   し、該カレントノードを前記選択ノード集合に追加する
   隣接ノード選択工程と、前記評価関数値取得工程及び前
   記最適値更新工程を繰り返して行なう第１の繰り返し工
   程と、 前記選択ノード集合のノードの数が前記選択パラメータ
   を超えたときに、前記最小選択ノード集合を前記最適ブ
   ロックに移動する分割変更工程と、前記種ノード選択工
   程、前記評価関数値取得工程及び前記最適値更新工程
   を、前記種ノード集合のすべての種ノードを順次選択し
   終えるまで繰り返して行なう第２の繰り返し工程とを含
   むことを特徴とする請求項１に記載の回路分割方法。
5. 【請求項５】 前記最適化工程は、 前記種ノード集合から１つの種ノードを選択してカレン
   トノードとし、該カレントノードを要素とする選択ノー
   ド集合を生成する種ノード選択工程と、 ノードとエッジとが交互に並び、且つ、互いに隣接する
   前記ノードと前記エッジとが接続されてなる道であって
   前記カレントノードを始点とする所定の長さ以下の道の
   上にあるノードの数を計算した後、前記ノードの数の値
   に応じて前記選択パラメータを増減して調整する選択パ
   ラメータ調整工程と、 前記カレントノードを同一のブロックに属するように仮
   に移動させた場合に、移動させた状態の分割を評価する
   評価関数から評価関数値を得る評価関数値取得工程と、 前記評価関数値が最小値となる場合は、前記選択ノード
   集合を最小選択ノード集合とし、前記カレントノードを
   含むブロックを最適ブロックとする最適値更新工程と、 前記選択ノード集合のノードの数が前記選択パラメータ
   を超えていないときに、前記カレントノードに隣接する
   １つのノードを選択して共に新たなカレントノードと
   し、該カレントノードを前記選択ノード集合に追加する
   隣接ノード選択工程と、前記選択パラメータ調整工程、
   前記評価関数値取得工程及び前記最適値更新工程を繰り
   返して行なう第１の繰り返し工程と、 前記選択ノード集合のノードの数が前記選択パラメータ
   を超えたときに、前記最小選択ノード集合を前記最適ブ
   ロックに移動する分割変更工程と、前記種ノード選択工
   程、前記選択パラメータ調整工程、前記評価関数値取得
   工程及び前記最適値更新工程を、前記種ノード集合のす
   べての種ノードを順次選択し終えるまで繰り返して行な
   う第２の繰り返し工程とを含むことを特徴とする請求項
   １に記載の回路分割方法。
6. 【請求項６】 前記評価関数を、接続された各ノードが
   属するブロックが互いに異なる場合の該ブロック間にま
   たがるエッジの数とする請求項５に記載の回路分割方
   法。
7. 【請求項７】 前記回路グラフ作成工程におけるグラフ
   は、該グラフのエッジが始点から終点に向かう方向性を
   有する有向グラフであり、 前記最適化工程は、 前記種ノード集合から１つの種ノードを選択してカレン
   トノードとし、該カレントノードを要素とする選択ノー
   ド集合を生成する種ノード選択工程と、 前記カレントノードを同一のブロックに属するように移
   動させる第１の分割変更工程と、 複数のノードのうち、始点となるノードであって、該始
   点となるノードと異なる初期ブロックに属するノードを
   終点とするエッジを有するノードの数を出力ピン数と
   し、該出力ピン数を評価関数値とする評価関数値取得工
   程と、 前記評価関数値が最小値となる場合は、前記選択ノード
   集合を最小選択ノード集合とし、前記カレントノードを
   含む初期ブロックを最適ブロックとする最適値更新工程
   と、 前記第１の分割変更工程において移動させた前記カレン
   トノードを元の初期ブロックに戻す分割取消工程と、 前記選択ノード集合のノードの数が前記選択パラメータ
   を超えていないときに、前記カレントノードに隣接する
   １つのノードを選択して共に新たなカレントノードと
   し、該カレントノードを前記選択ノード集合に追加する
   隣接ノード選択工程と、前記第１の分割変更工程、前記
   評価関数値取得工程、前記最適値更新工程及び前記分割
   取消工程を繰り返して行なう第１の繰り返し工程と、 前記選択ノード集合のノードの数が前記選択パラメータ
   を超えたときに、前記最小選択ノード集合を前記最適ブ
   ロックに移動する分割変更工程と、前記種ノード選択工
   程、前記第１の分割変更工程、前記評価関数値取得工
   程、前記最適値更新工程及び前記分割取消工程を、前記
   種ノード集合のすべての種ノードを順次選択し終えるま
   で繰り返して行なう第２の繰り返し工程とを含むことを
   特徴とする請求項１に記載の回路分割方法。
8. 【請求項８】 前記評価関数値取得工程における評価関
   数値として、 前記出力ピン数に、 エッジの終点となるノードが属する初期ブロックのうち
   前記エッジの始点となるノードが属する初期ブロックと
   異なる初期ブロックの数をすべてのエッジの始点となる
   ノードごとに加算して得られる入力ピン数を加えること
   を特徴とする請求項７に記載の回路分割方法。
9. 【請求項９】 前記回路グラフ作成工程におけるグラフ
   は、該グラフのエッジが始点から終点に向かう方向性を
   有する有向グラフであり、 前記最適化工程は、 前記種ノード集合から１つの種ノードを選択してカレン
   トノードとし、該カレントノードを要素とする選択ノー
   ド集合を生成する種ノード選択工程と、 前記選択ノード集合のカレントノードと前記選択ノード
   集合の少なくとも１つのカレントノードに隣接するノー
   ドとからなるピン数計算用集合を生成するピン数計算用
   集合生成工程と、 前記ピン数計算用集合におけるノードのうち、始点とな
   るノードであって、該始点となるノードと異なる初期ブ
   ロックに属し、且つ、前記ピン数計算用集合に属するノ
   ードを終点とするエッジを有するノードの数である出力
   ピン数と、エッジの終点となり且つ前記ピン数計算用集
   合に含まれるノードが属する初期ブロックのうち前記エ
   ッジの始点となるノードが属する初期ブロックと異なる
   初期ブロックの数を、すべてのエッジの始点となるノー
   ドごとに加算して得られる入力ピン数との和である第１
   の入出力ピン数を求める入出力ピン数取得工程と、 分割変更を終えていない場合に、前記カレントノードを
   同一の初期ブロックに属するように移動させた後、移動
   後の入出力ピン数である第２の入出力ピン数を得るため
   に前記入出力ピン数取得工程を繰り返して行なう第１の
   分割変更工程と、 前記第１の入出力ピン数と前記第２の入出力ピン数との
   差を評価関数値とする評価関数値取得工程と、 前記評価関数値が最小値となる場合は、前記選択ノード
   集合を最小選択ノード集合とし、前記カレントノードを
   含む初期ブロックを最適ブロックとする最適値更新工程
   と、 前記第１の分割変更工程において移動させた前記カレン
   トノードを元の初期ブロックに戻す分割取消工程と、 前記選択ノード集合のノードの数が前記選択パラメータ
   を超えていないときに、前記カレントノードに隣接する
   １つのノードを選択して共に新たなカレントノードと
   し、該カレントノードを前記選択ノード集合に追加する
   隣接ノード選択工程と、前記入出力ピン数取得工程、前
   記第１の分割変更工程、前記評価関数値取得工程、前記
   最適値更新工程及び前記分割取消工程を繰り返して行な
   う第１の繰り返し工程と、 前記選択ノード集合のノードの数が前記選択パラメータ
   を超えたときに、前記最小選択ノード集合を前記最適ブ
   ロックに移動する分割変更工程と、前記種ノード選択工
   程、前記ピン数計算用集合生成工程、前記入出力ピン数
   取得工程、前記第１の分割変更工程、前記評価関数値取
   得工程、前記最適値更新工程及び前記分割取消工程を、
   前記種ノード集合のすべての種ノードを順次選択し終え
   るまで繰り返して行なう第２の繰り返し工程とを含むこ
   とを特徴とする請求項１に記載の回路分割方法。
10. 【請求項１０】 前記最適化工程は、 前記種ノード集合から１つの種ノードを選択してカレン
    トノードとし、該カレントノードを要素とする選択ノー
    ド集合を生成する種ノード選択工程と、 前記カレントノードを同一のブロックに属するように仮
    に移動させた場合に、移動させた状態の移動元ブロック
    に属するノードの数及び移動先ブロックに属するノード
    の数の比である移動後の比率と、移動前の状態の前記移
    動元ブロックに属するノードの数及び移動先ブロックに
    属するノードの数の比である移動前の比率とを計算して
    比較する変更時ブロック比率計算工程と、 前記移動後の比率が前記移動前の比率と比べてより１に
    近いときに、移動させた状態の前記移動元ブロックと前
    記移動先ブロックとのブロック間のエッジの数を評価す
    る評価関数値取得工程と、 前記評価関数値が最小値となる場合は、前記選択ノード
    集合を最小選択ノード集合とし、前記カレントノードを
    含むブロックを最適ブロックとする最適値更新工程と、 前記選択ノード集合のノードの数が前記選択パラメータ
    を超えていないときに、前記カレントノードに隣接する
    １つのノードを選択して共に新たなカレントノードと
    し、該カレントノードを前記選択ノード集合に追加する
    隣接ノード選択工程と、前記変更時ブロック比率計算工
    程、前記評価関数値取得工程及び前記最適値更新工程を
    繰り返して行なう第１の繰り返し工程と、 前記選択ノード集合のノードの数が前記選択パラメータ
    を超えたときに、前記最小選択ノード集合を前記最適ブ
    ロックに移動する分割変更工程と、前記種ノード選択工
    程、前記変更時ブロック比率計算工程、前記評価関数値
    取得工程及び前記最適値更新工程を、前記種ノード集合
    のすべての種ノードを順次選択し終えるまで繰り返して
    行なう第２の繰り返し工程とを含むことを特徴とする請
    求項１に記載の回路分割方法。
11. 【請求項１１】 複数の回路素子と該回路素子同士を接
    続する接続部品とからなる回路を複数のブロックに分割
    する回路分割装置であって、 分割対象となる回路を入力する回路入力手段と、 前記複数の回路素子をそれぞれノードとし、前記接続部
    品をエッジとするグラフを作成するグラフ作成手段と、 前記グラフを適当な複数のブロックに分割して初期ブロ
    ックを生成する初期グラフ分割手段と、 組合せ対象のノードの数である選択パラメータを設定す
    る選択パラメータ設定手段と、 前記選択パラメータが示す値を用いて得られる組合せ総
    数を計算する組合せ数計算手段と、 前記組合せ総数から前記グラフの分割に要する処理時間
    を計算する処理時間計算手段と、 前記処理時間を出力する処理時間出力手段と、 前記選択パラメータが示す値以下の数に接続されたノー
    ドを同一の初期ブロックに属するように移動させること
    によって前記グラフの分割を最適化するグラフ分割手段
    と、 分割された前記グラフに対応する回路の分割を行なう回
    路分割手段と、 分割された前記回路を出力する回路出力手段とを備えて
    いることを特徴とする回路分割装置。
12. 【請求項１２】 複数の回路素子と該回路素子同士を接
    続する接続部品とからなる回路を複数のブロックに分割
    する回路分割装置であって、 分割対象となる回路を入力する回路入力手段と、 前記複数の回路素子をそれぞれノードとし、前記接続部
    品をエッジとするグラフを作成するグラフ作成手段と、 前記グラフを適当な複数のブロックに分割して初期ブロ
    ックを生成する初期グラフ分割手段と、 前記グラフが最適化されるのに要する処理時間を入力す
    る処理時間入力手段と、 適当に組み合わされた前記ノードを同一の初期ブロック
    に属するように移動させることによって前記グラフの分
    割を改善する際に、前記処理時間内に終了させることが
    できる組合せ総数を求める組合せ数逆算手段と、 前記組合せ総数から組合せ対象のノードの数である選択
    パラメータを算出して設定する選択パラメータ設定手段
    と、 前記選択パラメータが示す値以下の数に接続されたノー
    ドを同一の初期ブロックに属するように移動させること
    によって前記グラフの分割を最適化するグラフ分割手段
    と、 分割された前記グラフに対応する回路の分割を行なう回
    路分割手段と、 分割された前記回路を出力する回路出力手段とを備えて
    いることを特徴とする回路分割装置。