JP2012064032A - レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム - Google Patents
レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム Download PDFInfo
- Publication number
- JP2012064032A JP2012064032A JP2010208420A JP2010208420A JP2012064032A JP 2012064032 A JP2012064032 A JP 2012064032A JP 2010208420 A JP2010208420 A JP 2010208420A JP 2010208420 A JP2010208420 A JP 2010208420A JP 2012064032 A JP2012064032 A JP 2012064032A
- Authority
- JP
- Japan
- Prior art keywords
- error
- layout data
- design rule
- layout
- identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】レイアウトデータのエラー判定方法は、レイアウト検証ステップと、デザインルール判定ステップと、を有し、デザインルール判定ステップは、エラー識別子付加ステップと、エラー確認ステップと、を有することを特徴とする。
【選択図】図1
Description
図1は、本実施形態および下記実施形態に係るデザインルールチェックのエラー判定装置およびレイアウトデータ作成装置の構成を示すブロック図である。図1に示されるように、本実施の形態に係る装置は、処理装置1と、記憶装置2と、入力装置3と、表示装置4とを備えて構成されている。
第2の実施形態に係るレイアウトデータ作成装置は、デザインルールに基づき、ルール項目、ルール値およびルール条件をパラメータとして入力すると、ルール項目に対しルール値を満たす図形とルール値を満たさない図形を作成し、ルール値を満たさない図形に対し、満たさない箇所にエラー識別子を付加する。
本実施形態に係るレイアウトデータ作成装置は、別途準備されたエラー識別子の付加されていないレイアウトデータファイルに対し、別途準備したエラーのデータに基づいて、元のレイアウトデータファイル中の図形にエラー識別子を付加し、新たなレイアウトデータを作成する。
(実施形態4)
本実施形態に記載されるレイアウトデータ作成装置は、別途準備されたエラー識別子の付加されていないレイアウトデータファイル中の図形に対し、意図的にエラーを発生させたい箇所に指示識別子を付加し、指示識別子を付加した箇所について、デザインルール違反となる新たな図形を作成し、元の図形と新たな図形とを並べて配置した新たなレイアウトデータを作成する。
本実施形態に係るエラー判定装置は、既知のエラーが存在する箇所に、存在するエラーのエラーコードおよびレイアウトデータ上での該当箇所の寸法値を属性として与えたエラー識別子を付加することにより、レイアウト検証CADツールにおいて検出されたエラーが、既知のエラーと等価なエラーであることを判定する装置である。
既知のエラーが存在する箇所に、エラー識別子を付加するエラー識別子付加手段と、エラー識別子が付加されたエラーと、レイアウト検証手段が検出したエラーとを比較することより、レイアウト検証手段により検出されたエラーが、既知のエラーと同種のエラーであることを識別するエラー識別手段と、を備えることを特徴とする。
2 記憶装置
3 入力装置
4 表示装置
Claims (7)
- LSIのマスクパターンのレイアウトデータがデザインルールを満たすか否かを判定するレイアウト検証ステップと、
エラーが前記デザインルールに違反するか否かを判定するデザインルール判定ステップと、を有し、
前記デザインルール判定ステップは、
前記レイアウト検証ステップが検出した前記エラーに対し、エラーコードおよび前記レイアウトデータ上での寸法値を属性として与えたエラー識別子を付加するエラー識別子付加ステップと、
前記エラー識別子が付加された前記エラーと、前記レイアウト検証手段が検出した前記エラーとを比較することより前記エラー識別子と完全一致しなくても、前記エラーの確認ができるエラー確認ステップと、
を有することを特徴とするレイアウトデータのエラー判定方法。 - LSIのマスクパターンのレイアウトデータがデザインルールを満たすか否かを判定するレイアウト検証手段と、
エラーが前記デザインルールに違反するか否かを判定するデザインルール判定手段と、を備え、
前記デザインルール判定手段は、
前記レイアウト検証手段が検出した前記エラーに対し、エラーコードおよび前記レイアウトデータ上での寸法値を属性として与えたエラー識別子を付加するエラー識別子付加手段と、
前記エラー識別子が付加された前記エラーと、前記レイアウト検証手段が検出した前記エラーとを比較することより前記エラー識別子と完全一致しなくても、前記エラーの確認ができるエラー確認手段と、
を備えることを特徴とするレイアウトデータのエラー判定装置。 - 前記デザインルール判定手段は、
既知の前記エラーが存在する箇所に、前記エラー識別子を付加するエラー識別子付加手段と、
前記エラー識別子が付加された前記エラーと、前記レイアウト検証手段が検出した前記エラーとを比較することより、前記レイアウト検証手段により検出された前記エラーが、既知の前記エラーと同種の前記エラーであることを識別するエラー識別手段と、
を備えることを特徴とする請求項2に記載のレイアウトデータのエラー判定装置。 - LSIのマスクパターンのレイアウトデータがデザインルールを満たすか否かを判定するレイアウト検証手段と、
前記デザインルールをパラメータとして指定した場合に、前記デザインルールを満たす図形と満たさない図形を作成する図形作成手段と、
前記デザインルールを満たさない図形に対しては、エラー識別子の付加によりエラーが検出されるべき箇所を明示するエラー検出箇所明示手段と、
を備えることを特徴とするレイアウトデータ作成装置。 - 識別子の無い前記レイアウトデータと、前記エラーとする図形データとを保有するデータ保有手段と、
前記エラー識別子の無い前記レイアウトデータと、前記エラーとする前記図形データとの座標の比較により、前記エラー識別子の無い前記レイアウトデータ中のデザインルールに違反した箇所を抽出するデザインルール違反抽出手段と、
前記エラー識別子の付加により、前記エラーが検出されるべき箇所が明示された前記レイアウトデータを作成する第1のレイアウトデータ作成手段と、
を備えることを特徴とする請求項4に記載のレイアウトデータ作成装置。 - 前記デザインルールを満たす前記レイアウトデータにおける意図的に前記デザインルールに違反させたい箇所に対し、前記デザインルールのパラメータを属性として与えた指示識別子を付加の上、前記指示識別子付加前の前記レイアウトデータと、前記指示識別子付加後の前記レイアウトデータを並べて配置するレイアウトデータ配置手段と、
前記デザインルールに違反したデータにエラー識別子の付加によりエラーが検出されるべき箇所を明示した前記レイアウトデータを作成する第2のレイアウトデータ作成手段と、
を備えることを特徴とする請求項4または5に記載のレイアウトデータ作成装置。 - 請求項1に記載のレイアウトデータのエラー判定方法をコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010208420A JP5740882B2 (ja) | 2010-09-16 | 2010-09-16 | レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010208420A JP5740882B2 (ja) | 2010-09-16 | 2010-09-16 | レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012064032A true JP2012064032A (ja) | 2012-03-29 |
JP5740882B2 JP5740882B2 (ja) | 2015-07-01 |
Family
ID=46059669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010208420A Expired - Fee Related JP5740882B2 (ja) | 2010-09-16 | 2010-09-16 | レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5740882B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013077263A (ja) * | 2011-09-30 | 2013-04-25 | Lapis Semiconductor Co Ltd | レイアウトパタン生成装置及びプログラム |
JP2015219668A (ja) * | 2014-05-16 | 2015-12-07 | 日置電機株式会社 | 表示制御装置、基板検査装置および表示方法 |
CN110968982A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 设计规则检查违规预测系统和方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06259503A (ja) * | 1993-03-03 | 1994-09-16 | Mitsubishi Electric Corp | デザインルールチェック装置 |
JPH1098107A (ja) * | 1996-09-24 | 1998-04-14 | Nec Corp | デザインルールチェック方法 |
JP2003163144A (ja) * | 2001-11-28 | 2003-06-06 | Ricoh Co Ltd | テストパターン作成装置 |
-
2010
- 2010-09-16 JP JP2010208420A patent/JP5740882B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06259503A (ja) * | 1993-03-03 | 1994-09-16 | Mitsubishi Electric Corp | デザインルールチェック装置 |
JPH1098107A (ja) * | 1996-09-24 | 1998-04-14 | Nec Corp | デザインルールチェック方法 |
JP2003163144A (ja) * | 2001-11-28 | 2003-06-06 | Ricoh Co Ltd | テストパターン作成装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013077263A (ja) * | 2011-09-30 | 2013-04-25 | Lapis Semiconductor Co Ltd | レイアウトパタン生成装置及びプログラム |
JP2015219668A (ja) * | 2014-05-16 | 2015-12-07 | 日置電機株式会社 | 表示制御装置、基板検査装置および表示方法 |
CN110968982A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 设计规则检查违规预测系统和方法 |
CN110968982B (zh) * | 2018-09-28 | 2023-10-10 | 台湾积体电路制造股份有限公司 | 设计规则检查违规预测系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5740882B2 (ja) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109299503B (zh) | 一种基于布线阻塞的lef文件的生成方法 | |
JP5740882B2 (ja) | レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム | |
TW201229800A (en) | Method of context-sensitive, trans-reflexive incremental design rule checking and its applications | |
US11347918B2 (en) | Validation processing device, validation processing method, and program | |
US9378325B2 (en) | Method and apparatus for performing integrated circuit layout verification | |
US8732631B2 (en) | System and methods for handling verification errors | |
JP2006350420A (ja) | レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム | |
CN112486384B (zh) | 审图处理方法及相关装置 | |
JP2011203906A (ja) | レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム | |
JP5962367B2 (ja) | フォールトツリー生成プログラム | |
US20200334399A1 (en) | Design support system, design verification method, and design verification program | |
CN112347735A (zh) | 标准单元的检测方法和生成方法、介质、及设备 | |
JP5293521B2 (ja) | デザインルールチェック検証装置およびデザインルールチェック検証方法 | |
JP2020061126A (ja) | 3dモデルのための間隙検出 | |
CN112102346B (zh) | 提高版图边缘格点的预测准确率的方法 | |
JP2015056140A (ja) | クローン検出方法及びクローン共通関数化方法 | |
US8751988B1 (en) | Computer-implemented methods and systems for automatic generation of layout versus schematic (LVS) rule files and regression test data suites | |
JP2008250640A (ja) | 図形処理装置 | |
JP6039985B2 (ja) | 機器管理システム、チェック端末及びデータチェック方法 | |
JP2008140036A (ja) | 作業支援装置および方法 | |
CN110853016A (zh) | 一种地形图出版质量自动检查方法及装置 | |
JP5663380B2 (ja) | レイアウト検証装置及びレイアウト検証方法 | |
JP2012008872A (ja) | 制御装置の保守ツール | |
JP2936905B2 (ja) | レイアウト検証方法及びその装置 | |
CN104199658B (zh) | 一种提高软件通路可靠性的实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5740882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |