JP2012064032A - レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム - Google Patents

レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム Download PDF

Info

Publication number
JP2012064032A
JP2012064032A JP2010208420A JP2010208420A JP2012064032A JP 2012064032 A JP2012064032 A JP 2012064032A JP 2010208420 A JP2010208420 A JP 2010208420A JP 2010208420 A JP2010208420 A JP 2010208420A JP 2012064032 A JP2012064032 A JP 2012064032A
Authority
JP
Japan
Prior art keywords
error
layout data
design rule
layout
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010208420A
Other languages
English (en)
Other versions
JP5740882B2 (ja
Inventor
Naohiko Hoshino
尚彦 星埜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2010208420A priority Critical patent/JP5740882B2/ja
Publication of JP2012064032A publication Critical patent/JP2012064032A/ja
Application granted granted Critical
Publication of JP5740882B2 publication Critical patent/JP5740882B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】判定用のレイアウトデータを簡単に作成することが可能であり、且つ、レイアウトデータ上で擬似エラーが発生する箇所を事前に予測することにより、デザインルールチェックの結果から擬似エラーを除外することが可能なレイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラムを提供する。
【解決手段】レイアウトデータのエラー判定方法は、レイアウト検証ステップと、デザインルール判定ステップと、を有し、デザインルール判定ステップは、エラー識別子付加ステップと、エラー確認ステップと、を有することを特徴とする。
【選択図】図1

Description

本発明は、レイアウト検証CADツール(半導体装置のレイアウトデータの検証に用いる)が検出したエラーが、真にデザインルールに違反しているか否か、および、既知のエラーか否かを判定することが可能なレイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラムに関する。
半導体装置等の分野においては、作成したレイアウトデータについてのデザインルールチェック(作成したレイアウトデータがデザインルールに違反するか否かについて検証すること)が実行されている。
レイアウトデータの検証にはレイアウト検証CADツールが用いられることがあるが、レイアウトデータの検証に用いるレイアウト検証CADツールが検出したエラーが、真にデザインルールに違反していることの判定、すなわちレイアウト検証CADツールの精度判定をするために用いる判定用のレイアウトデータの作成は下記の方法にて実行されている。
Al配線層のデザインルールでは、Al配線層の最小幅およびAl配線層同士の最小距離を定めたルールがある。具体的には、最小幅を定めたデザインルールに対する判定用のレイアウトデータとしては、幅が「ちょうど最小幅となるもの」「最小幅より大きいもの」「最小幅より小さいもの」といった図形を作成する。
このとき、「ちょうど最小幅となるもの」「最小幅より大きいもの」はデザインルールに合致する図形となり、「最小幅より小さいもの」がデザインルールに違反する図形となる。同様に、最小距離を定めたデザインルールに対する判定用のレイアウトデータとして、距離が「ちょうど最小距離となるもの」「最小距離より大きいもの」「最小距離より小さいもの」といった図形を作成する。
このとき、「ちょうど最小距離となるもの」「最小距離より大きいもの」はデザインルールに合致する図形となり、「最小距離より小さいもの」がデザインルールに違反する図形となる。このとき、デザインルールに違反する図形については、図形の全体が違反するもの、一部が違反するもの、辺同士が違反するもの、頂点同士が違反するものといった、様々な図形を作成する必要がある。通常、このようなレイアウトデータは人手で作成している。
上記手法で作成したレイアウトデータを用いて、レイアウト検証CADツールを用いてデザインルールチェックを行うことにより、レイアウト検証CADツールの精度確認を行う。
精度確認は、レイアウトデータでデザインルール違反となる図形には全てエラーが出力されていること、およびデザインルールに合致する図形には全てエラーが出力されていないことを照査することにより行う。照査について従来はレイアウト作成装置上で、レイアウトデータとエラーを目視で対比することにより行っている。
判定用のレイアウトデータを自動作成する技術は後述する通り存在する。しかし、それらの技術はあくまでもレイアウトデータ作成に係る労力を軽減することのみに主眼が置かれている。
自動作成したレイアウトデータに対し、レイアウト検証CADツールの精度確認を行う際の照査に係る労力の軽減、ひいては照査の自動化を視野に入れた技術は施されていない。そのため、照査する際は、レイアウトデータに対し、被テスト対象となるレイアウト検証CADツールを用いてデザインルールチェックを行い、その結果エラーとして検出された図形が、真にデザインルールに違反した図形であるのか否かを、人手により判定することが必須である。以下、従来技術を例示する。
特許文献1に記載の技術は、レイアウト検証CADツールの精度判定を簡易化する技術である。レイアウトデータをデザインルールに合致する図形のみに簡略化し、レイアウト検証CADツールに対し、デザインルールに合致する値でのチェックルール、デザインルールより大きい値および小さい値でのチェックルールを少なくとも含むテスト用レイアウト検証CADツールを作成し、そのテスト用レイアウト検証CADツールを用いてデザインルールに合致する図形のみのレイアウトデータを用いて精度判定を行う技術が開示されている。
特許文献2に記載の技術は、レイアウトデータを自動作成する技術である。レイアウト検証CADツールを読み込み、読み込まれたレイアウト検証ルール中のチェック値に基づいてレイアウトデータを自動生成する技術が開示されている。
特許文献3に記載の技術は、レイアウトデータを自動作成する技術である。デザインルールに示されるルール値、チェック内容などをパラメータとして入力することによりレイアウトデータを自動作成する技術が開示されている。
特許文献4に記載の技術は、レイアウトデータを自動作成する技術を開示する。デザインルールに示されるルール値、チェック内容などをパラメータとして入力することによりレイアウトデータを自動作成する技術が開示されている。
特許文献5に記載の技術は、レイアウトデータに対してデザインルールチェックを実施し、エラーが検出された箇所に対してはレイアウト修正を行った後に検出されたエラー項目についてのみデザインルールチェックを再度実施する技術である。レイアウト修正前にエラーが検出された座標に同一のエラー項目でエラーが検出されるか否かを比較することによりレイアウト修正の正否を簡単且つ効率的に行う技術が開示されている。
特許文献6に記載の技術は、レイアウト検証CADツールの作成支援装置に関する秘術である。デザインルールに基づいて図形データを作成し、その図形が満たすべきルール項目、ルール値等を属性として付加し、その図形データおよびラベルに基づきレイアウト検証ルールを自動作成する技術が開示されている。
特許文献7に記載の技術は、デザインルールチェックにより検出されたエラーが擬似エラーであるか真のエラーであるかを判別する技術である。レイアウトデータに対し、擬似エラーが出力される範囲を指定する指示識別子を付加し、検出されたエラーが指示識別子の範囲内に含まれるか否かによって、擬似エラーと真のエラーを判別する方法が開示されている。
特許文献8に記載の技術は、デザインルールチェックにより検出されたエラーが擬似エラーであるか真のエラーであるかを判別する技術である。レイアウトデータに対し、別途登録された擬似エラーが検出されるパターンと比較を行い、登録されたパターンと一致する箇所には当該箇所にエラーを抑制するためのオーバーレイパターンを重ねた状態でデザインルールチェックを行うことにより擬似エラーの発生を抑制する技術が開示されている。
特許文献9に記載の技術は、実回路パターンとダミーパターンとが混在したレイアウトデータにおけるダミーパターンの存在に起因する擬似エラーの発生を解消するための技術である。入出力端子の有無により実回路パターンとダミーパターンとを判別し、ダミーパターンをデザインルールチェックから除外することにより、擬似エラーの発生を解消する方法が開示されている。
特許文献10に記載の技術は、デザインルールチェックにより検出されたエラーが擬似エラーであるか真のエラーであるかを判別する技術である。レイアウトデータに対し、デザインルールチェックの結果、エラーが検出された箇所について、局所的に有効となる特別なデザインルールチェックの結果と比較することにより、擬似エラーと真のエラーを判別する方法が開示されている。
特許文献11に記載の技術は、デザインルールチェックにより検出されたエラーが擬似エラーであるか真のエラーであるかを判別する技術である。レイアウトデータに対し、エラーが検出されると想定される箇所に予めエラー識別子を付加しておき、デザインルールチェックの結果、検出されたエラーとエラー識別子を比較することにより、擬似エラーと真のエラーを判別する方法が開示されている。
しかし、上記従来技術においては下記の問題が存在している。
従来のレイアウト検証CADツールによるデザインルールチェックにおいては、レイアウト検証CADツールが正しくエラーを検出しているかの精度判定に非常に多くの時間と手間を要している。また、検出されたエラーが真のエラーであるのか、あるいはデザインルールには違反しているが製造工程上問題のない、いわゆる擬似エラーであるのかを判別するのに非常に多くの時間と手間を要している。
レイアウト検証CADツールの精度判定については、デザインルールを満たした図形およびデザインルールに違反した図形を含むレイアウトデータを作成し、そのレイアウトデータに対し、レイアウト検証CADツールによるデザインルールチェックを実施し、その結果検出されたエラーが、デザインルールに違反した図形に対して検出されたものであるかを目視で照査することにより精度判定を行っている。
上述したレイアウトデータにおいては、通常デザインルールに違反した図形は複数作成されており、多くの図形を含むレイアウトデータに対してデザインルールチェックで出力されたエラーの成否を目視で照査しており、非常に多くの時間と手間を要している。また、人手で行うことにより、見落としなどが発生する場合も多い。
前述した従来技術の問題について述べる。特許文献1に記載の技術は、デザインルールに対して必要十分な判定用のレイアウトデータを用意し、その上で精度判定の対象となるレイアウト検証CADツール自身に対して精度判定を行う技術ではない。
特許文献2に記載の技術は、デザインルールにおいて定義されたチェック値に対しレイアウト検証ルールのチェック値の正否を判定するためのレイアウトデータを作成する技術ではない。
特許文献3および4に記載の技術は、レイアウト検証CADツールの精度判定を自動化する技術ではない。
特許文献5に記載の技術は、レイアウトデータに対しデザインルールチェックを実施しエラーが検出された箇所の座標データを保持し、エラー箇所についてレイアウト修正により先にエラーが検出された座標に同一のエラー項目でエラーが検出されるか否かを比較する技術である。デザインルールチェックのエラー結果を基に、元のレイアウトデータ中でエラーが検出された図形に対し加工を加える技術ではない。
特許文献6に記載の技術は、レイアウトデータ上にデザインルールに関する情報をラベルとして付加し、それを基にレイアウト検証ルールを作成する技術である。そのため、デザインルールチェックの結果検出されたエラーと、レイアウトデータ上に付加された識別子を比較することにより、レイアウト検証CADツールの精度判定を行う技術ではない。
擬似エラーと真のエラーの判別については、レイアウトデータに対し、レイアウト検証CADツールによるデザインルールチェックを実施し、その結果検出されたエラーが、製造工程上問題のないことが判明している擬似エラーであるか否かを、回路設計者が目視により判別しているのが現状である。
検出されたエラーの数が増加するに従い、非常に多くの時間と手間を要することとなる。また、人手で行うことにより、本来は真のエラーとすべきエラーを擬似エラーとしてしまう等の誤った判別が行われてしまう場合も多くある。
擬似エラーと真のエラーの判別に関する前述した従来技術の問題について述べる。特許文献7に記載の技術は、レイアウトデータに対し、擬似エラーの発生が予測される領域を予め指定することにより、その領域に発生したエラーを擬似エラーと判定する技術である。しかし、指定した領域内に予測していない真のエラーが含まれていた場合に、誤った判別をする可能性についての問題がある。
特許文献8に記載の技術は、レイアウトデータに対し、検出されたエラーが擬似エラーであるか真のエラーであるかを判別する技術ではない。
特許文献9に記載の技術は、レイアウトデータに対し、検出されたエラーが擬似エラーであるか真のエラーであるかを判別する技術ではない。
特許文献10に記載の技術は、デザインルールチェックの結果エラーが検出された箇所に対し、別途擬似エラーが発生しないよう基準が緩和されたデザインルールチェックを実施し、擬似エラーの判別を行う技術であり、デザインルールチェックを2度実施しなければならないという問題がある。
特許文献11に記載の技術は、レイアウトデータに対し、エラーが検出されると想定される箇所に予めエラー識別子を付加しておき、このエラー識別子と検出されたエラー図形を比較することにより擬似エラーと真のエラーを判別する方法であるが、検出されたエラーの図形の種類および座標がエラー識別子と完全一致する場合に擬似エラーと判定する技術であり、エラー図形の種類によらず、等価なエラーであることを判定する技術ではない。
本発明は、上記問題点に鑑みてなされたものであり、判定用のレイアウトデータを簡単に作成することが可能であり、且つ、レイアウトデータ上で擬似エラーが発生する箇所を事前に予測することにより、デザインルールチェックの結果から擬似エラーを除外することが可能なレイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラムを提供することを目的とする。
本発明のレイアウトデータのエラー判定方法は、LSIのマスクパターンのレイアウトデータがデザインルールを満たすか否かを判定するレイアウト検証ステップと、エラーが前記デザインルールに違反するか否かを判定するデザインルール判定ステップと、を有し、前記デザインルール判定ステップは、前記レイアウト検証ステップが検出した前記エラーに対し、エラーコードおよび前記レイアウトデータ上での寸法値を属性として与えたエラー識別子を付加するエラー識別子付加ステップと、前記エラー識別子が付加された前記エラーと、前記レイアウト検証手段が検出した前記エラーとを比較することより前記エラー識別子と完全一致しなくても、前記エラーの確認ができるエラー確認ステップと、を有することを特徴とする。
本発明のレイアウトデータのエラー判定装置は、LSIのマスクパターンのレイアウトデータがデザインルールを満たすか否かを判定するレイアウト検証手段と、エラーが前記デザインルールに違反するか否かを判定するデザインルール判定手段と、を備え、前記デザインルール判定手段は、前記レイアウト検証手段が検出した前記エラーに対し、エラーコードおよび前記レイアウトデータ上での寸法値を属性として与えたエラー識別子を付加するエラー識別子付加手段と、前記エラー識別子が付加された前記エラーと、前記レイアウト検証手段が検出した前記エラーとを比較することより前記エラー識別子と完全一致しなくても、前記エラーの確認ができるエラー確認手段と、を備えることを特徴とする。
本発明のレイアウトデータ作成装置は、LSIのマスクパターンのレイアウトデータがデザインルールを満たすか否かを判定するレイアウト検証手段と、前記デザインルールをパラメータとして指定した場合に、前記デザインルールを満たす図形と満たさない図形を作成する図形作成手段と、前記デザインルールを満たさない図形に対しては、エラー識別子の付加によりエラーが検出されるべき箇所を明示するエラー検出箇所明示手段と、を備えることを特徴とする。
本発明のプログラムは、上記に記載のレイアウトデータのエラー判定方法をコンピュータに実行させることを特徴とする。
本発明によれば、判定用のレイアウトデータを簡単に作成でき、且つ、レイアウトデータ上で擬似エラーが発生する箇所を事前に予測することにより、デザインルールチェックの結果から擬似エラーを除外することが可能なレイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラムを提供することができる。
本発明の実施形態に係るレイアウトデータのエラー判定装置およびレイアウトデータ作成装置のハードウエア構成を示すブロック図である。 本発明の第1の実施形態に係るレイアウトデータのエラー判定装置の制御動作を示すフローチャートである。 本発明の第1の実施形態に係るレイアウトデータのエラー判定装置のエラー判定部における制御動作を示すフローチャートである。 本発明の第1の実施形態に係るレイアウトデータのエラー判定装置の制御動作を説明する図である。 本発明の第2の実施形態に係るレイアウトデータ作成装置の制御動作を示すフローチャートである。 本発明の第2の実施形態に係るレイアウトデータ作成装置の制御動作を説明する図である。 本発明の第3の実施形態に係るレイアウトデータ作成装置の制御動作を示すフローチャートである。 本発明の第3の実施形態に係るレイアウトデータ作成装置の制御動作を説明する図である。 本発明の第3の実施形態に係るレイアウトデータ作成装置の制御動作を示すフローチャートである。 本発明の第4の実施形態に係るレイアウトデータ作成装置の制御動作を説明する図である。 本発明の第5の実施形態に係るレイアウトデータのエラー判定装置の制御動作を示すフローチャートである。 本発明の第5の実施形態に係るレイアウトデータのエラー判定装置の制御動作を説明する図である。
以下に本発明の実施形態について、図面を用いて詳細に説明する。
(実施形態1)
図1は、本実施形態および下記実施形態に係るデザインルールチェックのエラー判定装置およびレイアウトデータ作成装置の構成を示すブロック図である。図1に示されるように、本実施の形態に係る装置は、処理装置1と、記憶装置2と、入力装置3と、表示装置4とを備えて構成されている。
処理装置1は、レイアウトデータの作成、識別子付加、デザインルールチェックの実施、検出エラー図形と識別子の比較、およびエラー判定を行う。記憶装置2は、作成されたレイアウトデータ、レイアウト検証ルール、およびエラー判定結果を格納する記憶装置である。入力装置3はパラメータの入力に用いるキーボード等である。表示装置4は、作成されたレイアウトデータや、エラー判定結果を表示するためのディスプレイ等である。
本実施形態に係るレイアウトデータのエラー判定装置は、レイアウトデータに対するデザインルールチェックの結果検出されたエラー図形と、レイアウトデータに付加されたエラー識別子とを比較することにより、レイアウト検証ルールの正否判定を行う。
図2は、本実施形態に係るレイアウトデータのエラー判定装置の制御動作を示したフローチャートである。まず、レイアウトデータおよびそのレイアウトデータに対して検出されたエラーのデータを入力する(ステップS202)。レイアウトデータにおいて、デザインルールに違反する箇所には、検出されることが想定されるエラーのエラーコードを属性として与えたエラー識別子を付加しておく。
それらのデータに対し、エラー判定部でエラー判定を行い(ステップS203)、その結果として真のエラー図形およびレポートファイルを出力する(ステップS204)。
図3は、エラー判定部における、エラー判定の制御動作を示している。まず、検出されたエラーのうち、レイアウトデータ中に存在するエラー識別子の属性に与えられたエラーコードと、エラーコードが一致するエラー図形のみを抽出する(ステップS301)。このとき、属性のエラーコードが2種類以上存在する場合には、最適な1つを選択し、そのエラーコードと一致するエラー図形を抽出する。エラーコードの異なるエラー図形は、エラー判定には関係無いものとして無視することとする。
次に、エラー識別子の付加されない図形に対してのエラー検出の有無を照査する(ステップS302)。エラー識別子の無い箇所にエラー検出が有る場合は(ステップS303/YES)、レイアウト検証ルールで誤ったエラー検出が行われていることになり、検出されたエラーにエラー誤検出フラグを付加する(ステップS304)。
次に、エラー識別子の付加された図形に対してのエラー検出の有無を照査する(ステップS305)。エラー識別子のある箇所にエラー検出が無い図形がある場合は(ステップS306/YES)、レイアウト検証ルールで正しくエラー検出が行われない場合があることになり、エラー未検出フラグをONとする(ステップS307)。レイアウトデータ中に、エラーコードの属性が異なるエラー識別子がある場合は(ステップS308/YES)、最初のステップに戻る。
次に、エラー検出フラグの判定を行う(ステップS309)。エラー検出フラグがある場合は(ステップS310/YES)、検出された座標情報を抽出し(ステップS311)、判定結果を否として結果レポートを作成する(ステップS312)。エラー検出フラグがない場合は(ステップS310/NO)、判定結果を正として結果レポートを作成する(ステップS313)。
エラー判定の実施形態の例として、あるレイヤ(層)の最小間隔のデザインルールに対する判定手順を示す。
図4は、レイアウト検証CADツールにてデザインルールチェックを実施した結果、出力されるエラーと、レイアウトデータに付加されたエラー識別子との関係の例を示している。
エラー識別子が付加されている図形に対し、全部もしくは一部が重なるあるいは接するエラー図形が検出されていない場合は、該当するデザインルール違反を検出できていない事になり、エラー未検出フラグをONとする。エラー識別子が付加されていない図形に対し、重なるもしくは接するエラー図形が検出されている場合は、デザインルールに合致する図形に対しエラーを誤検出している事になり、検出されたエラーにエラー誤検出フラグを付加する。
エラー未検出フラグおよびエラー誤検出フラグのいずれか、もしくは双方がONとなっている場合は、適切なエラー検出が行われていないことになり、判定結果は否となる。一方、エラー識別子が付加されている全ての図形に対し、全部もしくは一部が重なるあるいは接するエラー図形が検出されており、且つ、エラー識別子が付加されていない図形に対し、重なるもしくは接するエラー図形が検出されていない場合は、適切なエラー検出が行われている事になり、判定結果は正となる。
以上のように、本実施形態では、レイアウト検証CADツールが正しくエラー検出しているか否かを、レイアウトデータ中に付加したエラー識別子を用いて判定している。その際、判定基準として、検出されたエラーの座標情報から形成される多角形もしくは線分が、エラー識別子のある図形に対して重なりを持つ、あるいは接する座標にあるか否かを基準とする。
また、別の判定基準として、エラー検出した際に、エラー図形となる多角形もしくは線分が出力されるはずの領域に、エラー図形となる多角形もしくは線分の全てもしくは一部が含まれているか否かを基準とする。そのため、検出されたエラーが多角形として出力されるか、または線分として出力されるかといった、検出されたエラーの出力形態に関わらず、正しくエラー判定をすることができる。
本実施形態に係るレイアウトデータのエラー判定装置が実行するエラー判定方法は、半導体装置のレイアウトパターンがデザインルールを満たしているか否かを検証する際に使用されるレイアウト検証CADツールの精度判定方法であり、デザインルールに記されたルール項目に対して、ルール値およびルール条件を満たす図形および満たさない図形を作成し、ルール値およびルール条件を満たさない図形に対してエラー識別子を付加したレイアウトデータを作成し、そのレイアウトデータに対し、被テスト対象のレイアウト検証CADツールを用いてデザインルールチェックを行い、検出された被テスト対象のルール項目に対応するエラー図形をレイアウトデータ中のエラー識別子と比較することにより、レイアウト検証CADツールの精度判定基準を明確化することを特徴とする。
(実施形態2)
第2の実施形態に係るレイアウトデータ作成装置は、デザインルールに基づき、ルール項目、ルール値およびルール条件をパラメータとして入力すると、ルール項目に対しルール値を満たす図形とルール値を満たさない図形を作成し、ルール値を満たさない図形に対し、満たさない箇所にエラー識別子を付加する。
図5は、本実施形態の制御動作を示したフローチャートである。まずレイアウトデータ作成装置を起動するためのコマンドを入力し、レイアウトデータ作成が可能な状態に設定する(ステップS501)。
次に、デザインルールの入力を行う(ステップS502)。そして、入力されたルール項目、ルール値およびルール条件に基づき、ルールを満たす図形を作成する(ステップS503)。ルール値を満たす図形は、ルールを満たす場合に正しくレイアウト検証が行えることを確認できるパターンとする。さらに、ルールを満たす図形に対して、ルールを満たさない状態に変形した図形を作成する。ルールを満たさない状態に加工する際は、デザインルールに定義されている座標の最小単位分だけ違反した図形を作成し、ルール値に満たない場合を正しく検出できることを確認できるパターンとする。
次に、ルールを満たさない図形に対して、ルールを満たす図形から変形された箇所が、正しいレイアウト検証CADツールにおいてエラーが検出される箇所になるので、変形された箇所に対しエラー識別子を付加する(ステップS504)。そのようにして作成された図形およびエラー識別子からなるテストパターンを作成する。レイアウトデータの作成が完了したら(ステップS505)、レイアウトデータファイルとして記憶装置に記録する(ステップS506)。
図6は、上記フローチャートにおける図形の作成およびエラー識別子付加の手順について、あるレイヤ(層)の最小間隔を定義したデザインルールに対するルールを満たす図形と満たさない図形のレイアウトデータを例に示している。
まず、最小間隔を満たした図形を、矩形や多角形で複数個作成する。次に、最小間隔を満たした図形を元に、向かい合う1対の辺同士の間隔が最小間隔よりも大きい図形を作成する。これらの図形はレイアウトデータ中で、ルールを満たす図形となる。次に、最小間隔を満たした図形を元に、向かい合う1対の辺同士の間隔が最小間隔よりも小さくなる図形を作成する。
これらの図形はレイアウトデータ中で、ルールを満たさない図形となる。ルールを満たさない図形とルールを満たす図形を比較し、差分が生じている箇所はデザインルールに違反する箇所となるので、そのような箇所にエラー識別子を付加する。
本実施形態に係るレイアウトデータ作成装置は、入力されたパラメータに従ってレイアウトデータを作成する手段と、そのレイアウトデータ中でデザインルール違反である図形に対してエラー識別子を付加する手段とを備えたことを特徴とする。
(実施形態3)
本実施形態に係るレイアウトデータ作成装置は、別途準備されたエラー識別子の付加されていないレイアウトデータファイルに対し、別途準備したエラーのデータに基づいて、元のレイアウトデータファイル中の図形にエラー識別子を付加し、新たなレイアウトデータを作成する。
図7は、本実施形態の制御動作を示したフローチャートである。まず、レイアウトデータ作成装置を起動するためのコマンドを入力し、レイアウトデータ作成が可能な状態に設定する(ステップS701)。次に、作成するレイアウトデータの元となるレイアウトデータファイルおよび真のエラーとするエラー図形のデータを入力する(ステップS702)。
次に、元となるレイアウトデータファイル中で、エラー図形のデータと接するもしくは重なりを持つような図形に対してエラー識別子となる座標データを付加する(ステップS703)。元のレイアウトデータにエラー識別子を付加した図形を新たなレイアウトデータとして作成する。レイアウトデータの作成が完了したら(ステップS704)、新たなレイアウトデータファイルとして記憶装置に記録する(ステップS705)。
図8は、上記フローチャートにおける図形の作成およびエラー識別子付加の手順を示している。まず、エラー識別子のないレイアウトデータを準備する。次に、そのエラー識別子のないレイアウトデータに対し、エラーとなる図形を別途準備する。元のエラー識別子のないレイアウトデータと、エラーとなる図形とを重ね合わせ、重なるもしくは接する箇所にエラー識別子となる座標データを付加する。
本実施形態に係るレイアウトデータ作成装置は、指定された識別子の無いレイアウトデータに対して真のエラーとする図形データに基づいてエラー識別子を付加することにより、新たなレイアウトデータを作成する手段を備えたことを特徴とする。
(実施形態4)
本実施形態に記載されるレイアウトデータ作成装置は、別途準備されたエラー識別子の付加されていないレイアウトデータファイル中の図形に対し、意図的にエラーを発生させたい箇所に指示識別子を付加し、指示識別子を付加した箇所について、デザインルール違反となる新たな図形を作成し、元の図形と新たな図形とを並べて配置した新たなレイアウトデータを作成する。
図9は、本実施形態の制御動作を示したフローチャートである。まず、レイアウトデータ作成装置を起動するためのコマンドを入力し、レイアウトデータ作成が可能な状態に設定する(ステップS901)。次に、作成するレイアウトデータの元となる、指示識別子を付加したレイアウトデータファイルを入力する(ステップS902)。識別子には、図形を変形させる方向、変形させるレイヤ(層)番号、最小グリッド値、変形させる条件、変形させた図形が違反するエラーコードを属性として与えることが出来る。
次に、それらの属性に基づき、元の図形から変形させた新たな図形を作成し(ステップS904)、元の図形と並べて配置する(ステップS905)。次に、新たに作成した図形の、元の図形から変形させた箇所にエラー識別子を付加し(ステップS906)、新たなレイアウトデータとして作成する。
このとき、指示識別子に与えられていたエラーコードを、変形させた箇所に付加したエラー識別子に属性として与える。レイアウトデータの作成が完了したら(ステップS907)、新たなレイアウトデータファイルとして記憶装置に記録する(ステップS908)。
図10は、上記フローチャートにおける指示識別子に基づいた、変形した図形の作成手順について示している。2つの矩形の長辺同士間の距離について、元の図形から距離を縮めた図形を作成したい場合、2つの矩形の長辺に対し指示識別子を付加する。指示識別子には、属性として図形を変形させる方向、変形させるレイヤ番号、最小グリッド値、変形させる条件、変形させた図形が違反するエラーコードを属性として与える。
指示識別子および与えられた属性に基づき、元の図形を変形させた図形を新たに作成する。変形させる際のステップは、属性に与えられた最小グリッド値に基づく。元の図形と、新たに作成した図形とを並べて配置し、変形させた箇所には、エラー識別子を付加する。指示識別子に与えられていたエラーコードを、変形させた箇所に付加したエラー識別子に属性として与える。
実施形態に係るレイアウトデータ作成装置は、人手にて作成されたデザインルールに合致したレイアウトデータに対し、指示識別子により指定した箇所を意図的にデザインルールに違反させた新たなレイアウトデータを生成し、基のデザインルールに合致したレイアウトデータと、デザインルールに違反した新たなレイアウトデータとを並べて配置し、デザインルールに違反した新たなレイアウトデータには違反箇所にエラー識別子を新たに付加する手段を備えたことを特徴とする。
(実施形態5)
本実施形態に係るエラー判定装置は、既知のエラーが存在する箇所に、存在するエラーのエラーコードおよびレイアウトデータ上での該当箇所の寸法値を属性として与えたエラー識別子を付加することにより、レイアウト検証CADツールにおいて検出されたエラーが、既知のエラーと等価なエラーであることを判定する装置である。
図11は、本実施形態の制御動作を示したフローチャートである。まず、エラー判定装置を起動するためのコマンドを入力し、エラー判定が可能な状態に設定する(ステップS1101)。次にレイアウトデータおよび検出されたエラー図形のデータを入力する(ステップS1102)。次にエラー判定部に進む(ステップS1103)。ここでは、実施形態1に記載のエラー判定装置における判定方法と同様の方法をとる。
エラー判定が否となる箇所については(ステップS1103/NO)、該当するエラーは真のエラーであると判定する(ステップS1104)。エラー判定が正となる箇所については(ステップS1103/YES)、該当するエラーは擬似エラーであると判定する(ステップS1105)。エラー識別子が複数ある場合は、エラー判定部(ステップS1103)から繰り返す。
次に、エラー識別子に属性として与えられたエラーコードと、エラーコードが一致しないエラーが検出されていないかを判定する(ステップS1107)。検出されている場合は(ステップS1107/YES)、検出されたエラーを真のエラーとする(ステップS1108)。
次に、検出されたエラー図形から、擬似エラーと判定したエラーを除外し真のエラー図形とする(ステップS1109)。次に、真のエラー図形データおよび除外した擬似エラーについての結果レポートファイルを出力する(ステップS1110)。
図12は、図11のフローチャートにおけるエラー識別子に基づいた、エラーの判定手順を例に示す。既知のエラーが存在する箇所については、レイアウト検証CADツールで検出されるエラーから除外したい場合に、既知のエラーが検出される箇所にエラー識別子を付加する。エラー識別子には、属性として検出されるエラーのエラーコードを必ず与えることとする。
また、属性として該当箇所の寸法値を与えることができる。エラー識別子を付加したレイアウトデータに対し、レイアウト検証CADツールを用いてデザインルールチェックを実施する。その結果、検出されたエラーを、エラー識別子と比較する。エラー識別子のある箇所に、エラー識別子に与えた属性のエラーコードと一致するエラーが有る場合、そのエラーは既知のエラーであるとし、デザインルールチェックの結果からは除外する。
また、属性として寸法値を与えた場合は、エラー識別子のある箇所に検出された、エラーコードの一致するエラーについて、属性として与えられている寸法値と、エラーが検出された箇所の寸法値が一致するかを比較する。エラーが検出された箇所の寸法値は、レイアウトデータの座標データから算出する。
エラーコードが一致し、さらに寸法値が一致する場合は、既知のエラーであるとし、デザインルールチェックの結果からは除外する。エラーコード、および寸法値が一致しない場合、あるいはエラー識別子の無い箇所にエラーが検出されている場合は、デザインルールチェックの結果からは除外せず、真のエラーとする。
上記の実施形態によれば、デザインルールに定義されたルール項目、ルール値およびルール条件に対し、レイアウト検証CADツールが正確に作成されているか否かの精度判定を行うにあたり、判定用のレイアウトデータを用いた精度判定において検出されたエラーの照査を自動化でき、これにより照査に掛る工数の削減、照査の際の人為的なミスの削減が可能となる。
また、レイアウトデータ作成においても、デザインルールに基づく必要十分なレイアウトデータの作成を、少ない操作により自動化でき、これによってレイアウトデータ作成に掛る工数の削減、レイアウトデータ作成の際の人為的なミスの削減も可能となる。
また、レイアウトデータ中に検出されたエラーが、真のエラーであるか擬似エラーであるかの判定を行うにあたり、擬似エラーが検出される可能性のある箇所を予め指定することにより、擬似エラーの照査を自動化でき、これによって照査に掛る工数の削減、照査の際の人為的なミスの削減が可能となる。
本実施形態に係る請求項5に記載のエラー判定装置は、半導体装置のレイアウトパターンがデザインルールを満たしているか否かを検証する際に使用されるレイアウト検証CADツールにおいて、検出されたエラーのうちデザインルールには違反しているが製造工程上問題のない、いわゆる擬似エラーを排除することにより、デザインルールチェックの効率を向上させるための擬似エラー判別方法であり、レイアウトデータに対して、擬似エラーが検出されると予測される箇所にエラー識別子を付加することにより、デザインルールチェックにて検出されたエラー図形をレイアウトデータ中のエラー識別子と比較することにより、検出されたエラーから擬似エラーを排除し、真のエラーのみを検出することを特徴とする。
上述した実施形態は以下のようにすることもできる。
本実施形態のレイアウトデータのエラー判定装置は、デザインルール判定手段は、
既知のエラーが存在する箇所に、エラー識別子を付加するエラー識別子付加手段と、エラー識別子が付加されたエラーと、レイアウト検証手段が検出したエラーとを比較することより、レイアウト検証手段により検出されたエラーが、既知のエラーと同種のエラーであることを識別するエラー識別手段と、を備えることを特徴とする。
本実施形態のレイアウトデータ作成装置は、識別子の無いレイアウトデータと、エラーとする図形データとを保有するデータ保有手段と、エラー識別子の無いレイアウトデータと、エラーとする図形データとの座標の比較により、エラー識別子の無いレイアウトデータ中のデザインルールに違反した箇所を抽出するデザインルール違反抽出手段と、エラー識別子の付加により、エラーが検出されるべき箇所が明示されたレイアウトデータを作成する第1のレイアウトデータ作成手段と、を備えることを特徴とする。
本実施形態のレイアウトデータ作成装置は、デザインルールを満たすレイアウトデータにおける意図的にデザインルールに違反させたい箇所に対し、デザインルールのパラメータを属性として与えた指示識別子を付加の上、指示識別子付加前のレイアウトデータと、指示識別子付加後のレイアウトデータを並べて配置するレイアウトデータ配置手段と、デザインルールに違反したデータにエラー識別子の付加によりエラーが検出されるべき箇所を明示したレイアウトデータを作成する第2のレイアウトデータ作成手段と、を備えることを特徴とする。
本実施形態に係るレイアウトデータのエラー判定装置は、LSIのマスクパターンのレイアウトデータがデザインルールを満たしているかを判定するための、レイアウト検証CADツールにおいて、意図的にエラーとなるよう作成したレイアウトデータに対し、レイアウト検証CADツールが検出したエラーが期待している箇所に検出されているかを判定するための方法および装置であって、デザインルールに違反する箇所に検出されることが想定されるエラーのエラーコードおよびレイアウトデータ上での該当箇所の寸法値を属性として与えたエラー識別子を付加したレイアウトデータを用い、そのレイアウトデータに対してレイアウト検証CADツールが検出したエラー図形について、エラーとして検出されることを期待している箇所に正しくエラーが検出されていることを、レイアウト中のエラー識別子と比較することより確認することを特徴とする判定方法であり、比較の際にエラーデータの形態に関わらず、レイアウトデータ上のエラー識別子に対して全部または一部が重なりを持つ、あるいは接するといった判定基準を設けることにより、エラー識別子と完全一致しなくても、有意に一致することを判定することを特徴とする。
本実施形態に係るレイアウトデータ作成装置は、LSIのマスクパターンのレイアウトデータがデザインルールを満たしているかを判定するための、レイアウト検証CADツールにおいて、意図的にエラーとなるレイアウトデータを作成するレイアウトデータ作成装置であって、デザインルールのルール項目、ルール値、ルール条件、レイヤおよび最小グリッド値をパラメータとして指定されると、デザインルールを満たした図形およびデザインルールに違反した図形を作成し、デザインルールに違反した図形に対しては、デザインルールに違反した箇所を指し示すエラー識別子を付加することにより、エラーが検出されるべき箇所を明示したレイアウトデータを作成することを特徴とする。
本実施形態に係るレイアウトデータ作成装置は、LSIのマスクパターンのレイアウトデータがデザインルールを満たしているかを判定するための、レイアウト検証CADツールにおいて、意図的にエラーとなるレイアウトデータを作成するレイアウトデータ作成装置であって、識別子の無いレイアウトデータと、真のエラーとする図形データとを別途準備し、被テスト対象のレイアウト検証ルールで検出されるエラーが、その真のエラーとする図形に対して等価な検出精度を有していることを判定基準とするためのテスト用レイアウトデータを作成することを目的とし、別途準備されたエラー識別子の無いレイアウトデータと、真のエラーとする図形データとの座標を比較することにより、エラー識別子の無いレイアウトデータ中のデザインルールに違反した箇所を抽出し、そのような箇所にデザインルールに違反した箇所を指し示すエラー識別子を付加することにより、エラーが検出されるべき箇所を明示した新しいレイアウトデータを作成することを特徴とする。
本実施形態に記載されるレイアウトデータ作成装置は、LSIのマスクパターンのレイアウトデータがデザインルールを満たしているかを判定するための、レイアウト検証CADツールにおいて、意図的にエラーとなるレイアウトデータを作成するレイアウトデータ作成装置であって、デザインルールを満たすレイアウトデータに対し、意図的にデザインルールに違反させたい箇所に、デザインルールのルール項目、ルール値、ルール条件、レイヤおよび最小グリッド値を属性として与えた指示識別子を付加することにより、元のデザインルールを満たすレイアウトデータと、意図的にデザインルールに違反したレイアウトデータを並べて配置し、デザインルールに違反したデータにはエラー識別子を付加することにより、エラーが検出されるべき箇所を明示した新しいレイアウトデータを作成することを特徴とする。
本実施形態に係るエラー判定装置は、LSIのマスクパターンのレイアウトデータがデザインルールを満たしているかを判定するための、レイアウト検証CADツールにおいて、既知のエラーが存在する箇所に、存在するエラーのエラーコードおよびレイアウトデータ上での該当箇所の寸法値を属性として与えたエラー識別子を付加することにより、レイアウト検証CADツールにおいて検出されたエラーが、既知のエラーと等価なエラーであることを実施形態1に示す判定方法に従い判定することを特徴とする。
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨および範囲から逸脱することなく、これら具体的に様々な修正および変更が可能である。
1 処理装置
2 記憶装置
3 入力装置
4 表示装置
特開2006−350420号公報 特開平06−290235号公報 特開2003−163144号公報 特開2007−086979号公報 特開2002−189768号公報 特開平11−149490号公報 特許第2806831号公報 特開2010−108484号公報 特開2009−026045号公報 特開2000−099558号公報 特開平06−259503号公報

Claims (7)

  1. LSIのマスクパターンのレイアウトデータがデザインルールを満たすか否かを判定するレイアウト検証ステップと、
    エラーが前記デザインルールに違反するか否かを判定するデザインルール判定ステップと、を有し、
    前記デザインルール判定ステップは、
    前記レイアウト検証ステップが検出した前記エラーに対し、エラーコードおよび前記レイアウトデータ上での寸法値を属性として与えたエラー識別子を付加するエラー識別子付加ステップと、
    前記エラー識別子が付加された前記エラーと、前記レイアウト検証手段が検出した前記エラーとを比較することより前記エラー識別子と完全一致しなくても、前記エラーの確認ができるエラー確認ステップと、
    を有することを特徴とするレイアウトデータのエラー判定方法。
  2. LSIのマスクパターンのレイアウトデータがデザインルールを満たすか否かを判定するレイアウト検証手段と、
    エラーが前記デザインルールに違反するか否かを判定するデザインルール判定手段と、を備え、
    前記デザインルール判定手段は、
    前記レイアウト検証手段が検出した前記エラーに対し、エラーコードおよび前記レイアウトデータ上での寸法値を属性として与えたエラー識別子を付加するエラー識別子付加手段と、
    前記エラー識別子が付加された前記エラーと、前記レイアウト検証手段が検出した前記エラーとを比較することより前記エラー識別子と完全一致しなくても、前記エラーの確認ができるエラー確認手段と、
    を備えることを特徴とするレイアウトデータのエラー判定装置。
  3. 前記デザインルール判定手段は、
    既知の前記エラーが存在する箇所に、前記エラー識別子を付加するエラー識別子付加手段と、
    前記エラー識別子が付加された前記エラーと、前記レイアウト検証手段が検出した前記エラーとを比較することより、前記レイアウト検証手段により検出された前記エラーが、既知の前記エラーと同種の前記エラーであることを識別するエラー識別手段と、
    を備えることを特徴とする請求項2に記載のレイアウトデータのエラー判定装置。
  4. LSIのマスクパターンのレイアウトデータがデザインルールを満たすか否かを判定するレイアウト検証手段と、
    前記デザインルールをパラメータとして指定した場合に、前記デザインルールを満たす図形と満たさない図形を作成する図形作成手段と、
    前記デザインルールを満たさない図形に対しては、エラー識別子の付加によりエラーが検出されるべき箇所を明示するエラー検出箇所明示手段と、
    を備えることを特徴とするレイアウトデータ作成装置。
  5. 識別子の無い前記レイアウトデータと、前記エラーとする図形データとを保有するデータ保有手段と、
    前記エラー識別子の無い前記レイアウトデータと、前記エラーとする前記図形データとの座標の比較により、前記エラー識別子の無い前記レイアウトデータ中のデザインルールに違反した箇所を抽出するデザインルール違反抽出手段と、
    前記エラー識別子の付加により、前記エラーが検出されるべき箇所が明示された前記レイアウトデータを作成する第1のレイアウトデータ作成手段と、
    を備えることを特徴とする請求項4に記載のレイアウトデータ作成装置。
  6. 前記デザインルールを満たす前記レイアウトデータにおける意図的に前記デザインルールに違反させたい箇所に対し、前記デザインルールのパラメータを属性として与えた指示識別子を付加の上、前記指示識別子付加前の前記レイアウトデータと、前記指示識別子付加後の前記レイアウトデータを並べて配置するレイアウトデータ配置手段と、
    前記デザインルールに違反したデータにエラー識別子の付加によりエラーが検出されるべき箇所を明示した前記レイアウトデータを作成する第2のレイアウトデータ作成手段と、
    を備えることを特徴とする請求項4または5に記載のレイアウトデータ作成装置。
  7. 請求項1に記載のレイアウトデータのエラー判定方法をコンピュータに実行させるためのプログラム。
JP2010208420A 2010-09-16 2010-09-16 レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム Expired - Fee Related JP5740882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010208420A JP5740882B2 (ja) 2010-09-16 2010-09-16 レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010208420A JP5740882B2 (ja) 2010-09-16 2010-09-16 レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム

Publications (2)

Publication Number Publication Date
JP2012064032A true JP2012064032A (ja) 2012-03-29
JP5740882B2 JP5740882B2 (ja) 2015-07-01

Family

ID=46059669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010208420A Expired - Fee Related JP5740882B2 (ja) 2010-09-16 2010-09-16 レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム

Country Status (1)

Country Link
JP (1) JP5740882B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077263A (ja) * 2011-09-30 2013-04-25 Lapis Semiconductor Co Ltd レイアウトパタン生成装置及びプログラム
JP2015219668A (ja) * 2014-05-16 2015-12-07 日置電機株式会社 表示制御装置、基板検査装置および表示方法
CN110968982A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 设计规则检查违规预测系统和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259503A (ja) * 1993-03-03 1994-09-16 Mitsubishi Electric Corp デザインルールチェック装置
JPH1098107A (ja) * 1996-09-24 1998-04-14 Nec Corp デザインルールチェック方法
JP2003163144A (ja) * 2001-11-28 2003-06-06 Ricoh Co Ltd テストパターン作成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259503A (ja) * 1993-03-03 1994-09-16 Mitsubishi Electric Corp デザインルールチェック装置
JPH1098107A (ja) * 1996-09-24 1998-04-14 Nec Corp デザインルールチェック方法
JP2003163144A (ja) * 2001-11-28 2003-06-06 Ricoh Co Ltd テストパターン作成装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077263A (ja) * 2011-09-30 2013-04-25 Lapis Semiconductor Co Ltd レイアウトパタン生成装置及びプログラム
JP2015219668A (ja) * 2014-05-16 2015-12-07 日置電機株式会社 表示制御装置、基板検査装置および表示方法
CN110968982A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 设计规则检查违规预测系统和方法
CN110968982B (zh) * 2018-09-28 2023-10-10 台湾积体电路制造股份有限公司 设计规则检查违规预测系统和方法

Also Published As

Publication number Publication date
JP5740882B2 (ja) 2015-07-01

Similar Documents

Publication Publication Date Title
CN109299503B (zh) 一种基于布线阻塞的lef文件的生成方法
JP5740882B2 (ja) レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム
TW201229800A (en) Method of context-sensitive, trans-reflexive incremental design rule checking and its applications
US11347918B2 (en) Validation processing device, validation processing method, and program
US9378325B2 (en) Method and apparatus for performing integrated circuit layout verification
US8732631B2 (en) System and methods for handling verification errors
JP2006350420A (ja) レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム
CN112486384B (zh) 审图处理方法及相关装置
JP2011203906A (ja) レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム
JP5962367B2 (ja) フォールトツリー生成プログラム
US20200334399A1 (en) Design support system, design verification method, and design verification program
CN112347735A (zh) 标准单元的检测方法和生成方法、介质、及设备
JP5293521B2 (ja) デザインルールチェック検証装置およびデザインルールチェック検証方法
JP2020061126A (ja) 3dモデルのための間隙検出
CN112102346B (zh) 提高版图边缘格点的预测准确率的方法
JP2015056140A (ja) クローン検出方法及びクローン共通関数化方法
US8751988B1 (en) Computer-implemented methods and systems for automatic generation of layout versus schematic (LVS) rule files and regression test data suites
JP2008250640A (ja) 図形処理装置
JP6039985B2 (ja) 機器管理システム、チェック端末及びデータチェック方法
JP2008140036A (ja) 作業支援装置および方法
CN110853016A (zh) 一种地形图出版质量自动检查方法及装置
JP5663380B2 (ja) レイアウト検証装置及びレイアウト検証方法
JP2012008872A (ja) 制御装置の保守ツール
JP2936905B2 (ja) レイアウト検証方法及びその装置
CN104199658B (zh) 一种提高软件通路可靠性的实现方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R151 Written notification of patent or utility model registration

Ref document number: 5740882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees