JP2008033555A - 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 - Google Patents
集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 Download PDFInfo
- Publication number
- JP2008033555A JP2008033555A JP2006205259A JP2006205259A JP2008033555A JP 2008033555 A JP2008033555 A JP 2008033555A JP 2006205259 A JP2006205259 A JP 2006205259A JP 2006205259 A JP2006205259 A JP 2006205259A JP 2008033555 A JP2008033555 A JP 2008033555A
- Authority
- JP
- Japan
- Prior art keywords
- logical
- logical group
- mounting
- integrated circuit
- mounting pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】本発明の集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法は、論理ページから範囲を指定して選択された論理グループの同一性及び類似性を判定して論理グループを分類し、各論理グループ対応する実装パターンを予め生成しておき、部類された論理グループから選択された一の論理グループに対応する実装パターンを実装図面上に配置することによって実装設計を可能とし、さらに追加配置する実装パターンが既配置の実装パターンと領域が重複する場合に、動的に実装パターンを変形させることによって、作業負担を軽減し、正確かつ効率的に集積回路設計を行うことを可能とした。
【選択図】 図15−2
Description
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成手順と、
前記論理グループ作成手順によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出手順と、
前記同一類似論理グループ抽出手順により抽出された同一類似論理グループに含まれる論理グループの実装パターンを作成する実装パターン作成手順と
をコンピュータに実行させることを特徴とする集積回路設計支援プログラム。
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成手段と、
前記論理グループ作成手段によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出手段と、
前記同一類似論理グループ抽出手段により抽出された同一類似論理グループに含まれる論理グループの実装パターンを作成する実装パターン作成手段と
を備えたことを特徴とする集積回路設計支援装置。
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成工程と、
前記論理グループ作成工程によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出工程と、
前記同一類似論理グループ抽出工程により抽出された同一類似論理グループに含まれる論理グループの実装パターンを作成する実装パターン作成工程と
を含んだことを特徴とする集積回路設計支援方法。
100 集積回路設計支援装置
101 論理グループ作成処理部
102 論理グループ一致性類似性判定処理部
102 論理グループ一致性類似性判定部
103 実装パターン作成処理部
104 論理グループ選択部
105 実装パターン配置処理部
106 記憶部
107 論理グループ情報入出力制御部
108 実装パターン情報入出力制御部
109 入力部
110 表示部
200 外部記憶部
106a ページ図面情報DB
106b 論理グループ情報DB
106c 実装パターン情報DB
106d 論理グループ選択情報DB
106e 実装図面情報DB
200a 論理グループ情報DB
200b 実装パターン情報DB
Claims (10)
- 論理ページ単位にセルを含んで記述された論理図面に基づいた集積回路の実装図面の設計を支援する処理をコンピュータに実行させる集積回路設計支援プログラムであって、
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成手順と、
前記論理グループ作成手順によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出手順と、
前記同一類似論理グループ抽出手順により抽出された同一類似論理グループに含まれる論理グループの実装パターンを作成する実装パターン作成手順と
をコンピュータに実行させることを特徴とする集積回路設計支援プログラム。 - 前記論理グループ作成手順により抽出された同一類似論理グループを、前記論理図面を明示して一覧表示する同一類似論理グループ一覧手順をコンピュータにさらに実行させることを特徴とする請求項1に記載の集積回路設計支援プログラム。
- 前記実装パターン作成手順は、前記論理グループの実装パターンを、前記セルの配置スペース及び該セル間の配線性に基づいて作成することを特徴とする請求項1又は2に記載の集積回路設計支援プログラム。
- 前記同一類似論理グループから選択された論理グループの実装パターンを前記実装図面に配置する際に、配置指定位置、既に配置されている他の論理グループの実装パターンの配置位置及び配置対象の実装パターンの配線性に基づき、該配置対象の実装パターンのパターン形状を変形して配置する実装パターン形状変形配置手順をコンピュータにさらに実行させることを特徴とする請求項1、2又は3に記載の集積回路設計支援プログラム。
- 前記実装図面に既に配置されている論理グループの実装パターンを該実装図面内において移動配置させる際に、移動先指定位置、既に配置されている他の論理グループの実装パターンの配置位置及び配置対象の実装パターンの配線性に基づき、該移動対象の実装パターンのパターン形状を変形して移動配置させる実装パターン形状変形移動配置手順をコンピュータにさらに実行させることを特徴とする請求項4に記載の集積回路設計支援プログラム。
- 論理ページ単位にセルを含んで記述された論理図面に基づいた集積回路の実装図面の設計を支援する集積回路設計支援装置であって、
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成手段と、
前記論理グループ作成手段によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出手段と、
前記同一類似論理グループ抽出手段により抽出された同一類似論理グループに含まれる論理グループの実装パターンを作成する実装パターン作成手段と
を備えたことを特徴とする集積回路設計支援装置。 - 前記論理グループ作成手段により抽出された同一類似論理グループを、前記論理図面を明示して一覧表示する同一類似論理グループ一覧手段をさらに備えたことを特徴とする請求項6に記載の集積回路設計支援装置。
- 前記同一類似論理グループから選択された論理グループの実装パターンを前記実装図面に配置する際に、配置指定位置、既に配置されている他の論理グループの実装パターンの配置位置及び配置対象の実装パターンの配線性に基づき、該配置対象の実装パターンのパターン形状を変形して配置する実装パターン形状変形配置手段をさらに備えたことを特徴とする請求項6又は7に記載の集積回路設計支援装置。
- 前記実装図面に既に配置されている論理グループの実装パターンを該実装図面内において移動配置させる際に、移動先指定位置、既に配置されている他の論理グループの実装パターンの配置位置及び配置対象の実装パターンの配線性に基づき、該移動対象の実装パターンのパターン形状を変形して移動配置させる実装パターン形状変形移動配置手段をさらに備えたことを特徴とする請求項8に記載の集積回路設計支援装置。
- 論理ページ単位にセルを含んで記述された論理図面に基づいた集積回路の実装図面の設計を支援する集積回路設計支援方法であって、
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成工程と、
前記論理グループ作成工程によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出工程と、
前記同一類似論理グループ抽出工程により抽出された同一類似論理グループに含まれる論理グループの実装パターンを作成する実装パターン作成工程と
を含んだことを特徴とする集積回路設計支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205259A JP4997860B2 (ja) | 2006-07-27 | 2006-07-27 | 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 |
US11/785,897 US7810052B2 (en) | 2006-07-27 | 2007-04-20 | Method and apparatus for supporting IC design, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205259A JP4997860B2 (ja) | 2006-07-27 | 2006-07-27 | 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008033555A true JP2008033555A (ja) | 2008-02-14 |
JP4997860B2 JP4997860B2 (ja) | 2012-08-08 |
Family
ID=38987887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006205259A Expired - Fee Related JP4997860B2 (ja) | 2006-07-27 | 2006-07-27 | 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7810052B2 (ja) |
JP (1) | JP4997860B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021534471A (ja) * | 2019-07-22 | 2021-12-09 | 深▲セン▼市紫光同創電子有限公司 | 回路配線記憶方法、fpgaシステムおよび記憶媒体 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9141746B1 (en) * | 2014-03-31 | 2015-09-22 | Cadence Design Systems, Inc. | System and method to drag instance master physical shell |
US10467371B1 (en) * | 2017-04-21 | 2019-11-05 | Cadence Design Systems, Inc. | System, method, and computer program product for floorplanning in an electronic circuit design |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065706A (ja) * | 1992-06-17 | 1994-01-14 | Nec Corp | Lsiの配置配線システム |
JPH09146987A (ja) * | 1995-11-16 | 1997-06-06 | Matsushita Electric Ind Co Ltd | 部品自動配置装置 |
JP2003288380A (ja) * | 2002-03-28 | 2003-10-10 | Fujitsu Ltd | 集積回路のフロアプラン生成方法、フロアプラン生成装置およびフロアプラン生成プログラム |
JP2004030308A (ja) * | 2002-06-26 | 2004-01-29 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト作成方法 |
JP2006146712A (ja) * | 2004-11-22 | 2006-06-08 | Elpida Memory Inc | 半導体集積回路の設計方法と設計装置並びにプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2856451B2 (ja) | 1989-08-31 | 1999-02-10 | 富士通株式会社 | レイアウト・エディタ |
JPH05165908A (ja) | 1991-12-13 | 1993-07-02 | Nec Corp | 図面エディタ |
US5946478A (en) * | 1997-05-16 | 1999-08-31 | Xilinx, Inc. | Method for generating a secure macro element of a design for a programmable IC |
US7093229B2 (en) * | 1997-09-17 | 2006-08-15 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
JP2001256264A (ja) | 2000-03-10 | 2001-09-21 | Mitsubishi Electric Corp | 基板設計支援装置および基板設計支援方法 |
US8453083B2 (en) * | 2006-07-28 | 2013-05-28 | Synopsys, Inc. | Transformation of IC designs for formal verification |
-
2006
- 2006-07-27 JP JP2006205259A patent/JP4997860B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-20 US US11/785,897 patent/US7810052B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065706A (ja) * | 1992-06-17 | 1994-01-14 | Nec Corp | Lsiの配置配線システム |
JPH09146987A (ja) * | 1995-11-16 | 1997-06-06 | Matsushita Electric Ind Co Ltd | 部品自動配置装置 |
JP2003288380A (ja) * | 2002-03-28 | 2003-10-10 | Fujitsu Ltd | 集積回路のフロアプラン生成方法、フロアプラン生成装置およびフロアプラン生成プログラム |
JP2004030308A (ja) * | 2002-06-26 | 2004-01-29 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト作成方法 |
JP2006146712A (ja) * | 2004-11-22 | 2006-06-08 | Elpida Memory Inc | 半導体集積回路の設計方法と設計装置並びにプログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021534471A (ja) * | 2019-07-22 | 2021-12-09 | 深▲セン▼市紫光同創電子有限公司 | 回路配線記憶方法、fpgaシステムおよび記憶媒体 |
JP7062793B2 (ja) | 2019-07-22 | 2022-05-06 | 深▲セン▼市紫光同創電子有限公司 | 回路配線記憶方法、fpgaシステムおよび記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
US20080028356A1 (en) | 2008-01-31 |
US7810052B2 (en) | 2010-10-05 |
JP4997860B2 (ja) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6684376B1 (en) | Method and apparatus for selecting components within a circuit design database | |
US10248751B2 (en) | Alternative hierarchical views of a circuit design | |
CN105426567B (zh) | 增量式布局分析 | |
US6910200B1 (en) | Method and apparatus for associating selected circuit instances and for performing a group operation thereon | |
CN101196946B (zh) | 用于支持设计电路的方法、装置及印刷电路板制造方法 | |
US20130111418A1 (en) | Method, system and software for accessing design rules and library of design features while designing semiconductor device layout | |
EP1930830A2 (en) | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method | |
EP1930823A2 (en) | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
JP2007233565A (ja) | 設計支援プログラム | |
US9304981B1 (en) | System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow | |
CN114595657A (zh) | 芯片布局方法、装置及电子设备 | |
JP4607032B2 (ja) | 回路図作成装置及び回路図作成プログラム | |
JP4997860B2 (ja) | 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 | |
JP5185988B2 (ja) | 設計支援装置、設計支援方法、および、設計支援プログラム | |
JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
JP6803857B2 (ja) | レイアウト系検査のための解析プロセス・パラメータの視覚化 | |
JP5489535B2 (ja) | システム構成設計装置、システム構成設計プログラム及び記録媒体 | |
JP4139249B2 (ja) | Cadデータ同一性検証装置、cadデータ同一性検証方法、及びcadデータ同一性検証プログラム | |
JP5033135B2 (ja) | レイアウト後edaアプリケーションを開発するための方法およびシステム | |
JP3449101B2 (ja) | 機器設計支援システム | |
US20060076547A1 (en) | Three-dimensional viewing and editing of microcircuit design | |
KR100886657B1 (ko) | 선체 블록용 치수품질 검사기준 문서 작성 시스템 및 방법 | |
JP2023159907A (ja) | 情報処理方法、情報処理装置、及び情報処理プログラム | |
JP2005128265A (ja) | 小縮尺配管図形データの作成方法 | |
JPH01220073A (ja) | 設計支援方法及び設計支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4997860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |