JP4997860B2 - 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 - Google Patents
集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 Download PDFInfo
- Publication number
- JP4997860B2 JP4997860B2 JP2006205259A JP2006205259A JP4997860B2 JP 4997860 B2 JP4997860 B2 JP 4997860B2 JP 2006205259 A JP2006205259 A JP 2006205259A JP 2006205259 A JP2006205259 A JP 2006205259A JP 4997860 B2 JP4997860 B2 JP 4997860B2
- Authority
- JP
- Japan
- Prior art keywords
- logical
- logical group
- mounting
- mounting pattern
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成手順と、
前記論理グループ作成手順によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出手順と、
前記同一類似論理グループ抽出手順により抽出された同一類似論理グループに含まれる論理グループの実装パターンを作成する実装パターン作成手順と
をコンピュータに実行させることを特徴とする集積回路設計支援プログラム。
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成手段と、
前記論理グループ作成手段によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出手段と、
前記同一類似論理グループ抽出手段により抽出された同一類似論理グループに含まれる論理グループの実装パターンを作成する実装パターン作成手段と
を備えたことを特徴とする集積回路設計支援装置。
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成工程と、
前記論理グループ作成工程によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出工程と、
前記同一類似論理グループ抽出工程により抽出された同一類似論理グループに含まれる論理グループの実装パターンを作成する実装パターン作成工程と
を含んだことを特徴とする集積回路設計支援方法。
100 集積回路設計支援装置
101 論理グループ作成処理部
102 論理グループ一致性類似性判定処理部
102 論理グループ一致性類似性判定部
103 実装パターン作成処理部
104 論理グループ選択部
105 実装パターン配置処理部
106 記憶部
107 論理グループ情報入出力制御部
108 実装パターン情報入出力制御部
109 入力部
110 表示部
200 外部記憶部
106a ページ図面情報DB
106b 論理グループ情報DB
106c 実装パターン情報DB
106d 論理グループ選択情報DB
106e 実装図面情報DB
200a 論理グループ情報DB
200b 実装パターン情報DB
Claims (8)
- 論理ページ単位にセルを含んで記述された論理図面に基づいた集積回路の実装図面の設計を支援する処理をコンピュータに実行させる集積回路設計支援プログラムであって、
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成手順と、
前記論理グループ作成手順によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出手順と、 前記同一類似論理グループ抽出手順により抽出された同一類似論理グループに含まれる論理グループの、複数のセルを有する実装パターンを作成する実装パターン作成手順と、 前記同一類似論理グループに含まれる論理グループの実装パターンでは前記実装図面に配置不可能な場合、配置指定位置、既に配置されている他の論理グループの実装パターンの配置位置及び配置対象の実装パターンの配線性に基づき、該配置対象の実装パターンを構成する前記セルのうち配置可能なセルにおいて、配置可能なセルとの距離が最短となる空領域の抽出及び当該空領域への配置不可能なセルの移動、配置不可能なセル同士の交換、又は配置不可能なセルの周辺セルへのシフト移動のいずれかもしくはその組合せを用いて線長が改善される状態を決定し、決定した状態に配置不可能なセルの移動を行うことにより、該配置対象の実装パターンのパターン形状を変形して配置する実装パターン形状変形配置手順と
をコンピュータに実行させることを特徴とする集積回路設計支援プログラム。 - 前記論理グループ作成手順により抽出された同一類似論理グループを、前記論理図面を明示して一覧表示する同一類似論理グループ一覧手順をコンピュータにさらに実行させることを特徴とする請求項1に記載の集積回路設計支援プログラム。
- 前記実装パターン作成手順は、前記論理グループの実装パターンを、前記セルの配置スペース及び該セル間の配線性に基づいて作成することを特徴とする請求項1又は2に記載の集積回路設計支援プログラム。
- 前記実装パターン形状変形配置手順は、前記実装図面に既に配置されている論理グループの実装パターンを該実装図面内において移動配置させる際に、前記同一類似論理グループに含まれる論理グループの実装パターンでは前記実装図面に配置不可能な場合、移動先指定位置、既に配置されている他の論理グループの実装パターンの配置位置及び移動対象の実装パターンの配線性に基づき、移動対象の実装パターンを構成する前記セルのいずれかを各セル間の線長が改善される空領域の位置に移動することにより、該移動対象の実装パターンのパターン形状を変形して移動配置することをコンピュータにさらに実行させることを特徴とする請求項1に記載の集積回路設計支援プログラム。
- 論理ページ単位にセルを含んで記述された論理図面に基づいた集積回路の実装図面の設計を支援する集積回路設計支援装置であって、
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを作成する論理グループ作成手段と、
前記論理グループ作成手段によって作成された論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを抽出する同一類似論理グループ抽出手段と、 前記同一類似論理グループ抽出手段により抽出された同一類似論理グループに含まれる論理グループの、複数のセルを有する実装パターンを作成する実装パターン作成手段と、 前記同一類似論理グループに含まれる論理グループの実装パターンでは前記実装図面に配置不可能な場合、配置指定位置、既に配置されている他の論理グループの実装パターンの配置位置及び配置対象の実装パターンの配線性に基づき、該配置対象の実装パターンを構成する前記セルのうち配置可能なセルにおいて、配置可能なセルとの距離が最短となる空領域の抽出及び当該空領域への配置不可能なセルの移動、配置不可能なセル同士の交換、又は配置不可能なセルの周辺セルへのシフト移動のいずれかもしくはその組合せを用いて線長が改善される状態を決定し、決定した状態に配置不可能なセルの移動を行うことにより、該配置対象の実装パターンのパターン形状を変形して配置する実装パターン形状変形配置手段と
を備えたことを特徴とする集積回路設計支援装置。 - 前記論理グループ作成手段により抽出された同一類似論理グループを、前記論理図面を明示して一覧表示する同一類似論理グループ一覧手段をさらに備えたことを特徴とする請求項5に記載の集積回路設計支援装置。
- 前記実装パターン形状変形配置手段は、前記実装図面に既に配置されている論理グループの実装パターンを該実装図面内において移動配置させる際に、前記同一類似論理グループに含まれる論理グループの実装パターンでは前記実装図面に配置不可能な場合、移動先指定位置、既に配置されている他の論理グループの実装パターンの配置位置及び移動対象の実装パターンの配線性に基づき、移動対象の実装パターンを構成する前記セルのいずれかを各セル間の線長が改善される空領域の位置に移動することにより、該移動対象の実装パターンのパターン形状を変形して移動配置することを特徴とする請求項5に記載の集積回路設計支援装置。
- 論理ページ単位にセルを含んで記述された論理図面に基づいた集積回路の実装図面の設計を制御部及び記憶部を有するコンピュータに支援させる集積回路設計支援方法であって、
前記論理ページにおいて指定された前記論理図面の選択範囲に含まれる前記セルから論理グループを前記制御部により作成し、前記制御部が作成した前記論理グループを前記記憶部に記憶する論理グループ作成工程と、
前記論理グループ作成工程において作成した論理グループ同士の論理図面の同一性又は類似性を判定して同一類似論理グループを前記制御部により抽出する同一類似論理グループ抽出工程と、
前記同一類似論理グループ抽出工程において抽出した同一類似論理グループに含まれる論理グループの、複数のセルを有する実装パターンを前記制御部により作成し、作成した前記実装パターンを前記記憶部に記憶する実装パターン作成工程と、
前記同一類似論理グループに含まれる論理グループの実装パターンでは前記実装図面に配置不可能な場合、配置指定位置、既に配置されている他の論理グループの実装パターンの配置位置及び配置対象の実装パターンの配線性に基づき、該配置対象の実装パターンを構成する前記セルのうち配置可能なセルにおいて、配置可能なセルとの距離が最短となる空領域の抽出及び当該空領域への配置不可能なセルの移動、配置不可能なセル同士の交換、又は配置不可能なセルの周辺セルへのシフト移動のいずれかもしくはその組合せを用いて線長が改善される状態を決定し、決定した状態に配置不可能なセルの移動を行うことにより、前記制御部により該配置対象の実装パターンのパターン形状を変形し配置する実装パターン形状変形配置工程と
を含んだことを特徴とする集積回路設計支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205259A JP4997860B2 (ja) | 2006-07-27 | 2006-07-27 | 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 |
US11/785,897 US7810052B2 (en) | 2006-07-27 | 2007-04-20 | Method and apparatus for supporting IC design, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205259A JP4997860B2 (ja) | 2006-07-27 | 2006-07-27 | 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008033555A JP2008033555A (ja) | 2008-02-14 |
JP4997860B2 true JP4997860B2 (ja) | 2012-08-08 |
Family
ID=38987887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006205259A Expired - Fee Related JP4997860B2 (ja) | 2006-07-27 | 2006-07-27 | 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7810052B2 (ja) |
JP (1) | JP4997860B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9141746B1 (en) * | 2014-03-31 | 2015-09-22 | Cadence Design Systems, Inc. | System and method to drag instance master physical shell |
US10467371B1 (en) * | 2017-04-21 | 2019-11-05 | Cadence Design Systems, Inc. | System, method, and computer program product for floorplanning in an electronic circuit design |
CN110555233A (zh) * | 2019-07-22 | 2019-12-10 | 深圳市紫光同创电子有限公司 | 一种电路连线保存方法、装置及存储介质 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2856451B2 (ja) | 1989-08-31 | 1999-02-10 | 富士通株式会社 | レイアウト・エディタ |
JPH05165908A (ja) | 1991-12-13 | 1993-07-02 | Nec Corp | 図面エディタ |
JP2817517B2 (ja) * | 1992-06-17 | 1998-10-30 | 日本電気株式会社 | Lsiの配置配線システム |
JP3307196B2 (ja) * | 1995-11-16 | 2002-07-24 | 松下電器産業株式会社 | 部品自動配置装置 |
US5946478A (en) * | 1997-05-16 | 1999-08-31 | Xilinx, Inc. | Method for generating a secure macro element of a design for a programmable IC |
US7093229B2 (en) * | 1997-09-17 | 2006-08-15 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
JP2001256264A (ja) | 2000-03-10 | 2001-09-21 | Mitsubishi Electric Corp | 基板設計支援装置および基板設計支援方法 |
JP4068376B2 (ja) * | 2002-03-28 | 2008-03-26 | 富士通株式会社 | 集積回路のフロアプラン生成方法、フロアプラン生成装置およびフロアプラン生成プログラム |
JP2004030308A (ja) | 2002-06-26 | 2004-01-29 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト作成方法 |
JP4400428B2 (ja) * | 2004-11-22 | 2010-01-20 | エルピーダメモリ株式会社 | 半導体集積回路の設計方法と設計装置並びにプログラム |
US8453083B2 (en) * | 2006-07-28 | 2013-05-28 | Synopsys, Inc. | Transformation of IC designs for formal verification |
-
2006
- 2006-07-27 JP JP2006205259A patent/JP4997860B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-20 US US11/785,897 patent/US7810052B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008033555A (ja) | 2008-02-14 |
US20080028356A1 (en) | 2008-01-31 |
US7810052B2 (en) | 2010-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6684376B1 (en) | Method and apparatus for selecting components within a circuit design database | |
US10248751B2 (en) | Alternative hierarchical views of a circuit design | |
CN101196946B (zh) | 用于支持设计电路的方法、装置及印刷电路板制造方法 | |
US20130111418A1 (en) | Method, system and software for accessing design rules and library of design features while designing semiconductor device layout | |
EP1930826A2 (en) | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
EP1930830A2 (en) | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method | |
JP2010521035A (ja) | レイアウト設計データの増分分析 | |
JP2007233565A (ja) | 設計支援プログラム | |
US9304981B1 (en) | System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow | |
JP4997860B2 (ja) | 集積回路設計支援プログラム、集積回路設計支援装置及び集積回路設計支援方法 | |
CN114595657A (zh) | 芯片布局方法、装置及电子设备 | |
JP4607032B2 (ja) | 回路図作成装置及び回路図作成プログラム | |
JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
US10055533B2 (en) | Visualization of analysis process parameters for layout-based checks | |
JP2012053719A (ja) | 設計支援装置、設計支援方法、および、設計支援プログラム | |
JP5489535B2 (ja) | システム構成設計装置、システム構成設計プログラム及び記録媒体 | |
JP4139249B2 (ja) | Cadデータ同一性検証装置、cadデータ同一性検証方法、及びcadデータ同一性検証プログラム | |
JP5033135B2 (ja) | レイアウト後edaアプリケーションを開発するための方法およびシステム | |
JP3449101B2 (ja) | 機器設計支援システム | |
US20060076547A1 (en) | Three-dimensional viewing and editing of microcircuit design | |
KR100886657B1 (ko) | 선체 블록용 치수품질 검사기준 문서 작성 시스템 및 방법 | |
JP2819203B2 (ja) | 図面管理方法および装置 | |
JP2023159907A (ja) | 情報処理方法、情報処理装置、及び情報処理プログラム | |
JP2005128265A (ja) | 小縮尺配管図形データの作成方法 | |
JPH04130966A (ja) | Cadシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4997860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |