CN110555233A - 一种电路连线保存方法、装置及存储介质 - Google Patents

Abstract

本发明提供一种电路连线保存方法、装置及存储介质，该方法通过为电路中各种类型电路连线分别建立电路连线模型，其中，同种类型的电路连线为各电路连线的起点器件、终点器件及连接的端口均相同，电路连线模型中包括某种类型电路连线连接的端口信息、以及该电路中、属于该种类型电路连线的各电路连线的起点器件相关信息和终点器件相关信息，起点器件为电路连线起点连接的器件，终点器件为电路连线终点连接的器件，并基于电路连线模型保存该电路中的电路连线，解决了现有电路连线保存占用大量资源的问题，本发明还提供一种装置及存储介质，通过实施上述方法，可以降低保存电路连线所消耗的内存资源。

Description

一种电路连线保存方法、装置及存储介质

技术领域

本发明涉及FPGA(现场可编程门阵列)领域，具体而言，涉及但不限于一 种电路连线保存方法、装置及存储介质。

背景技术

FPGA(Field Programmable Gate Arrays，现场可编程逻辑阵列)是一种能通 过编程而实现几乎所有类型的数字电路或者数字系统。它是由大量的逻辑块、 存储器、DSP来组成实现。FPGA具有可编程的功能，可以简化数字电路设计的 过程。

EDA(Electronic Design Automation，电子设计自动化)工具是设计者在软 件平台上用硬件描述语言或原理图来实现电路设计的工具，它可以自动完成逻 辑编译、综合优化、布局、布线和仿真，直至最后生成位流和进行编程下载等 工作。它可以帮助设计者更方便地查看整个流程中各个阶段的情况，及时做出 调整，最终在工具中模拟显示电路设计在FPGA芯片上的排布及连线。通过EDA 工具进行设计极大地提高了电路设计的效率、可靠性以及可操作性，减轻了设 计者的劳动强度，降低了电路设计的难度。

随着电路设计规模越来越大，电路中需要使用的各种布局资源和连线资源 也越来越多，特别是连线资源更是呈爆炸式增长。爆炸式增长的连线资源不仅 耗费了EDA工具的大量内存，并且在表达和运用时也需要耗费大量的内存，为 电路连线建模上增加了难度。

发明内容

本发明提供的电路连线保存方法、终端及存储介质，主要解决的技术问题 是现有保存电路中电路连线的方法会耗费大量内存资源的问题。

为解决上述技术问题，本发明提供一种电路连线保存方法，包括：

为电路中各种类型电路连线分别建立电路连线模型，同种类型的电路连线 为各电路连线的起点器件、终点器件及连接的端口均相同，所述电路连线模型 中包括某种类型电路连线连接的端口信息、以及所述电路中、属于该种类型电 路连线的各电路连线的起点器件相关信息和终点器件相关信息，所述起点器件 为电路连线起点连接的器件，所述终点器件为电路连线终点连接的器件；

基于所述电路连线模型保存所述电路中的电路连线。

可选的，所述同种类型的电路连线为各电路连线的起点器件、终点器件、 起点器件与终点器件的相对位置、及连接的端口均相同；所述电路连线模型中 包括的所述电路中、属于该种类型电路连线的各电路连线的终点信息为：所述 电路连线模型对应的某种类型电路连线的起点器件与终点器件的相对位置信 息。

可选的，所述起点器件与终点器件的相对位置信息包括所述终点器件相对 所述起点器件的位置偏移信息。

可选的，所述为电路中各种类型电路连线分别建立电路连线模型之前，还 包括：

基于所述电路在电子设计自动化EDA工具中模拟的具体布局，建立坐标系；

所述起点器件相关信息包括该起点器件的坐标消息。

可选的，所述起点器件相关信息包括基于预设规则对所述起点器件的横坐 标和纵坐标进行处理后得到的一个表征所述起点器件坐标的整数。

可选的，所述电路连线模型对应的某种类型电路连线的起点器件的个数为 一个。

可选的，所述基于所述电路连线模型保存所述电路中的电路连线之后，还 包括：

在构建属于所述电路的器件的电路连线时，基于所述电路连线模型构建该 器件的电路连线。

可选的，所述电路为现场可编程逻辑阵列FPGA芯片电路。

本发明还提供一种装置，包括处理器、存储器及通信总线；

所述通信总线用于实现处理器和存储器之间的连接通信；

所述处理器用于执行存储器中存储的一个或者多个计算机程序，以实现上 述任一项所述的电路连线保存方法的步骤。

本发明还提供一种存储介质，所述存储介质存储有一个或者多个计算机程 序，所述一个或者多个计算机程序可被一个或者多个处理器执行，以实现如上 述任一项所述的电路连线保存方法的步骤。

本发明的有益效果是：

本发明通过一种电路连线保存方法、装置以及存储介质，针对现有保存电 路中电路连线会耗费大量内存资源的问题，通过为电路中各种类型电路连线分 别建立电路连线模型，其中，同种类型的电路连线为各电路连线的起点器件、 终点器件及连接的端口均相同，电路连线模型中包括某种类型电路连线连接的 端口信息、以及该电路中、属于该种类型电路连线的各电路连线的起点器件相 关信息和终点器件相关信息，起点器件为电路连线起点连接的器件，终点器件 为电路连线终点连接的器件，并基于电路连线模型保存该电路中的电路连线， 也就是说，本发明中，一个电路连线模型中包括一种类型的电路连线的相关信 息，并基于电路连线模型保存电路中的各电路连线，这样，相比现有把所有的 电路连线全部构造保存下来的方式，本申请中通过基于电路连线的类型进行归 类，并基于电路连线的类型保存电路连线，可以节约大量的内存资源，提高用 户体验满意度。

本发明其他特征和相应的有益效果在说明书的后面部分进行阐述说明，且 应当理解，至少部分有益效果从本发明说明书中的记载变的显而易见。

附图说明

图1为本发明实施例一的电路连线保存方法流程图；

图2为本发明实施例一的电路示意图；

图3为本发明实施例二的电路连线保存方法细化流程图；

图4为本发明实施例二的FPGA芯片器件结构示意图；

图5为本发明实施例二的格点内部网表连线示意图；

图6为本发明实施例三的装置结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面通过具体实施 方式结合附图对本发明实施例作进一步详细说明。应当理解，此处所描述的具 体实施例仅仅用以解释本发明，并不用于限定本发明。

实施例一：

现有技术中，EDA工具在保存其电路资源的电路连线时，通常是把电路中 的所有电路连线一条一条全部构造保存下来，随着电路设计规模越来越大，电 路中需要使用的各种布局资源和连线资源也越来越多，特别是连线资源更是呈 爆炸式增长。因此，采用现有保存电路连线的方式会造成大量的内存资源被占 用。为了解决该问题，本实施例提出一种电路连线保护方法，应用于EDA工具 中，参见图1所示，电路连线保存方法包括：

S101、为电路中各种类型电路连线分别建立电路连线模型。

可以理解的是，EDA工具中，电路连线的起点称为起点，电路连线的终点 称为终点，起点器件为电路连线起点连接的器件，终点器件为电路连线的终点 连接的器件，起点端口为电路连线的起点连接的端口，终点端口为电路连线的 终点连接的端口。

需要说明的是，对于同种类型的电路连线，其可以是各电路连线的起点器 件(器件，device instance)、终点器件及连接的端口均相同。也就是说，若电路 中存在起点器件、终点器件、及其连接器件的端口均相同的电路连线，则其为 同种类型的电路连线。也就是说，对于同种类型的电路连线，其起点连接的器 件以及器件的端口，终点连接的器件以及器件端口均相同，也即，起点器件、 起点端口、终点器件、终点端口均相同。例如，假设某一电路中，存在两个DQS 和两个CIM，分别记载DQS1、DQS2、CIM1、CIM2，存在电路连线1和电路 连线2，分别记载net1和net2，net1的起点端口为DQS1上的WL_OV端口，终 点端口为CIM1上的S_IY3端口，net2的起点端口为DQS2上的WL_OV端口， 终点端口为CIM2上的S_IY3端口，由于net1和met2的起点器件、起点端口、 终点器件、终点端口均相同，因此，net1和net2属于同一种类型的端口。

由于不同长度的电路连线，其时延等不同，因此，对于同种类型的电路连 线，其也可以是各电路连线的起点器件、终点器件、起点器件与终点器件的相 对位置、及连接的端口均相同。也就是说，若电路中存在起点器件、终点器件、 起点器件与终点器件的相对位置、以及起点端口、终点端口均相同的电路连线， 则其为同种类型的电路连线。例如，假设电路中存在两个器件A(记为A1、A2)、 两个器件B(记为B1、B2)、两条电路连线(记为net3和net4)，net3的起点端 口为A1上的a端口，终点端口为B1上的b端口，net4的起点端口为A2上的a 端口，终点端口为B2上的b端口，且A1在B1的右侧，距离为d，A2也位于 B2的右侧，且距离也为d，由于net3、net4的起点器件、起点端口、终点器件、 终点端口、起点器件和终点器件之间的相对位置均相同，因此，二者属于同一 类型的电路连线。

可以理解的是，EDA工具中，会存储大量的电路，例如，实现某种功能的 电路、FPGA芯片电路等。EDA工具中存储的电路中，大多数情况下会存在上 述所说的属于同一类型的至少两条电路连线，因此，为了降低存储电路连线所 消耗的内存资源，本实施例中，可以为EDA工具中存储的电路中的各种类型的 电路连线分别建立电路连线模型，即一个电路连线模型对应一种类型的电路连 线。其中，对于某一电路连线模型，其包括中某一电路中某种类型的所有电路 连线的相关信息，基于该电路连线模型即可恢复出该种类型的所有电路连线。 由于同一种类型的电路连线模型连接的端口相同，各条电路连线对应的具体起 点器件、终点器件可能不同，因此，电路连线模型可以包括该电路连线模型对 应的某种类型电路连线连接的端口信息、以及电路中、属于该种类型电路连线 的各电路连线的起点器件相关信息和终点器件相关信息。例如，承接上例，net1 和net2属于同一种类型的电路连线，假设电路中该类型的电路连线只有net1和 net2，由于net1和net2连接的端口相同，因此，其对应的电路连线模型中包括 的信息即为：起点端口WL_OV端口、终点端口S_IY3端口，net1的起点器件 DQS1相关信息及其对应的终点器件CIM1相关信息，net2的起点器件DQS2相 关信息及其对应的终点器件CIM2相关信息，这样，该电路连线模型即将电路中 net1、net2这种类型的电路连线保存下来了，基于该电路连线模型，即可恢复出 net1和net2。或者，电路连线模型中还可以包括其对应的某种类型的电路连线 模型的起点器件类型和终点器件类型，例如，承接上例，net1和net2属于同一 种类型的电路连线，假设电路中该类型的电路连线只有net1和net2，由于net1 和net2连接的端口相同，因此，其对应的电路连线模型中包括的信息即为：起 点端口WL_OV端口、终点端口S_IY3端口，起点器件类型DQS，终点器件类 型CIM，net1的起点器件DQS1相关信息及其对应的终点器件CIM1相关信息， net2的起点器件DQS2相关信息及其对应的终点器件CIM2相关信息。

若同种类型的电路连线是各电路连线的起点器件、终点器件、起点器件与 终点器件的相对位置、及连接的端口均相同，由于各电路连线的起点器件与终 点器件的相对位置均相同，基于起点器件相关信息以及、起点器件与终点器件 的相对位置即可得知终点器件相关信息，或基于终点器件相关信息以及、起点 器件与终点器件的相对位置即可得知起点器件相关信息，因此，为了更加节约 资源，在电路连线模型中，各电路连线的起点器件的相关信息可以是该电路模 型对应的某种类型的电路连线的起点器件与终点器件的相对位置信息，或者， 各电路连线的终点器件的相关信息可以是该电路模型对应的某种类型的电路连 线的起点器件与终点器件的相对位置信息。也即，在同种类型的电路连线是电 路连线的起点器件、起点端口、终点器件、终点端口、起点器件与终点器件的 相对位置这五种因素均相同时，为了降低保存电路连线所消耗的内存资源，电 路连线模型中包括某种类型电路连线连接的端口信息、该种类型电路连线的起 点器件与终点器件的相对位置信息、电路中属于该种类型的各电路连线的起点 器件相关信息；或者，电路连线模型中包括某种类型电路连线连接的端口信息、 该种类型电路连线的起点器件与终点器件的相对位置信息、电路中属于该种类 型的各电路连线的终点器件相关信息，这样，基于端口信息、各电路连线的起 点器件相关信息(或终点器件相关信息)、起点器件与终点器件的相对位置信息 即可恢复各电路连线。例如，承接上例，假设电路中与net3属于同一种类型的 电路连线只有net4，则对应建立的电路连线模型中即包括：起点端口a，终点端 口b，起点器件与终点器件的相对位置：起点器件位于终点器件的右侧，距离为 d，net3的起点器件A1相关信息，net4的起点器件A2相关信息。这样，起点器 件和终点器件的相对位置，以及net3的起点器件A1即可查找到器件B1，并根 据起点端口a，终点端口b，以及起点器件A1和终点器件B1，即可恢复net3； 同理，也可恢复net4。

其中，起点器件与终点器件的相对位置信息可以是以起点器件为基点，终 点器件相对起点器件的位置偏移信息，或者，以终点器件为基点，起点器件相 对终点器件的位置偏移信息。

本实施例中，在为电路中各种类型的电路连线分别建立电路连线模型之前， 还可以基于电路在EDA工具中模拟的具体布局，建立坐标系，这样，电路中的 每一个器件都有其唯一的坐标，基于坐标即可查找到该器件。其中，可以以该 电路的左下角为原点，分别向右和向上建立X,Y坐标系；当然，还可以以其他 方式来建立坐标系。这样，电路连线模型中包括的各电路连线的起点器件相关 信息可以是该起点器件的坐标信息，各电路连线的终点器件相关信息可以是该 终点器件的坐标信息，起点器件与终点器件之间的相对位置信息也可以是起点 器件与终点器件间的坐标偏移。例如，参见图2所示，图2为某一电路，其中，net52011，net62012，net72013的起点端口均为SRB上的1端口，终点端口均为 CLMA上的2端口，且各电路连线的终点器件CLMA相对起点器件SRB在横 向上偏移了3，纵向上偏移了4，SRB2021的坐标为(1,1)，SRB2022的坐标为 (8,1)，SRB2023的坐标为(1,7)，CLMA2031的坐标为(4,5)，SRB2032的坐 标为(11,5)，SRB2033的坐标为(4,11)，也就是说，net5、net6、net7属于同 一种类型的电路连线，则该种类型的电路连线模型中的信息包括：起点器件SRB (也可以不包括该信息)、终点器件CLMA(也可以不包括该信息)，起点端口1， 终点端口2，起点器件与终点起点的相对位置信息(2,4)(即横向偏移2，纵向 偏移4)，起点坐标(1,1)、(3,3)、(6,6)，基于该电路模型，可以恢复出net5、 net6、net7。

其中，为了降低保存电路连线所占用的资源，电路连线模型中各电路连线 的起点器件相关信息可以是基于预设规则对该起点器件的横坐标和纵坐标进行 处理后得到的一个表征起点器件坐标的整数，各电路连线的终点器件相关信息 也可以是基于预设规则对该终点器件的横坐标和纵坐标进行处理后得到的一个 表征终点器件坐标的整数。其中，预设规则可以根据实际需要灵活设置，例如， 预设则可以是Z＝(X<<16)+Y，其中，X为横坐标，Y为纵坐标，Z为处理 后的值，用于存储在电路连线模型中。

需要说明的是，本实施例中，一个电路连线模型对应的一种类型的电路连 线的起点器件或终点器件的个数可以根据实际需要灵活设置。例如，为了保证 起点的唯一性，电路连线模型对应的某种类型电路连线的起点器件的个数为一 个，终点器件的个数可以是一个或至少两个。

S102、基于电路连线模型保存电路中的电路连线。

本实施例中，在构建电路连线模型之后，基于电路连线模型保存电路中的 电路连线。其中，可以将该电路对应的所有电路连线模型存储在一个中间文件 中。

在基于电路连线模型保存电路中的电路连线之后，在需要加载电路中某一 器件的电路连线时，基于电路连线模型即可将电路中该器件的各电路连线加载 出来。

本实施例提供一种电路连线保存方法，通过为电路中各种类型电路连线分 别建立电路连线模型，其中，同种类型的电路连线为各电路连线的起点器件、 终点器件及连接的端口均相同，电路连线模型中包括某种类型电路连线连接的 端口信息、以及该电路中、属于该种类型电路连线的各电路连线的起点器件相 关信息和终点器件相关信息，起点器件为电路连线起点连接的器件，终点器件 为电路连线终点连接的器件，并基于电路连线模型保存该电路中的电路连线， 也就是说，本实施例中，一个电路连线模型中包括一种类型的电路连线的相关 信息，并基于电路连线模型保存电路中的各电路连线，这样，相比现有把所有 的电路连线全部构造保存下来的方式，本实施例中通过基于电路连线的类型进 行归类，并基于电路连线的类型保存电路连线，可以节约大量的内存资源，提 高用户体验满意度。

实施例二：

为了更好的理解本发明，本实施例结合更加具体的示例进行说明。请参见 图3所示，图3为本发明第二实施例提供的电路连线保存方法的细化流程图， 该电路连线保存方法包括：

S301、基于FPGA芯片电路在EDA工具中模拟的具体布局建立坐标系。

参见图4所示，图4为整个FPGA芯片器件在EDA工具中模拟的具体布局， FPGA芯片电路中，器件具有高度重复的特性，如图4所示，每个如正方形401 所示的块中都包括一个电路模块，各电路模块中可能会存在相同的电路模块， 应当理解的是，各电路模块之间会存在电路连接。本实施例中，将每个如正方 形401所示的块中的电路成为格点。本实施例中，在左下角，建立坐标原点(0,0)， 分别向右和向上建立X、Y坐标系，以如正方形401所示的块为单元，建立格 点坐标系，这样，各格点就有了自己的格点坐标。

参见图5，图5为如图4所示的FPGA芯片中某一格点内部网表连线的结构， 同样以左下角为原点(0,0)，向右和向上分别建立X，Y坐标系(此处称为器件 坐标系)，这样，格点内部的每一个小的器件(称为device instance)，分别也有 了自己的相对坐标。基于格点坐标和器件坐标即可标识任一器件。

S302、为FPGA芯片电路中各种类型电路连线分别建立电路连线模型。

本实施例中，同种类型电路连线模型为：起点器件、终点器件、起点端口、 终点端口、起点器件与终点器件的相对位置均相同的电路连线。一个电路连线 模型对应一种类型的电路连线，一个电路连线模型中包括：其对应的某种类型 电路连线的起点器件、终点器件、起点端口、终点端口、起点器件和终点器件 的相对位置，FPGA芯片电路中属于该类型的各电路连线的起点器件坐标信息。 其中，起点器件和终点器件的相对位置为终点器件相对起点器件的坐标偏移， 各电路连线的起点器件坐标信息为根据预设规则对该起点器件的横坐标和纵坐 标进行处理后得到的一个表征起点器件坐标的整数。其中，一个电路模型中， 可以一个起点器件连接到多个终点器件，但不允许多个起点器件连接到一个终 点器件，这样，就可以保证基点的唯一性，从而基于起点器件的坐标和坐标偏 移找到终点器件的坐标，也就是说，一个电路模型对应的任一电路连线的起点 器件个数为一个，任一电路连线的终点器件的个数可以是一个或至少两个，需 要说明的是，属于同一种类型的各电路连线的起点器件个数相同，终点器件个 数相同。

其中，电路连线模型的保存格式可以如下：

[NETVIEW BEGIN]

[DRIVERREF WL_OV(STRUCTUREREF(DEVICEREF DQS))0 0]

[LOADREF S_IY3(STRUCTUREREF(DEVICEREF CIM))4 2]

[DEVICE BEGIN]

8060928 8061417 10420224 10420713 12779520 12780009 15138816 1513930517498112 17498601 20119552 20120041 22478848 22479337 24838144 2483863327197440 27197929 29556736 29557225 31916032 31916521 3342825 3427532834275817 5701632 5702121

[DEVICE END]

[NETVIEW END]

上述为一个完整的电路连线模型的数据存储，其中，“[DRIVERREF WL_OV(STRUCTUREREF(DEVICEREF DQS))0 0]”中的“WL_OV”为该类型电路连线 的起点端口，“DQS”为该类型电路连线的起点器件，“0 0”为该类型电路连线的 起点器件相对基点的坐标偏移(由于基点为起点器件，因此为“0 0”)； “[LOADREF S_IY3(STRUCTUREREF(DEVICEREF CIM))4 2]”中的“S_IY3”为 该类型电路连线的终点端口，“CIM”为该类型电路连线的终点器件，“4 2”为该类 型电路连线的终点器件相对基点的坐标偏移(由于基点为起点器件，因此，相 当于终点器件相当于起点器件的坐标偏移)，“8060928 806141710420224 10420713 12779520 12780009 15138816 15139305 17498112 1749860120119552 20120041 22478848 22479337 24838144 24838633 27197440 2719792929556736 29557225 31916032 31916521 3342825 34275328 34275817 57016325702121” 中的各个整数为属于该类型的各电路连线的起点器件的坐标，此处有27个起点坐标，因此，相当于由27条属于该类型的电路连线。上述例子表示有27根电 路连线使用了该电路连线模型，电路连线模型描述的是从DQS资源的WL_OV 端口连接到CIM资源的S_IY3端口的电路连线，他们之间的相对坐标是以起点 端口WL_OV所在的器件为基点，终点端口S_IY3所在的器件相对起点器件的 坐标偏移为X坐标偏移4，Y坐标偏移2。

S303、基于电路连接模型保存FPGA芯片电路中的电路连线。

将所有类型的电路连线对应的电路连线模型存储在一个中间文件中，这样 该文件就将整个FPGA芯片的所有的电路连接关系描述出来了。在EDA工具加 载电路连线的时候只需要从该中间文件中加载构建连线模型，就可以将FPGA 的所有电路连线加载进EDA工具中。

在EDA工具中想要使用电路连线时，给出该任意一个器件上的端口A，因 为器件是在格点坐标系中，所以其具有相对于整个FPGA器件的绝对坐标，又 因为端口A在构建的时候已经保存了具有自身特征的电路连线模型，所以在需 要获取端口A连接的电路连线时，端口A可以根据自身所在器件的绝对坐标以 及连接模型中起点和终点所在deviceinstance之间的坐标偏移来找到连线模型中 其他的节点所在的device instance信息，然后根据节点名字可以获取其对应的端 口信息，从而构建所需要的电路连线(device net)。

本实施例提供一种电路连线保存方法，通过为电路中各种类型电路连线分 别建立电路连线模型，其中，同种类型的电路连线为各电路连线的起点器件、 终点器件及连接的端口均相同，电路连线模型中包括某种类型电路连线连接的 端口信息、以及该电路中、属于该种类型电路连线的各电路连线的起点器件相 关信息和终点器件相关信息，起点器件为电路连线起点连接的器件，终点器件 为电路连线终点连接的器件，并基于电路连线模型保存该电路中的电路连线， 也就是说，本实施例中，一个电路连线模型中包括一种类型的电路连线的相关 信息，并基于电路连线模型保存电路中的各电路连线，这样，相比现有把所有 的电路连线全部构造保存下来的方式，本实施例中通过基于电路连线的类型进 行归类，并基于电路连线的类型保存电路连线，可以节约大量的内存资源，提 高用户体验满意度。

实施例三：

本实施例还提供了一种装置，参见图6所示，其包括处理器601、存储器 602及通信总线603，其中：

通信总线603用于实现处理器601和存储器602之间的连接通信；

处理器601用于执行存储器602中存储的一个或者多个计算机程序，以实 现上述实施例一和实施例二中的电路连线保存方法中的至少一个步骤。

本实施例还提供了一种存储介质，该存储介质包括在用于存储信息(诸如计 算机可读指令、数据结构、计算机程序模块或其他数据)的任何方法或技术中实 施的易失性或非易失性、可移除或不可移除的介质。存储介质包括但不限于RAM (Random AccessMemory，随机存取存储器),ROM(Read-Only Memory，只 读存储器),EEPROM(ElectricallyErasable Programmable read only memory，带 电可擦可编程只读存储器)、闪存或其他存储器技术、CD-ROM(Compact Disc Read-Only Memory，光盘只读存储器)，数字多功能盘(DVD)或其他光盘存储、 磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且 可以被计算机访问的任何其他的介质。

本实施例中的存储介质可用于存储一个或者多个计算机程序，其存储的一 个或者多个计算机程序可被处理器执行，以实现上述实施例一和实施例二中的 电路连线保存方法的至少一个步骤。

本实施例提供一种装置及存储介质，通过为电路中各种类型电路连线分别 建立电路连线模型，其中，同种类型的电路连线为各电路连线的起点器件、终 点器件及连接的端口均相同，电路连线模型中包括某种类型电路连线连接的端 口信息、以及该电路中、属于该种类型电路连线的各电路连线的起点器件相关 信息和终点器件相关信息，起点器件为电路连线起点连接的器件，终点器件为 电路连线终点连接的器件，并基于电路连线模型保存该电路中的电路连线，也 就是说，本实施例中，一个电路连线模型中包括一种类型的电路连线的相关信 息，并基于电路连线模型保存电路中的各电路连线，这样，相比现有把所有的 电路连线全部构造保存下来的方式，本实施例中通过基于电路连线的类型进行 归类，并基于电路连线的类型保存电路连线，可以节约大量的内存资源，提高 用户体验满意度。

可见，本领域的技术人员应该明白，上文中所公开方法中的全部或某些步 骤、装置中的功能模块/单元可以被实施为软件(可以用计算装置可执行的计算 机程序代码来实现)、固件、硬件及其适当的组合。在硬件实施方式中，在以上 描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如， 一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合 作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、 数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集 成电路，如专用集成电路。

以上内容是结合具体的实施方式对本发明实施例所作的进一步详细说明， 不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普 通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或 替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种电路连线保存方法，其特征在于，包括：

为电路中各种类型电路连线分别建立电路连线模型，同种类型的电路连线为各电路连线的起点器件、终点器件及连接的端口均相同，所述电路连线模型中包括某种类型电路连线连接的端口信息、以及所述电路中、属于该种类型电路连线的各电路连线的起点器件相关信息和终点器件相关信息，所述起点器件为电路连线起点连接的器件，所述终点器件为电路连线终点连接的器件；

基于所述电路连线模型保存所述电路中的电路连线。

2.如权利要求1所述的电路连线保存方法，其特征在于，所述同种类型的电路连线为各电路连线的起点器件、终点器件、起点器件与终点器件的相对位置、及连接的端口均相同；所述电路连线模型中包括的所述电路中、属于该种类型电路连线的各电路连线的终点信息为：所述电路连线模型对应的某种类型电路连线的起点器件与终点器件的相对位置信息。

3.如权利要求2所述的电路连线保存方法，其特征在于，所述起点器件与终点器件的相对位置信息包括所述终点器件相对所述起点器件的位置偏移信息。

4.如权利要求2所述的电路连线保存方法，其特征在于，所述为电路中各种类型电路连线分别建立电路连线模型之前，还包括：

基于所述电路在电子设计自动化EDA工具中模拟的具体布局，建立坐标系；

所述起点器件相关信息包括该起点器件的坐标消息。

5.如权利要求4所述的电路连线保存方法，其特征在于，所述起点器件相关信息包括基于预设规则对所述起点器件的横坐标和纵坐标进行处理后得到的一个表征所述起点器件坐标的整数。

6.如权利要求1所述的电路连线保存方法，其特征在于，所述电路连线模型对应的某种类型电路连线的起点器件的个数为一个。

7.如权利要求1所述的电路连线保存方法，其特征在于，所述基于所述电路连线模型保存所述电路中的电路连线之后，还包括：

在构建属于所述电路的器件的电路连线时，基于所述电路连线模型构建该器件的电路连线。

8.如权利要求1-7任一项所述的电路连线保存方法，其特征在于，所述电路为现场可编程逻辑阵列FPGA芯片电路。

9.一种装置，其特征在于，包括处理器、存储器及通信总线；

所述通信总线用于实现处理器和存储器之间的连接通信；

所述处理器用于执行存储器中存储的一个或者多个计算机程序，以实现如权利要求1至8中任一项所述的电路连线保存方法的步骤。

10.一种存储介质，所述存储介质存储有一个或者多个计算机程序，所述一个或者多个计算机程序可被一个或者多个处理器执行，以实现如权利要求1至8中任一项所述的电路连线保存方法的步骤。