JP2967174B2

JP2967174B2 - 設計装置

Info

Publication number: JP2967174B2
Application number: JP1225874A
Authority: JP
Inventors: 誠山田
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1989-08-31
Filing date: 1989-08-31
Publication date: 1999-10-25
Anticipated expiration: 2014-10-25
Also published as: JPH0388071A

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術（第９図）発明が解決しようとする課題課題を解決するための手段作用実施例本発明の原理説明（第１、２図）本発明の一実施例（第３〜８図）発明の効果［概要］パーソナルコンピュータあるいはワークステーション
上で稼働する半導体設計装置に関し、設計データの一部
に変更があった場合、始めから全てをやり直すのではな
く、部分的なLSIの設計を行うことができる半導体設計
装置を提供することを目的とし、論理回路を設計するた
めの設計用データベースを作成する設計用データベース
作成手段と、前記設計用データベースに基づいて配置・
配線を行うレイアウト設計手段と、前記レイアウト設計
手段により既にレイアウト処理が終了した設計済データ
を保存する設計済データ保存手段と、前記設計済データ
保存手段に保存した設計済データを再現する設計済デー
タ再現手段とを備えた設計装置であって、前記設計済デ
ータ再現手段は、部分的な設計変更のために前記設計用
データベースを再作成する段階若しくは以前に設計した
論理回路と同じような機能を持つ論理回路を設計する段
階において、論理回路が変更されても変更されなかった
部分の保存された設計済データを前記設計用データベー
ス上に再現してレイアウト処理ができるように構成す
る。

〔産業上の利用分野〕

本発明は、設計装置に係り、詳しくは、パーソナルコ
ンピュータあるいはワークステーション上で稼働する半
導体設計装置に関する。

回路動作が高速化されたLSIでは、論理回路設計を行
った後の仮容量によるシミュレーションだけでは十分な
評価ができなくなってきており、レイアウト後の特性評
価が重要になっている。現在、ホスト・コンピュータ上
で処理するレイアウトシステムが半導体メーカで使用さ
れているが、一括したバッチ処理になっており、レイア
ウト後の実容量シミュレーションでエラーが発生する
と、顧客側で回路修正、メーカーで再レイアウトを繰り
返し行わなければならない。短時間での開発を要求され
る現在ではこうしたやりとりに費やす時間が大きな問題
点となる。このため、回路の特性を評価しながらレイア
ウト設計のできるシステムが要求されている。

また、所望の特性を得るため回路変更を必要とするこ
とがあるが、すでにレイアウトした結果が消滅するのは
作業工数上大きな損失である。さらに、過去に設定した
LSIデータは、重要な資産であるにもかかわらず、一部
でも違った部分があると再利用できないのが現状であ
る。このため、レイアウトデータを保存し、回路の多少
の変更があっても、変更のない部分を再現できる必要が
ある。

〔従来の技術〕

従来この種のLSI設計装置としては、例えば第９図に
示すように半導体メーカーが有するホスト・コンピュー
タによる一括バッチ処理でレイアウト、容量算出、実容
量シミュレーションを行うものがある。第９図はLSI製
造の処理フローであり、図中Pn（ｎ＝１、２…）はフロ
ーの各ステップを示している。この図において、まず、
P₁の機能設計（functional design）ではシステム使用
（LSIのユーザが発注時に定める外部条件、設計要項な
ど）基づきLSIの機能仕様（function specification）
を作成し、LSIの動作の詳細を設計する。この場合、機
能記述言語（function description language）や状態
遷移図（state transition diagram）を用いながら、LS
Iの内部動作を論理的資源と信号の流れの組合わせとし
て定めていく。論理ブロックの機能レジスタ類のビット
幅・個数、制御線、バス線の数・使用法、クロックの種
類・使用法など、LSIのアーキテクチャが機能設計によ
り決定される。機能記述された設計データは、設計検証
のため機能ベリファイヤ、機能シミュレーションなどに
よってチェックを受けた後、次の論理設計工程（ステッ
プP₂）に渡される。

P₂では、機能設計データに基づきLSIがNAND、インバ
ータ等の論理ゲートを単位としたレベルにまで具体化す
る論理設計（logic design）を行うとともに、プロセス
条件によって異なってくる伝搬遅延やファンアウト制約
を考慮し論理シミュレーションにより最適化を図る。機
能設計においてはLSIの動作に主眼をおいて設計作業が
進められていたのに対して、論理設計ではゲートとゲー
トの接続関係、即ち論理回路構造に主眼をおいた設計が
行われ、構造記述言語や論理図を使用して設計を進め
る。論理設計のときに使用する基本ゲートは、デバイス
設計、回路設計を経てあらかじめ準備されている論理セ
ルライブラリ（celllibrary）のメニューを利用して行
う。通常、論理セルライブラリには簡単な基本ゲートの
ほかに、複合ゲート、フリップフロップ、３ステートド
ライバといった数〜十数ゲート規模のセルが含まれてお
り、設計の便宜がはかられている。論理設計では、各ゲ
ートの電気的性能から予測した遅延値を与え、遅延シュ
ミレーションを行って、クリティカルパスの遅延時間の
チェック、レース（Race）、ハザード（Hazard）等のチ
ェックを行う。しかし、最終的なレイアウト結果を反映
した遅延シミュレーションてはないため、配線遅延（me
dia delay）の精度は低く、したがって、概略チェック
と位置付けるのが妥当である。より精度の高いチェック
が必要な場合には、レイアウト終了後、レイアウト結果
を反映した遅延シミュレーションによる確認が必要であ
る。

P₃のレイアウト設計ではトランジスタ、抵抗等の素子
またはブロックの配置を決め、これらの素子間の配線経
路決定を行ってLSIマスクのパターンを設計する。この
際、製造条件からの制約（パターン・ルール）を考慮し
つつ、ブロック面積またはチップ面積を可能な限り小さ
くする必要がある。このため、各レベル（セル、ブロッ
ク等）の配置・配線の最適化を行う。自動化された設計
システムの場合にも、回路特性の算出は必要である。こ
のため、P₄でレイアウト結果から個々の配線長を算出
し、抵抗・容量等に換算して実容量を算出し、P₅で実容
量シミュレーションを行って遅延チェックをする。すな
わち、P₅の実容量シミュレーションではレイアウト設計
により所望の性能のLSIが設計できたか否かを検証する
ものであり、P₆で所望の特性のものが実現できたときは
レイアウト設計完了と判断してP₇でマスクパターンとな
る製造データを作成して処理を終了し、所望の特性のも
のが得られなかったときはその程度に応じてP₂での回路
変更又はP₃でのレイアウト設計に戻る。上記P₃〜P₅のレ
イアウト実容量算出および実容量シミュレーションはバ
ッチ処理により行われ、P₃のレイアウト設計も殆どが自
動配置・配線処理により行われている。

〔発明が解決しようとする課題〕

しかしながら、このような従来のLSI設計装置にあっ
ては、ホスト・コンピュータによる一括バッチ処理でレ
イアウト、容量算出、実容量シミュレーションを行って
いたため、LSIの高速化に伴い特定パスやクリティカル
・ネットのスピードの評価が厳しくなってくると、リラ
ンの回数が多くなってくる。また、過去に設計したデー
タと全く同一のLSIを設計するのであれば、データの再
利用も可能であったが、一部でも変更があると始めから
やり直す必要がある。したがって、実容量シミュレーシ
ョンでエラーが発生すると、論理変更又は再レイアウト
を繰り返し行わなければならず、論理変更の場合、すで
に終了したレイアウトデータを消失してしまうなど、設
計期間が長くなるという問題点や、バッチ処理のために
特定パスに対して設計者が所望する特性を反映できない
という問題点が生じていた。

そこで本発明は、設計データの一部に変更があった場
合、始めから全てをやり直すのではなく、部分的なLSI
の設計を行うことができる半導体設計装置を提供するこ
とを目的とする。

〔課題を解決するための手段〕

本発明による設計装置は上記目的達成のため、論理回
路を設計するための設計用データベースを作成する設計
用データベース作成手段と、前記設計用データベースに
基づいて配置・配線を行うレイアウト設計手段と、前記
レイアウト設計手段により既にレイアウト処理が終了し
た設計済データを保存する設計済データ保存手段と、前
記設計済データ保存手段に保存した設計済データを再現
する設計済データ再現手段とを備えた設計装置であっ
て、前記設計済データ再現手段は、部分的な設計変更の
ために前記設計用データベースを再作成する段階若しく
は以前に設計した論理回路と同じような機能を持つ論理
回路を設計する段階において、論理回路が変更されても
変更されなかった部分の保存された設計済データを前記
設計用データベース上に再現してレイアウト処理ができ
るように構成されている。

〔作用〕

本発明では、設計済データ保存手段に全部又は一部の
設計データを保存し、設計済データ再現手段により論理
変更等によって再作成された設計用データベースに、変
更のない部分の設計済データのみを再現して格納するよ
うにしている。

したがって、論理変更を行った場合や以前に設計した
データを再利用する場合には、変更のない部分はそのま
ま再現されるため、変更箇所のみやり直しとなる。この
ため、変更箇所のみの修正で所望のLSIを設計でき、設
計資源の有効利用が図れる。

また、論理回路図とレイアウト図を同時に同一画面を
表示し、個別セル、個別ネット単位に配置・配線できる
ようにし、随時配線容量を算出できるようにしている。

したがって、配置・配線されたデータは、確実に所望
の特定を持つことになり、設計者の所望する特性をLSI
設計に十分に反映させることができる。

〔原理説明〕

最初に本発明の原理から説明する。第１、２図は本発
明の原理を説明するための図であり、本発明は第１図に
示すように部分的な回路変更時に非変更部の特性を保証
するため、変更に関与しなかった部分のレイアウト状態
を再現する機能および第２図に示すように、論理回路図
とレイアウト図を同一画面に表し、相互の参照を容易に
するレイアウト処理部からなる。第１図において、１は
回路変更されても変更されなかった部分の設計データが
再現される機能を有するLSI設計装置（設計装置）であ
り、LSI設計装置１は入力された論理回路データを基に
階層展開し結線データを作成する設計用データベース作
成部（設計用データベース作成手段）２と、設計用デー
タベース作成部２で作成した結線データに基づいて主と
して配置・配線処理を行うレイアウト設計処理部３と、
レイアウト処理された物理データを抽出し設計済データ
を保存する設計済データ保存部４と、設計用データベー
ス作成部２で作成されたデータベース上に抽出された物
理データを格納する設計済データ再現部（設計済データ
再現手段）５と、により構成されている。

また、第２図に示すようにレイアウト処理部（設計装
置）６は、論理図を表す論理回路データ７とレイアウト
図を表すレイアウトデータ８の対応関係を制御する制御
部（制御手段）９と、論理回路図とレイアウト図を同一
画面に同時に表示する表示手段10aおよび同一画面に同
時に表示された論理回路図とレイアウト図により個別に
セルの配置とネットの配線を実行処理し、処理中に後述
する配線容量算出部（配線容量算出手段）11に各ネット
の配線容量算出を指示する配置・配線手段10aからなる
レイアウト実行部（表示手段）10と、レイアウト実行部
10から指示に従って各ネットの配線容量を算出する配線
容量算出部11と、により構成されている。

以上の構成において、第１図のように全部又は一部の
設計データを保存し、論理変更等によって再作成された
設計用データベースに、変更のない部分の物理データの
みを再現して格納するようにしている。したがって、論
理変更を行った場合や以前に設計したデータを再利用す
る場合には、変更のない部分は再現されるため、変更箇
所のみやし直しとなる。このため、変更箇所のみの修正
でLSIの設計が可能になるとともに、以前に設計したデ
ータを再利用でき、LSI設計期間の大幅な短縮を図るこ
とができる。

また、第２図のように論理回路図とレイアウト図を同
時に同一画面に表示し、個別セル、個別ネット単位に配
置・配線できるようにし、随時配線容量を算出できるよ
うにしている。したがって、配置・配線されたデータ
は、確実に所望の特性を持つことになり、論理設計者で
あるユーザ自身で所望の特性を持つLSIを設計すること
が可能になる。

〔実施例〕

以下、上記基本原理に基づいて実施例を説明する。第
３〜８図は本発明に係る設計装置の一実施例を示す図で
あり、本実施例は本発明をパーソナルコンピュータ上で
稼動する半導体設計装置に適用した例である。

まず、構成を説明する。第３図はシステム構成を示す
図である。第３図において、21はシステムバスであり、
システムバス21を介して中央処理装置（CPU）22、メモ
リ23、マウスを有するキーボード24、プリンタ25および
CRT等の表示器26が接続されている。中央処理装置（CP
U）22は後述する所定のプログラムに基づいてレイアウ
トを行う機能を有し、メモリ23には中央処理装置（CP
U）22が行う処理を規定したプログラムとその処理を実
行するのに必要な情報が予め記憶されており、また、レ
イアウト結果が格納される。キーボード24は設計者がプ
ログラムおよびその処理に必要な情報を入力したり、中
央処理装置（CPU）22に対して各プログラムの実行開始
を指示あるいはレイアウト結果をプリンタ25または表示
器26に出力させるためのものである。

第４図は第３図に示したシステムで動作するレイアウ
ト設計装置の機能ブロック図である。第４図において、
論理階層展開部31はモジュール単位の回路図面データに
基づきレイアウト処理用データベースの作成および回路
図面との対応付けを行い、不要セル／ネット削除処理部
32は、ユーザマクロを繰り返し使用する場合、回路構成
上不要となるセルおよびネットを削除する。また、線種
伝播設定部33はクロック系のネット等に対して特殊処
理、例えば外部端子アサイン情報の設定、線種の伝播、
ネクノロジー処理を必要とする場合各種パラメータを設
定し、これらのデータをレイアウト・エディタ34および
自動配置処理部35に出力する。レイアウト・エディタ34
は自動配置処理部35で行う自動処理の前処理として配置
制御のために配置領域指定・個別位置指定を行うととも
に、自動配置終了後は配置位置の修正や特定ネットの配
線指定を行う。この場合、レイアウト作業はマウスのみ
で行い、コマンドはポップアップメニューとアイコン領
域で指示する。また、表示器26には論理回路図とレイア
ウト図が画面左右に同時に表示され、表示領域の変更が
可能である。自動配置処理部35はユーザマクロ単位に所
属するセルを、指定領域内に自動配置するとともに、部
分指定されたセル以外の残りのセルを自動配置し、外部
端子以外のセルは全て自動配置する。ここで、ユーザマ
クロの配置領域指定や個別セルの位置指定はレイアウト
・エディタ34で行う。レイアウトデータ保存部36はレイ
アウト・エディタ34および自動配置処理部35でレイアウ
トされたレイアウト済データを保持し、レイアウトデー
タ再現部37はレイアウトデータ保存部36で保存したデー
タベースと比較し、回路データが一致するもののみ再現
する。これにより、一度レイアウトしたものをもう一度
論理変更しようとするとき、既にレイアウトしたものの
うち変更に関与しなかったものをそのまま再現すること
ができる。上記論理階層展開部31、不要セル／ネット削
除処理部32および線種伝播設定部33は全体として前記設
計用データベース作成部２を構成するとともに、レイア
ウト・エディタ34および自動配置処理部35は前記レイア
ウト設計処理部３を構成し、レイアウトデータ保存部36
およびレイアウトデータ再現部37は設計済データ保存部
４および設計済データ再現部５にそれぞれ相当する。

レイアウト情報の言語出力部38はレイアウト済データ
を基に論理結線情報の言語出力ファイルにレイアウト情
報を追加する。また、配線容量算出部39は実配線容量を
算出するが、配線データがない場合は端子間を水平・垂
直線分のみで結んだ最短距離で実配線容量を算出する。
配線容量の言語出力部40は配線容量算出部39で算出した
実配線容量を実容量シミュレーションに用いる言語形式
で出力する。ここで、所定の言語形式で記述された実配
線容量はCAD側の論理シミュレーションの方に渡される
が、従来例ではレイアウトした実配線容量ではなく、レ
イアウト前の見積りの配線容量したシミュレーションで
きなかったものが、本実施例ではレイアウトした後にCA
D側に渡すことによって実際のスピード（遅延時間等）
が見れるようになる。

次に作用を説明する。

第５図はレイアウト設計のプログラムを示すフローチ
ャートである。

プログラムが開始すると、まず、P₁₁でレイアウト処
理用データベースの作成および回路図面との対応付けを
行い、P₁₂でマクロの繰り返し使用等による回路構成上
不必要なセル、ネットを削除する。次いで、P₁₃で外部
端子アサイン情報の設定、線種の伝播、テクノロジー毎
処理し、P₁₄でレイアウトデータ保存部36で保存したレ
イアウト済保存データを再現するか否かを判別する。す
なわち、P₁₄ではレイアウトデータ保存部36で保存した
データをデータベースと比較し、回路データが一致する
もののみ再現する。保存したデータとデータベースの回
路データが一致したときはP₁₅でレイアウトデータ保存
部36からレイアウトデータ再現部37によりレイアウトデ
ータを再現し、保存データの再現をしないときはそのま
まP₁₆に進む、P₁₆では自動配置を行うか否かを判別し、
自動配置を行うときはP₁₇で一部または全セルを自動配
置するとともに、マクロの指定領域内で自動配置する。
自動配置を行わないときはP₁₇をジャンプしてP₁₈に進
み、P₁₈でマニュアルにより配置、配線を行うか否かを
判別する。マニュアルを行うときはP₁₉レイアウト・エ
ディタ34によりマニュアルにより配置、配線の指定およ
び修正を行うとともに、自動制御パラメータを設定し、
マニュアルを行わないときはP₁₉をジャンプしたP₂₀に進
む。P₂₀では自動配置あるいはレイアウト・エディタに
より所望のレイアウト設計が作成できたか否かを判別
し、所望のレイアウトができたときはP₂₁以降のステッ
カに進み、そうでないときはP₁₆に戻る。P₂₁ではレイア
ウトデータを保存するか否かを判別し、レイアウトデー
タを保存するときはP₂₂でレイアウトデータ保存部36に
よりレイアウト済データを保存し、レイアウトデータを
保存しないときはそのままP₂₃に進む。P₂₃ではレイアウ
ト済データに基づきレイアウト情報を出力するか配線容
量を算出するかを選択し、レイアウト情報を出力する場
合はP₂₄で論理結線情報の言語出力ファイルにレイアウ
ト情報を追加する。一方、配線容量を算出する場合はP
₂₅で配線容量算出部39により実配線容量を算出するとと
もに、配線データがない場合は端子間を水平・垂直線分
のみで結んだ最短距離で実容量算出を算出し、P₂₆で算
出した配線容量を論理シミュレーションで用いる言語形
式で出力する。次いで、P₂₇でレイアウト情報の出力お
よび配線容量算出が終了したか否かを判別し、終了した
ときは本フローの処理を終え、終了していないときはP
₂₃に戻る。

第６〜８図はインタラクティブなレイアウト・エディ
タ34により、表示器26に表示された画面表示例であり、
第６図はレイアウト・エディタ34の初期画面、第７、８
図は第６図中のある名前を選択することにより論理回路
図とレイアウト図を同時に同一画面に表示した画面であ
る。本システムは具体的には以下の操作により動作す
る。

まず、本システムの初期画面として第４図に示すよう
なシステム構成図が表示器26に表示される（図示略）。
この初期画面より起動すべきプログラムをマウスで選択
すると、レイアウト・エディタ34以外を選択した場合に
はそのまま処理の実行に入る。レイアウト・エディタ34
はインタラクティブ処理のためエディタ起動時には第６
図に示すレイアウト・エディタ34初期画面に切り換わ
る。エディタ起動時には論理回路図面の階層情報が表示
され、具体的には同図中画面左が階層情報画面、画面右
がチップ全体のレイアウト図である。なお、図中上部の
欄はマウスによりコマンドを指示するためのアイコンで
ある。第６図において、例えば表内の“P"で表示される
名前を選択すると、第７、８図に示す論理回路図を表れ
る。第８図には第７図に示す論理回路図およびレイアウ
ト図の要部の一部を取り出して拡大した図であり、図中
41、42はパッド、43、44はIO、45、46は内部セルを示し
ている。また、第６図に示す表内の“M"で示される名前
は直前のページ内に存在するユーザマクロを示してお
り、これを選択することによりユーザマクロ内の論理回
路図に対し、レイアウト作業が実行できる。

このように、インタラクティブなレイアウト・エディ
タにおいて、論理回路図とレイアウト図を同時に同一画
面に表示した画面が示される。また、表示領域は簡単に
変更可能で対応付けられた論理回路図とレイアウト図を
使用して、個別にセル、ネットを配置・配線していく。
その中で、配線容量を算出するコマンドを選択し、ある
ネットをマウス等で指示すると、そのネットの配線容量
を計算して画面に表示する。すなわち、レイアウト・エ
ディタ34の中で直接容量計算しながらレイアウトできる
ようになる。

以上説明したように、本実施例によれば設計途中での
論理変更に対しては、それまでに終了した設計データを
保存し、変更のない部分はもとのまま再現できるため、
変更箇所のみの修正で所望のLSIを設計でき、以前に設
定したデータを再利用することができる。したがって、
LSIの規模が大きくなっている現在の現況下において、
例えば回路の中で数箇所直したときに何万ゲートのレイ
アウトに対してレイアウトの変更があった場合に、殆ど
のものが失われてもう一回やり直すといった事態が避け
られ、資産の有効利用が図られとともに、LSI開発期間
が大幅に短縮される。

また、インタラクティブな配置・配線においては、随
時配線容量を算出しその値が希望する値と違っていない
か評価でき、評価後はその場で配置・配線を修正できる
ため、設計者の所望する特性を十分反映させたLSIを設
計することができる。このようなことから、LSIの性能
向上とLSI設計資源の有効利用とLSI設計期間の大幅な短
縮に寄与するところが大きい。

〔発明の効果〕

本発明によれば、部分的な設計変更がされても、全デ
ータのレイアウトをし直すのではなく、変更箇所のみの
修正で所望の半導体を設計することができる。したがっ
て、本発明によれば、設計データの一部に変更があった
場合、始めから全てをやり直すのではなく、部分的なLS
Iの設計を行うことができる。

【図面の簡単な説明】

第１、２図は本発明の原理説明図、第３〜８図は本発明に係る設定装置の一実施例を示す図
であり、第３図はそのシステム構成図、第４図はその機能ブロック図、第５図はそのレイアウト設計のプログラムを示すフロー
チャート、第６図はそのレイアウト・エディタの初期画面の画面表
示例を示す図、第７、８図はそのインタラクティブなレイアウト・エデ
ィタの画面表示例を示す図、第９図は従来のLSI製造の処理フローを示す図である。１……LSI設計装置（設計装置）、２……設計用データベース作成部（設計用データベース
作成手段）、３……レイアウト設計処理部（レイアウト設計処理手
段）、４……設計済データ保存部（設計済データ保存手段）、５……設計済データ再現部（設計済データ再現手段）、６……レイアウト処理部図（設計装置）、７……論理回路データ、８……レイアウトデータ、９……制御部（制御手段）、 10……レイアウト実行部（表示手段）、 10a……表示手段、 10b……配置・配線手段、 11……配線容量算出部（配線容量算出手段）、 21……システムバス、 22……中央処理装置（CPU）、 23……メモリ、 24……キーボード、 25……プリンタ、 26……表示器（表示手段）、 31……論理階層展開部、 32……不要セル／ネット削除処理部、 33……線種伝播設定部、 34……レイアウト・エディタ、 35……自動配置処理部、 36……レイアウトデータ保存部、 37……レイアウトデータ再現部、 38……レイアウト情報の言語出力部、 39……配線容量算出部、 40……配線容量の言語出力部、 41、42……パッド、 43、44……IO、 45、46……内部セル。

Claims

(57)【特許請求の範囲】

【請求項１】論理回路を設計するための設計用データベ
ースを作成する設計用データベース作成手段と、前記設計用データベースに基づいて配置・配線を行うレ
イアウト設計手段と、前記レイアウト設計手段により既にレイアウト処理が終
了した設計済データを保存する設計済データ保存手段
と、前記設計済データ保存手段に保存した設計済データを再
現する設計済データ再現手段とを備えた設計装置であっ
て、前記設計済データ再現手段は、部分的な設計変更のため
に前記設計用データベースを再作成する段階若しくは以
前に設計した論理回路と同じような機能を持つ論理回路
を設計する段階において、論理回路が変更されても変更
されなかった部分の保存された設計済データを前記設計
用データベース上に再現してレイアウト処理ができるよ
うに構成されたことを特徴とする設計装置。