JPH0388071A

JPH0388071A - 設計装置

Info

Publication number: JPH0388071A
Application number: JP1225874A
Authority: JP
Inventors: Makoto Yamada; 誠山田
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1989-08-31
Filing date: 1989-08-31
Publication date: 1991-04-12
Anticipated expiration: 2014-10-25
Also published as: JP2967174B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術　　　　　　（第９図）発明が解決しようとする課題課題を解決するための手段作用実施例本発明の原理説明　　（第１．２図）本発明の一実施例　　（第３〜８図）発明の効果〔概要〕レイアウトデータの保存・再現が可能であって、随時配
線容量を評価しながら、インタラクティブに配置・配線
が行える設計装置に関し、個別ゲート単位にインタラク
ティブな配置・配線を行い、随時配線容量を計算して特
性を評価することかでき、部分的な設計データの保存・
再現を実現可能なＬＳＩ設計装置を提供することを目的
とし、論理回路を設計するための設計用データベースを作成す
る設計用データベース作成手段と、前記設計用データベ
ースに基づいて配置・配線を行うレイアウト設計手段と
、前記レイアウト設計手段により既にレイアウト処理が
終了した設計済データを保存する設計済データ保存手段
と、前記設計済データ保存手段に保存した設計済データ
を再現する設計済データ再現手段とを備えた設計装置で
あって、前記設計済データ再現手段は、部分的な設計変
更のために前記設計用データベースを再作成する段階若
しくは以前に設計した論理回路と同じような機能を持つ
論理回路を設計する段階において、保存された設計済デ
ータを論理回路が変更されても変更されなかった部分が
前記設計用データベース上に再現するように構成する。

また、論理回路図を表示するための論理情報とレイアウ
ト図を表示するためのレイアウト情報とを対応付ける制
御手段と、前記制御手段により制御され、論理回路図と
レイアウト図を同一画面に同時に表示する表示手段と、
前記表示手段に表示された論理回路に結線された配線の
容量を算出する配線容量算出手段とを備え、同一画面に
同時に表示された論理回路図とレイアウト図を用いて配
置・配線を行う際、随時配線容量が算出でき、その配線
の特性を評価しながらレイアウト処理ができるように構
成する。

〔産業上の利用分野〕

本発明は、設計装置に係り、詳しくは、パーソナルコン
ピュータあるいはワークステーション上で稼動し、レイ
アウトデータの保存・再現が可能であって、随時配線容
量を評価しながら、インタラクティブに配置・配線が行
える半導体設計装置に関する。

回路動作が高速化されたＬＳＩでは、論理回路設計を行
った後の仮容量によるシミュレーションだけでは十分な
評価ができなくなってきており、レイアウト後の特性評
価が重要になっている。現在、ホスト・コンピュータ上
で処理するレイアウトシステムが半導体メーカで使用さ
れているが、−括したバッチ処理になっており、レイア
ウト後の実容量シミュレーションでエラーが発生すると
、顧客側で回路修正、メーカーで再レイアウトを繰り返
し行わなければならない。短期間での開発を要求される
現在ではこうしたやりとりに費やす時間が大きな問題点
となる。このため、回路の特性を評価しながらレイアウ
ト設計のできるシステムが要求されている。

また、所望の特性を得るため回路変更を必要とすること
があるが、すでにレイアウトした結果が消滅するのは作
業工数上大きな損失である。さらに、過去に設計したＬ
ＳＩデータは、重要な資産であるにもかかわらず、一部
でも違った部分があると再利用できないのが現状である
。このため、レイアウトデータを保存し、回路に多少の
変更があっても、変更のない部分を再現できる必要があ
る。

〔従来の技術〕

従来この種のＬＳＩ設計装置としては、例えば第９図に
示すように半導体メーカーが有するホスト・コンピュー
タによる一括バッチ処理でレイアウト、容量算出、実容
量シミュレーションを行うものがある。第９図はＬＳＩ
製造の処理フローであり、図中Ｐｎ（ｎ＝１．２・・・
）はフローの各ステップを示している。この図において
、まず、Ｐ。

の機能設計（ｆｕｎｃｔｉｏｎａｌ　ｄｅｓｉｇｎ）で
はシステム使用（ＬＳＩのユーザが発注時に定める外部
条件、設計要項など）基づきＬＳＩの機能仕様（ｆｕｎ
ｃｔｉｏｎｓｐｅｃｉｆｉｃａｔｉｏｎ）を作成し、Ｌ
ＳＩの動作の詳細を設計する。この場合、機能記述言語
（ｆｕｎｃｔｉｏｎ　ｄｅ−ｓｃｒｉｐｔｉｏｎ　ｌａ
ｎｇｕａｇｅ）や状態遷移図（ｓｔａｔｅ　ｔｒａｎｓ
ｉｔｉｏｎ　ｄｉａｇｒａｍ）を用いながら、ＬＳＩの
内部動作を論理的資源と信号の流れの組合わせとして定
めてい（。論理ブロックの機能レジスタ類のビット幅・
個数、制御線、バス線の数・使用法、クロックの種類・
使用法など、ＬＳＩのアーキテクチャが機能設計により
決定される。機能記述された設計データは、設計検証の
ため機能ペリファイヤ、機能シミュレーションなどによ
ってチエツクを受けた後、次の論理設計工程（ステップ
Ｐｔ）に渡される。

Ｐ２では、機能設計データに基づきＬＳＩがＮＡＮＤ、
インバータ等の論理ゲートを単位としたレベルにまで具
体化する論理設計（ｌｏｇｉｃ　ｄｅｓｉｇｎ）を行う
とともに、プロセス条件によって異なってくる伝搬遅延
やファンアウト制約を考慮し論理シミュレーションによ
り最適化を図る。機能設計においてはＬＳＩの動作に主
眼をおいて設計作業が進められていたのに対して、論理
設計ではゲートとゲートの接続関係、即ち論理回路構造
に主眼をおいた設計が行われ、構造記述言語や論理図を
使用して設計を進める。論理設計のときに使用する基本
ゲートは、デバイス設計、回路設計を経てあらかじめ準
備されている論理セルライブラリ（ｃｅｌｌ−１ｉｂｒ
ａｒｙ）のメニューを利用して行う。通常、論理セルラ
イブラリには簡単な基本ゲートのほかに、複合ゲート、
フリップフロップ、３ステートドライバといった数〜十
数ゲート規模のセルが含まれており、設計の便宜がはか
られている。論理設計では、各ゲートの電気的性能から
予測した遅延値を与え、遅延シミュレーションを行って
クリティカルパスの遅延時間のチエツク、レース（Ｒａ
ｃｅ）、ハザード（Ｈａｚａｒｄ）等のチエツクを行う
。しかし、最終的なレイアウト結果を反映した遅延シミ
ニレ−ジョンではないため、配線遅延（ｍｅｄｉａ　ｄ
ｅｌａｙ）の精度は低（、したがって、概略チエツクと
位置付けるのが妥当である。より精度の高いチエツクが
必要な場合には、レイアウト終了後、レイアウト結果を
反映した遅延シミュレーションによる確認が必要である
。

Ｐ、のレイアウト設計ではトランジスタ、抵抗等の素子
またはブロックの配置を決め、これらの素子間の配線経
路決定を行ってＬＳＩマスクのパターンを設計する。こ
の際、製造条件からの制約（パターン・ルール）を考慮
しつつ、ブロック面積またはチップ面積を可能な限り小
さくする必要がある。このため、各レベル（セル、ブロ
ック等）の配置・配線の最適化を行う。自動化された設
計システムの場合にも、回路特性の算出は必要である。

このため、Ｐ４でレイアウト結果から個々の配線長を算
出し、抵抗・容量等に換算して実容量を算出し、Ｐ、で
実容量シミエレーシゴンを行って遅延チエツクを行う。

すなわち、Ｐ、の実容量シミュレーションではレイアウ
ト設計により所望の性能のＬＳＩが設計できたか否かを
検証するものであり、Ｐ６で所望の特性のものが実現で
きたときはレイアウト設計完了と判断してＰ７でマスク
パターンとなる製造データを作成して処理を終了し、所
望の特性のものが得られなかったときはその程度に応じ
てＰ２での回路変更又はＰ３でのレイアウト設計に戻る
。上記Ｐ、〜Ｐ、のレイアウト実容量算出および実容量
シ逅ユレーシａンはバッチ処理により行われ、Ｐ、のレ
イアウト設計も殆どが自動配置・配線処理により行われ
ている。

〔発明が解決しようとする課題〕

しかしながら、このような従来のＬＳＩ設計装置にあっ
ては、ホスト・コンピュータによる一括バッチ処理でレ
イアウト、容量算出、実容量シ旦ニレ−ジョンを行って
いたため、ＬＳＩの高速化に伴い特定パスやクリティカ
ル・ネットのスピードの評価が厳しくなってくると、リ
ランの回数が多くなってくる。また、過去に設計したデ
ータと全く同一のＬＳＩを設計するのであれば、データ
の再利用も可能であったが、一部でも変更があると始め
からやり直す必要がある。したがって、実容量シ稟ニレ
−ジョンでエラーが発生すると、論理変更又は再レイア
ウトを繰り返し行わなければならず、論理変更の場合、
すでに終了したレイアウトデータが消失してしまうなど
、設計期間が長くなるという問題点や、バッチ処理のた
めに特定パスに対して設計者が所望する特性を反映でき
ないという問題点が生じていた。

そこで本発明は、個別ゲート単位にインタラクティブな
配置・配線を行い、随時配線容量を計算して特性を評価
することができ、部分的な設計データの保存・再現を実
現可能なＬＳＩ設計装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明による設計装置は上記目的達成のため、論理回路
を設計するための設計用データベースを作成する設計用
データベース作成手段と、前記設計用データベースに基
づいて配置・配線を行うレイアウト設計手段と、前記レ
イアウト設計手段により既にレイアウト処理が終了した
設計済データを保存する設計済データ保存手段と、前記
設計済データ保存手段に保存した設計済データを再現す
る設計済データ再現手段とを備えた設計装置であって、
前記設計済データ再現手段は、部分的な設計変更のため
に前記設計用データベースを再作成する段階若しくは以
前に設計した論理回路と同じような機能を持つ論理回路
を設計する段階において、保存された設計済データを論
理回路が変更されても変更されなかった部分が前記設計
用データベース上に再現するように構成されている。

また、論理回路図を表示するための論理情報とレイアウ
ト図を表示するためのレイアウト情報とを対応付ける制
御手段と、前記制御手段により制御され、論理回路図と
レイアウト図を同一画面に同時に表示する表示手段と、
前記表示手段に表示された論理回路に結線された配線の
容量を算出する配線容量算出手段とを備え、同一画面に
同時に表示された論理回路図とレイアウト図を用いて配
置・配線を行う際、随時配線容量が算出でき、その配線
の特性を評価しながらレイアウト処理ができるように構
成されている。

〔作用〕

本発明では、設計済データ保存手段に全部又は一部の設
計データを保存し、設計済データ再現手段により論理変
更等によって再作成された設計用データベースに、変更
のない部分の設計済データのみを再現して格納するよう
にしている。

したがって、論理変更を行った場合や以前に設計したデ
ータを再利用する場合には１．変更のない部分はそのま
ま再現されるため、変更箇所のみやり直しとなる。この
ため、変更箇所のみの修正で所望のＬＳＩを設計でき、
設計資源の有効利用が図れる。

また、論理回路図とレイアウト図を同時に同一画面に表
示し、個別セル、個別ネット単位に配置・配線できるよ
うにし、随時配線容量を算出できるようにしている。

したがって、配置・配線されたデータは、確実に所望の
特性を持つことになり、設計者の所望する特性をＬＳＩ
設計に十分に反映させることができる。

〔原理説明〕

最初に本発明の詳細な説明する。第１．２図は本発明の
詳細な説明するための図であり、本発明は第１図に示す
ように部分的な回路変更時に非変更部の特性を保証する
ため、変更に関与しなかった部分のレイアウト状態を再
現する機能および第２図に示すように、論理回路図とレ
イアウト図を同一画面に表し、相互の参照を容易にする
レイアウト処理部からなる。第１図において、１は回路
変更されても変更されなかった部分の設計データが再現
される機能を有するＬＳＩ設計装置（設計装置）であり
、ＬＳＩ設計装置１は入力された論理回路データを基に
階層展開し結線データを作成する設計用データベース作
成部（設計用データベース作成手段）２と、設計用デー
タベース作成部２で作成した結線データに基づいて主と
して配置・配線処理を行うレイアウト設計処理部３と、
レイアウト処理された物理データを抽出し設計済データ
を保存する設計済データ保存部４と、設計用データベー
ス作成部２で作成されたデータベース上に抽出された物
理データを格納する設計済データ再現部（設計済データ
再現手段）５と、により構成されている。

また、第２図に示すようにレイアウト処理部（設計装置
）６は、論理図を表す論理回路データ７とレイアウト図
を表すレイアウトデータ８の対応関係を制御する制御部
（制御手段）９と、論理回路図とレイアウト図を同一画
面に同時に表示する表示手段１０ａおよび同一画面に同
時に表示された論理回路図とレイアウト図により個別に
セルの配置とネットの配線を実行処理し、処理中に後述
する配線容量算出部（配線容量算出手段）１１に各ネッ
トの配線容量算出を指示する配置・配線手段１０ａから
なるレイアウト実行部（表示手段）１０と、レイアウト
実行部１０から指示に従って各ネットの配線容量を算出
する配線容量算出部１１と、により構成されている。

以上の構成において、第１図のように全部又は一部の設
計データを保存し、論理変更等によって再作成された設
計用データベースに、変更のない部分の物理データのみ
を再現して格納するようにしている。したがって、論理
変更を行った場合や以前に設計したデータを再利用する
場合には、変更のない部分は再現されるため、変更箇所
のみやし直しとなる。このため、変更箇所のみの修正で
ＬＳＩの設計が可能になるとともに、以前に設計したデ
ータを再利用でき、ＬＳＩ設計期間の大幅な短縮を図る
ことができる。

また、第２図のように論理回路図とレイアウト図を同時
に同一画面に表示し、個別セル、個別ネット単位に配置
・配線できるようにし、随時配線容量を算出できるよう
にしている。したがって、配置・配線されたデータは、
確実に所望の特性を持つことになり、論理設計者である
ユーザ自身で所望の特性を持つＬＳＩを設計することが
可能になる。

〔実施例〕

以下、上記基本原理に基づいて実施例を説明する。第３
〜８図は本発明に係る設計装置の一実施例を示す図であ
り、本実施例は本発明をパーソナルコンピュータ上で稼
動する半導体設計装置に適用した例である。

まず、構成を説明する。第３図はシステム構成を示す図
である。第３図において、２１はシステムバスであり、
システムバス２１を介して中央処理装置（ＣＰＵ）２２
、メモリ２３、マウスを有するキーボード２４、プリン
タ２５およびＣＲＴ等の表示器２６が接続されている。

中央処理装置（ＣＰＬＴ）２２は後述する所定のプログ
ラムに基づいてレイアウトを行う機能を有し、メモリ２
３には中央処理装置（ＣＰＵ）２２が行う処理を規定し
たプログラムとその処理を実行するのに必要な情報が予
め記憶されており、また、レイアウト結果が格納される
。

キーボード２４は設計者がプログラムおよびその処理に
必要な情報を人力したり、中央処理装置（ＣＰＵ）２２
に対して各プログラムの実行開始を指示あるいはレイア
ウト結果をプリンタ２５または表示器２６に出力させる
ためのものである。

第４図は第３図に示したシステムで動作するレイアト設
計装置の機能ブロックである。第４図において、論理階
層展開部３１はモジュール単位の回路図面データに基づ
きレイアウト処理用データベースの作成および回路図面
との対応付けを行い、不要セル／ネット削除処理部３２
は、ユーザマクロを繰り返し使用する場合、回路構成上
不要となるセルおよびネットを削除する。また、線種伝
播設定部３３はクロック系のネット等に対して特殊処理
、例えば外部端子アサイン情報の設定、線種の伝播、テ
クノロジー処理を必要とする場合各種パラメータを設定
し、これらのデータをレイアウト・エディタ３４および
自動配置処理部３５に出力する。レイアウト・エディタ
３４は自動配置処理部３５で行う自動処理の前処理とし
て配置制御のために配置領域指定・個別位置指定を行う
とともに、自動配置終了後は配置位置の修正や特定ネッ
トの配線指定を行う。この場合、レイアウト作業はマウ
スのみで行い、コマンドはポンプアップメニューとアイ
コン領域で指示する。また、表示器２６には論理回路図
とレイアウト図が画面左右に同時に表示され、表示領域
の変更が可能である。自動配置処理部３５はユーザマク
ロ単位に所属するセルを、指定領域内に自動配置すると
ともに、部分指定されたセル以外の残りのセルを自動配
置し、外部端子以外のセルは全て自動配置する。ここで
、ユーザマクロの配置領域指定や個別セルの位置指定は
レイアウト・エディタ３４で行う。レイアウトデータ保
存部３６はレイアウト・エディタ３４および自動配置処
理部３５でレイアウトされたレイアウト済データを保持
し、レイアウトデータ再現部３７はレイアウトデータ保
存部３６で保存したデータをデータベースと比較し、回
路データが一致するもののみ再現する。

これにより、−度しイアウドしたものをもう一度論理変
更しようとするとき、既にレイアウトしたもののうち変
更に関与しなかったものをそのまま再現することができ
る。上記論理階層展開部３１゜不要セル／ネット削除処
理部３２および線種伝播設定部３３は全体として前記設
計用データベース作成部２を構成するとともに、レイア
ウト・エディタ３４および自動配置処理部３５は前記レ
イアウト設計処理部３を構成し、レイアウトデータ保存
部３６およびレイアウトデータ再現部３７は設計済デー
タ保存部４および設計済データ再現部５にそれぞれ相当
する。

レイアウト情報の言語出力部３８はレイアウト済データ
を基に論理結線情報の言語出力ファイルにレイアウト情
報を追加する。また、配線容量算出部３９は実配線容量
を算出するが、配線データがない場合は端子間を水平・
垂直線分のみで結んだ最短距離で実配線容量を算出する
。配線容量の言語出力部４０は配線容量算出部３９で算
出した実配線容量を実容量シミュレーションに用いる言
語形式で出力する。ここで、所定の言語形式で記述され
た実配線容量はＣＡＤ側の論理シ稟ニレ−ジョンの方に
渡されるが、従来例ではレイアウトした実配線容量では
なく、レイアウト前の見積りの配線容量しかシミュレー
ションできなかったものが、本実施例ではレイアウトし
た後にＣＡＤ側に渡すことによって実際のスピード（遅
延時間等）が見れるようになる。

次に作用を説明する。

第５図はレイアウト設計のプログラムを示すフローチャ
ートである。

プログラムが開始すると、まず、Ｐ　Ｉ＋でレイアウト
処理用データベースの作成および回路図面との対応付け
を行い、ＰＩＺでマクロの繰り返し使用等による回路構
成上不必要なセル、ネットを削除する。次いで、ｐｕｓ
で外部端子アサイン情報の設定、線種の伝播、テクノロ
ジー毎処理し、Ｐ　１４１１’レイアウトデ一タ保存部
３６で保存したレイアウト済保存データを再現するか否
かを判別する。すなわち、Ｐ、ではレイアウトデータ保
存部３６で保存したデータをデータベースと比較し、回
路データが一致するもののみ再現する。保存したデータ
とデータベースの回路データが一致したときはＰＩ５で
レイアウトデータ保存部３６からレイアウトデータ再現
部３７によりレイアウトデータを再現し、保存データの
再現をしないときはそのままＰ　１６に進む、ＰＩ６で
は自動配置を行うか否かを判別し、自動配置を行うとき
はＰＩ７で一部または全セルを自動配置するとともに、
マクロの指定領域内で自動配置する。自動配置を行わな
いときはＰ　１７をジャンプしてＰｉｌ＋に進み、ｐＨ
ｌでマニュアルにより配置、配線を行うか否かを判別す
る。マニュアルを行うときはＰＩ９レイアウト・エディ
タ３４によりマニュアルによる配置、配線の指定および
修正を行うとともに、自動制御パラメータを設定し、マ
ニュアルを行わないときはＰＩ３をジャンプしてＰ２゜
に進む。Ｐ２゜では自動配置あるいはレイアウト・エデ
ィタにより所望のレイアウト設計が作成できたか否かを
判別し、所望のレイアウトができたときはＰａｌ以降の
ステッカに進み、そうでないときはＰＩ３に戻る。Ｐ２
□ではレイアウトデータを保存するか否かを判別し、レ
イアウトデータを保存するときはＰ２□でレイアウトデ
ータ保存部３６によりレイアウト済データを保存し、レ
イアウトデータを保存しないときはそのままＰＸ３に進
む。ＰＸ３ではレイアウト済データに基づきレイアウト
情報を出力するか配線容量を算出するかを選択し、レイ
アウト情報を出力する場合はＰＸ３で論理結線情報の言
語出力ファイルにレイアウト情報を追加する。

一方、配線容量を算出する場合はｐｉｓで配線容量算出
部３９により実配線容量を算出するとともに、配線デー
タがない場合は端子間を水平・垂直線分のみで結んだ最
短距離で実容量算出を算出し、Ｐ２６で算出した配線容
量を論理シミュレーションで用いる言語形式で出力する
。次いで、Ｐｇ？でレイアウト情報の出力および配線容
量算出が終了したか否かを判別し、終了したときは本フ
ローの処理を終え、終了していないときはＰａ＋に戻る
。

第６〜８図はインタラクティブなレイアウト・エディタ
３４により、表示器２６に表示された画面表示例であり
、第６図はレイアウト・エディタ３４の初期画面、第７
．８図は第６図中のある名前を選択することにより論理
回路図とレイアウト図を同時に同一画面に表示した画面
である。本システムは具体的には以下の操作により動作
する。

まず、本システムの初期画面として第４図に示すような
システム構成図が表示器２６に表示される（図示略）。

この初期画面より起動すべきプログラムをマウスで選択
すると、レイアウト・エディタ３４以外を選択した場合
にはそのまま処理の実行に入る。レイアウト・エディタ
３４はインタラクティブ処理のためエディタ起動時には
第６図に示すレイアウト・エディタ３４初期画面に切り
換わる。

エディタ起動時には論理回路図面の階層情報が表示され
、具体的には同図中画面左が階層情報画面、画面右がチ
ップ全体のレイアウト図である。なお、図中上部の欄は
マウスによりコマンドを指示するためのアイコンである
。第６図において、例えば表内の“Ｐ”で表示される名
前を選択すると、第７．８図に示す論理回路図が表れる
。第８図には第７図に示す論理回路図およびレイアウト
図の要部の一部を取り出して拡大した図であり、図中４
１．４２はパッド、４３．４４はｌ０１４５．４６は内
部セルを示している。また、第６図に示す表内の°′Ｍ
“′で示される名前は直前のページ内に存在するユーザ
マクロを示しており、これを選択することによりユーザ
マクロ内の論理回路図に対し、レイアウト作業が実行で
きる。

このように、インタラクティブなレイアウト・エディタ
において、論理回路図とレイアウト図を同時に同一画面
に表示した画面が示される。また、表示領域は簡単に変
更可能で対応付けられた論理回路図とレイアウト図を使
用して、個別にセル、ネットを配置・配線してい（。そ
の中で、配線容量を算出するコマンドを選択し、あるネ
ットをマウス等で指示すると、そのネットの配線容量を
計算して画面に表示する。すなわち、レイアウト・エデ
ィタ３４の中で直接容量計算しながらレイアウトできる
ようになる。

以上説明したように、本実施例によれば設計途中での論
理変更に対しては、それまでに終了した設計データを保
存し、変更のない部分はもとのまま再現できるため、変
更箇所のみの修正で所望のＬＳＩを設計でき、以前に設
計したデータを再利用することができる。したがって、
ＬＳＩの規模が大きくなっている現在の状況下において
、例えば回路の中で数箇所直したときに何方ゲートのレ
イアウトに対してレイアウトの変更があった場合に、殆
どのものが失われてもう一回やり直すといった事態が避
けられ、資産の有効利用が図られとともに、ＬＳＩ開発
期間が大幅に短縮される。

また、インタラクティブな配置・配線においては、随時
配線容量を算出しその値が希望する値と違っていないか
評価でき、評価後はその場で配置・配線を修正できるた
め、設計者の所望する特性を十分反映させたＬＳＩを設
計することができる。

このようなことから、ＬＳＩの性能向上とＬＳＩ設計資
源の有効利用とＬＳＩ設計期間の大幅な短縮に寄与する
ところが大きい。

〔発明の効果〕

本発明によれば、個別ゲート単位にインタラクティブな
配置・配線を行い、随時配線容量を計算して特性を評価
することができ、部分的な設計データの保存・再現を実
行することができる。

【図面の簡単な説明】

第１．２図は本発明の原理説明図、第３〜８図は本発明に係る設計装置の一実施例を示す図
であり、第３図はそのシステム構成国、第４図はその機能ブロック図、第５図はそのレイアウト設計のプログラムを示すフロー
チャート、第６図はそのレイアウト・エディタの初期画面の画面表
示例を示す図、第７．８図はそのインタラクティブなレイアウト・エデ
ィタの画面表示例を示す図、第９図は従来のＬＳＩ製造の処理フローを示す図である
。１・・・・・・ＬＳＩ設計装置（設計装置）、２・・・
・・・設計用データベース作成部（設計用データベース
作成手段）、３・・・・・・レイアウト設計処理部（レイアウト設計
処理手段）、４・・・・・・設計済データ保存部（設計済データ保存
手段）、５・・・・・・設計済データ再現部（設計済データ再現
手段）、６・・・・・・レイアウト処理部図（設計装置）、７・
・・・・・論理回路データ、８・・・・・・レイアウトデータ、９・・・・・・制御部（制御手段）、１０・・・・・・レイアウト実行部（表示手段）、１０
ａ・・・・・・表示手段、１０ｂ・・・・・・配置・配線手段、１１・・・・・・配線容量算出部（配線容量算出手段）
２１・・・・・・システムバス、２２・・・・・・中央処理装置（ＣＰＵ）、２３・・・
・・・メモリ、２４・・・・・・キーボード、２５・・・・・・プリンタ、２６・・・・・・表示器（表示手段）、３１・・・・・
・論理階層展開部、３２・・・・・・不要セル／ネット削除処理部、３３・
・・・・・線種伝播設定部、３４・・・・・・レイアウト・エディタ、３５・・・・
・・自動配置処理部、３６・・・・・・レイアウトデータ保存部、３７・・・
・−・レイアウトデータ再現部、３日・・・・・・レイ
アウト情報の言語出力部、３９・・・・・・配線容量算
出部、４０・・・・・・配線容量の言語出力部、４１、４２・
・・・・・パッド、４３．４４・・・・・・■○、４５．４６・・・・・・内部セル。本発明の原理説明図第１図本発明の原理説明図一実施例のシステム構成国第図

Claims

【特許請求の範囲】

（１）論理回路を設計するための設計用データベースを
作成する設計用データベース作成手段と、前記設計用デ
ータベースに基づいて配置・配線を行うレイアウト設計
手段と、前記レイアウト設計手段により既にレイアウト処理が終
了した設計済データを保存する設計済データ保存手段と
、前記設計済データ保存手段に保存した設計済データを再
現する設計済データ再現手段とを備えた設計装置であっ
て、前記設計済データ再現手段は、部分的な設計変更のため
に前記設計用データベースを再作成する段階若しくは以
前に設計した論理回路と同じような機能を持つ論理回路
を設計する段階において、保存された設計済データを論
理回路が変更されても変更されなかった部分が前記設計
用データベース上に再現するように構成されたことを特
徴とする設計装置。
（２）論理回路図を表示するための論理情報とレイアウ
ト図を表示するためのレイアウト情報とを対応付ける制
御手段と、前記制御手段により制御され、論理回路図とレイアウト
図を同一画面に同時に表示する表示手段と、前記表示手段に表示された論理回路に結線された配線の
容量を算出する配線容量算出手段とを備え、同一画面に同時に表示された論理回路図とレイアウト図
を用いて配置・配線を行う際、随時配線容量が算出でき
、その配線の特性を評価しながらレイアウト処理ができ
るように構成されたことを特徴とする設計装置。