CN113255283B - 快速拆除闭合环路和冗余节点的全局布线方法 - Google Patents

快速拆除闭合环路和冗余节点的全局布线方法 Download PDF

Info

Publication number
CN113255283B
CN113255283B CN202110596295.3A CN202110596295A CN113255283B CN 113255283 B CN113255283 B CN 113255283B CN 202110596295 A CN202110596295 A CN 202110596295A CN 113255283 B CN113255283 B CN 113255283B
Authority
CN
China
Prior art keywords
node
nodes
net
wiring
tree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110596295.3A
Other languages
English (en)
Other versions
CN113255283A (zh
Inventor
黄海山
黄志鹏
李旭
汪佳祥
陈伟杰
朱自然
陈建利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lixin Software Technology Co ltd
Original Assignee
Shanghai Lixin Software Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lixin Software Technology Co ltd filed Critical Shanghai Lixin Software Technology Co ltd
Priority to CN202110596295.3A priority Critical patent/CN113255283B/zh
Publication of CN113255283A publication Critical patent/CN113255283A/zh
Application granted granted Critical
Publication of CN113255283B publication Critical patent/CN113255283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • G06F30/3947Routing global
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种快速拆除闭合环路和冗余节点的全局布线方法,包括如下步骤:S1:输入一个有闭合环路或冗余节点的线网初始解;S2:计算线网外边框、偏移量和线网所有连续节点的坐标,线网平移至坐标系原点;S3:根据外边框大小创建boxMap数组;S4:计算线网经过的所有边,存入edgeMap数组;S5:任意选取一个pin节点对线网进行深度优先搜索;S6:对线网进行后序遍历,当一个叶子节点不是pin节点时,删除该节点,递归回溯删除所有冗余节点;S7:对线网进行遍历,将线网中所有节点加上偏移量,得到拆除所有闭合环路和冗余节点的布线树。该方法有利于合理、快速地优化布线结果,降低布线难度。

Description

快速拆除闭合环路和冗余节点的全局布线方法
技术领域
本发明属于超大规模集成电路VLSI物理设计自动化技术领域,具体涉及一种快速拆除闭合环路和冗余节点的全局布线方法。
背景技术
在当前的VLSI布线领域中,随着集成电路规模的不断增大,芯片中集成的线网数量和单个线网的复杂度都在持续增大,为芯片中的线网产生一个合法的的布线结果的难度也随之增加。因此,寻求更高效、更合理的集成电路布线算法具有重要的意义。
VLSI布线阶段中,最终的目的是为了得到将有具体线宽特征的布线线段放置在芯片版图中的具体位置上,同时保证线网中的所有的引脚连通并且满足一定的布线约束,但是直接放置有线宽信息的线段在版图里的指定位置,又不产生布线冲突是极其困难的,即很难在一个阶段内就把布线做好,因此布线阶段通常细分为多个阶段,用来实现不同的布线目标,最常见的就是全局布线和详细布线,全局布线在整体上规划线网的布线信息到版图中的大致区域,并尽可能地降低线长和布线拥塞。详细布线在全局布线的基础上,集中处理线网中违反布线约束的地方,因此全局布线可以视为是详细布线的基础,是整个布线阶段中十分重要的一环。
在全局布线场景中,因为线网结构过于复杂、布线或拆线算法的不合理等原因,经常会产生带有闭合环路和冗余节点的布线结果,线网中的闭合环路和冗余的节点会造成线网线长增大,从而导致该区域的布线拥塞随之增大,增加全局布线的难度,违背了全局布线阶段的优化目标。不仅如此,如果详细布线阶段接受了全局布线中带有闭合环路的解,也会增加详细布线阶段的难度。
发明内容
本发明的目的在于提供一种快速拆除闭合环路和冗余节点的全局布线方法,该方法有利于合理、快速地优化布线结果,降低布线难度。
为实现上述目的,本发明采用的技术方案是:一种快速拆除闭合环路和冗余节点的全局布线方法,包括如下步骤:
步骤S1:输入一个有闭合环路或冗余节点的线网初始解;
步骤S2:计算线网外边框、偏移量和线网所有连续节点的坐标,线网平移至坐标系原点;
步骤S3:根据外边框大小创建boxMap数组,线网所有连续节点坐标在boxMap中对应的元素设置为true,不是线网节点的元素记录为false;
步骤S4:计算线网经过的所有边,存入edgeMap数组;
步骤S5: 任意选取一个pin节点对线网进行深度优先搜索,搜索过程中将搜索过的节点在boxMap设置为false,当搜索到的布线边在edgeMap中存在并且下一个搜索节点在boxMap中为true时,将搜索节点加入布线树;
步骤S6:对线网进行后序遍历,当一个叶子节点不是pin节点时,删除该节点,递归回溯删除所有冗余节点;
步骤S7:对线网进行遍历,将线网中所有节点加上偏移量,得到拆除所有闭合环路和冗余节点的布线树。
进一步地,所述步骤S2中,线网的偏移量为线网外边框左下角相对于网格地图原点的偏移量,线网所有连续节点包括线网所有pin节点和pin节点之间布线经过的GCELL节点,线网平移至坐标系原点是指将线网中所有连续节点坐标都减去偏移量,相当于把线网平移至原点。
进一步地,所述步骤S2中,根据线网外边框大小创建记录线网所有连续节点的数组,并且把线网中所有节点坐标减去偏移量,相当于把线网外边框左下角平移至网格地图坐标系的原点处,以避免因为创建与整张布线地图大小相等的数组来记录线网节点造成的计算机程序内存的浪费。
进一步地,所述步骤S3中,boxMap为与线网外边框大小相等、维度相同的布尔型数组,线网所有连续节点坐标在boxMap中坐标对应的元素设置为true,坐标不对应的元素记录为false。
进一步地,所述步骤S4中,edgeMap为二维布尔型数组,数组第一维为节点在网格地图中的编号,第二维为以当前节点为中心向周围扩展的方向,二维为4个方向,三维为6个方向;编号的计算方式如下:如果网格地图为二维,一个节点坐标为(x,y),网格地图x轴方向长度为gridX,y轴方向长度为gridY,则节点编号p = y * gridX + y;同理,如果网格地图为三维,一个节点坐标为(x,y,z),网格地图x轴方向长度为gridX,y轴方向长度为gridY,z轴方向长度为gridZ,则节点编号p = z * gridX * gridY + y * gridX + y。
进一步地,所述步骤S4和S5中,计算初始解线网经过的所有边,存入一个记录初始解布线边信息的数组中,然后根据记录的布线边信息,对S3中记录线网所有节点的地图进行深度优先搜索,在搜索过程中会破坏原有环路中节点的连接关系,创建出一个没有环路的布线树;判断搜索过程中搜索出的布线边在初始解布线边信息的数组中是否存在,以保证创建出的新的布线树的线网结构除了被拆除掉环路的部分,其余线网结构与初始布线解的线网结构完全一致,在最大程度地保留原来布线树结构信息的同时,又拆除掉部分不合法的结构。
进一步地,所述步骤S5中,创建一个存储布线树节点的数据结构,每个节点有一个指针指向其在布线树中的父亲节点,还有一个指针数组,存储当前节点在布线树中所有的孩子节点;任意选取的pin节点作为布线树的根节点,在搜索线网初始解的过程中,要通过查找搜索到的布线边在步骤4的edgeMap中是否存在,来决定搜索到的节点是否加入当前布线树,这样是为了保证构造出来的新树除了拆除环路和冗余节点的部分,其余线网结构与原本布线树完全一致,最大程度地保留原来布线树的结构信息的同时,又拆除掉部分不合法的结构。
进一步地,将一个节点加入布线树的操作包含:
为当前节点的父亲节点的指针赋值;
将当前节点加入其父亲节点的孩子节点的数组中。
进一步地,所述步骤S6中,通过对拆除环路后的线网进行后序遍历,当遇到线网中某个节点既是叶子节点,同时又不是一个pin节点,则判定这个节点属于冗余的布线边中的节点,将它从布线树中删除掉;当后序遍历回溯过程结束后,删除掉所有冗余节点。
进一步地,冗余节点定义为:不是线网pin节点的叶子节点;将一个节点从布线树中删除的操作包含:
获取当前节点的父亲节点的孩子数组;
将当前节点的父亲节点指针设为空指针;
把当前节点从它父亲节点的孩子数组中删除;
释放当前节点的内存。
相较于现有技术,本发明具有以下有益效果:(1)速度快。假设线网共有n个节点,本发明使用基于深度优先搜索的节点处理技术,只需O(n)的时间复杂度就可以实现拆除所有闭合环路和冗余节点的效果。(2)内存消耗小。本发明通过将线网中所有节点减去偏移量,相当于把线网外边框左下角平移至坐标系原点位置,在进行深度优先搜索时,不必创建与整张布线地图同等大小的数组,只需创建和线网外边框同等大小的数组即可满足要求。(3)不破坏线网原本的合法结构。本发明通过保存原本线网的边信息,可以在删除所有闭合环路和冗余节点的前提下,完全保留原本线网中的合法结构。(4)减少布线线长和布线拥塞,降低布线难度。本发明通过拆除线网中的闭合环路和冗余节点,直接减少布线线长和拥塞程度,可以降低全局布线和详细布线阶段的难度,提高整个版图布线的成功率。
附图说明
图1为本发明实施例的方法实现流程图。
图2-3为本发明实施例一中拆除线网闭合环路过程示意图。
图4-6为本发明实施例二中拆除线网冗余节点过程示意图。
图2-6中,黑色菱形的节点代表线网的pin节点,黑色圆形的节点代表线网中除了pin节点的其他普通节点。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
应该指出,以下详细说明都是示例性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
如图1所示,本实施例提供了一种快速拆除闭合环路和冗余节点的全局布线方法,包括如下步骤:
步骤S1:输入一个有闭合环路或冗余节点的线网初始解;
步骤S2:计算线网外边框、偏移量和线网所有连续节点的坐标,线网平移至坐标系原点;
步骤S3:根据外边框大小创建boxMap数组,线网所有连续节点坐标在boxMap中对应的元素设置为true,不是线网节点的元素记录为false;
步骤S4:计算线网经过的所有边,存入edgeMap数组;
步骤S5: 任意选取一个pin节点对线网进行深度优先搜索,搜索过程中将搜索过的节点在boxMap设置为false,当搜索到的布线边在edgeMap中存在并且下一个搜索节点在boxMap中为true时,将搜索节点加入布线树;
步骤S6:对线网进行后序遍历,当一个叶子节点不是pin节点时,删除该节点,递归回溯删除所有冗余节点;
步骤S7:对线网进行遍历,将线网中所有节点加上偏移量,得到拆除所有闭合环路和冗余节点的布线树。
所述步骤S2中,线网的偏移量为线网外边框左下角相对于网格地图原点的偏移量,线网所有连续节点包括线网所有pin节点和pin节点之间布线经过的GCELL节点,线网平移至坐标系原点是指将线网中所有连续节点坐标都减去偏移量,相当于把线网平移至原点。
所述步骤S3中,boxMap为与线网外边框大小相等、维度相同的布尔型数组,线网所有连续节点坐标在boxMap中坐标对应的元素设置为true,坐标不对应的元素记录为false。
所述步骤S4中,edgeMap为二维布尔型数组,数组第一维为节点在网格地图中的编号,第二维为以当前节点为中心向周围扩展的方向,二维为4个方向,三维为6个方向;编号的计算方式如下:如果网格地图为二维,一个节点坐标为(x,y),网格地图x轴方向长度为gridX,y轴方向长度为gridY,则节点编号p = y * gridX + y;同理,如果网格地图为三维,一个节点坐标为(x,y,z),网格地图x轴方向长度为gridX,y轴方向长度为gridY,z轴方向长度为gridZ,则节点编号p = z * gridX * gridY + y * gridX + y。
所述步骤S2中,根据线网外边框大小创建记录线网所有连续节点的数组,并且把线网中所有节点坐标减去偏移量,相当于把线网外边框左下角平移至网格地图坐标系的原点处,以避免因为创建与整张布线地图大小相等的数组来记录线网节点造成的计算机程序内存的浪费。
所述步骤S4和S5中,计算初始解线网经过的所有边,存入一个记录初始解布线边信息的数组中,然后根据记录的布线边信息,对S3中记录线网所有节点的地图进行深度优先搜索,在搜索过程中会破坏原有环路中节点的连接关系,创建出一个没有环路的布线树;判断搜索过程中搜索出的布线边在初始解布线边信息的数组中是否存在,以保证创建出的新的布线树的线网结构除了被拆除掉环路的部分,其余线网结构与初始布线解的线网结构完全一致,在最大程度地保留原来布线树结构信息的同时,又拆除掉部分不合法的结构。
所述步骤S5中,创建一个存储布线树节点的数据结构,每个节点有一个指针指向其在布线树中的父亲节点,还有一个指针数组,存储当前节点在布线树中所有的孩子节点;任意选取的pin节点作为布线树的根节点,在搜索线网初始解的过程中,要通过查找搜索到的布线边在步骤4的edgeMap中是否存在,来决定搜索到的节点是否加入当前布线树,这样是为了保证构造出来的新树除了拆除环路和冗余节点的部分,其余线网结构与原本布线树完全一致,最大程度地保留原来布线树的结构信息的同时,又拆除掉部分不合法的结构。
其中,将一个节点加入布线树的操作包含:
为当前节点的父亲节点的指针赋值;
将当前节点加入其父亲节点的孩子节点的数组中。
所述步骤S6中,通过对拆除环路后的线网进行后序遍历,当遇到线网中某个节点既是叶子节点,同时又不是一个pin节点,则判定这个节点属于冗余的布线边中的节点,将它从布线树中删除掉;当后序遍历回溯过程结束后,删除掉所有冗余节点。
其中,冗余节点定义为:不是线网pin节点的叶子节点;将一个节点从布线树中删除的操作包含:
获取当前节点的父亲节点的孩子数组;
将当前节点的父亲节点指针设为空指针;
把当前节点从它父亲节点的孩子数组中删除;
释放当前节点的内存。
图2和图3为本发明实施例一拆除线网闭合环路过程示意图,图2为带有闭合环路的初始布线解在boxMap中的初始状态,每个线网节点在boxMap中对应的元素值为true,其他均为false。选取pin节点A为根节点开始深度优先搜索,实施例一中选取搜索路径为A->B->C->D->E->F,当搜索到一个线网节点时,立马把它在boxMap中对应的元素的值改为false,然后以当前节点为中心,向四周继续搜索,当搜索到的节点在boxMap中对应元素为true时,将搜索到的节点加入新创建的布线树中。在实施例一中,当搜索到F节点时,以F节点向四周搜索无法搜索到值为true的节点,搜索过程终止。可以观察到,原本节点B和节点F的连接关系无法在新的布线树中建立,即拆除了原本的闭合环路,得到图3中的线网结构。应当理解,在实施例一中,深度优先搜索的搜索路径也可能是A->B->F->E->D->C,搜索路径视计算机程序中设置的搜索方向的顺序而定。
图4-6为本发明实施例二拆除线网冗余节点过程示意图,图4为带有冗余节点的线网初始解,以pin节点为根节点开始对线网进行后序遍历,搜索路径为A->B->C->D->E->F,当搜索到F节点时,开始回溯,如果一个叶子节点如果不是pin节点,则把它视为冗余节点,从布线树中删除,图5为以F节点开始回溯,删除了三个冗余节点时,布线树的状态,图6为回溯到pin节点E时,已经删除完所有冗余节点时,布线树的最终状态。
实施例一和实施例二中举例的线网结构为二维结构,本发明同样可以应用于三维线网结构对所有闭合环路和冗余节点的拆除。
以上所述,仅是本发明的较佳实施例而已,并非是对本发明作其它形式的限制,任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型,仍属于本发明技术方案的保护范围。

Claims (10)

1.一种快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,包括如下步骤:
步骤S1:输入一个有闭合环路或冗余节点的线网初始解;
步骤S2:计算线网外边框、偏移量和线网所有连续节点的坐标,线网平移至坐标系原点;
步骤S3:根据外边框大小创建boxMap数组,线网所有连续节点坐标在boxMap中对应的元素设置为true,不是线网节点的元素记录为false;
步骤S4:计算线网经过的所有边,存入edgeMap数组;
步骤S5: 任意选取一个pin节点对线网进行深度优先搜索,搜索过程中将搜索过的节点在boxMap设置为false,当搜索到的布线边在edgeMap中存在并且下一个搜索节点在boxMap中为true时,将搜索节点加入布线树;
步骤S6:对线网进行后序遍历,当一个叶子节点不是pin节点时,删除该节点,递归回溯删除所有冗余节点;
步骤S7:对线网进行遍历,将线网中所有节点加上偏移量,得到拆除所有闭合环路和冗余节点的布线树。
2.根据权利要求1所述的快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,所述步骤S2中,线网的偏移量为线网外边框左下角相对于网格地图原点的偏移量,线网所有连续节点包括线网所有pin节点和pin节点之间布线经过的GCELL节点,线网平移至坐标系原点是指将线网中所有连续节点坐标都减去偏移量,相当于把线网平移至原点。
3.根据权利要求2所述的快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,所述步骤S2中,根据线网外边框大小创建记录线网所有连续节点的数组,并且把线网中所有节点坐标减去偏移量,相当于把线网外边框左下角平移至网格地图坐标系的原点处,以避免因为创建与整张布线地图大小相等的数组来记录线网节点造成的计算机程序内存的浪费。
4.根据权利要求1所述的快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,所述步骤S3中,boxMap为与线网外边框大小相等、维度相同的布尔型数组,线网所有连续节点坐标在boxMap中坐标对应的元素设置为true,坐标不对应的元素记录为false。
5.根据权利要求1所述的快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,所述步骤S4中,edgeMap为二维布尔型数组,数组第一维为节点在网格地图中的编号,第二维为以当前节点为中心向周围扩展的方向,二维为4个方向,三维为6个方向;编号的计算方式如下:如果网格地图为二维,一个节点坐标为(x,y),网格地图x轴方向长度为gridX,y轴方向长度为gridY,则节点编号p = y * gridX + y;同理,如果网格地图为三维,一个节点坐标为(x,y,z),网格地图x轴方向长度为gridX,y轴方向长度为gridY,z轴方向长度为gridZ,则节点编号p = z * gridX * gridY + y * gridX + y。
6.根据权利要求1所述的快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,所述步骤S4和S5中,计算初始解线网经过的所有边,存入一个记录初始解布线边信息的数组中,然后根据记录的布线边信息,对S3中记录线网所有节点的地图进行深度优先搜索,在搜索过程中会破坏原有环路中节点的连接关系,创建出一个没有环路的布线树;判断搜索过程中搜索出的布线边在初始解布线边信息的数组中是否存在,以保证创建出的新的布线树的线网结构除了被拆除掉环路的部分,其余线网结构与初始布线解的线网结构完全一致,在最大程度地保留原来布线树结构信息的同时,又拆除掉部分不合法的结构。
7.根据权利要求6所述的快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,所述步骤S5中,创建一个存储布线树节点的数据结构,每个节点有一个指针指向其在布线树中的父亲节点,还有一个指针数组,存储当前节点在布线树中所有的孩子节点;任意选取的pin节点作为布线树的根节点,在搜索线网初始解的过程中,要通过查找搜索到的布线边在步骤4的edgeMap中是否存在,来决定搜索到的节点是否加入当前布线树,这样是为了保证构造出来的新树除了拆除环路和冗余节点的部分,其余线网结构与原本布线树完全一致,最大程度地保留原来布线树的结构信息的同时,又拆除掉部分不合法的结构。
8.根据权利要求7所述的快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,将一个节点加入布线树的操作包含:
为当前节点的父亲节点的指针赋值;
将当前节点加入其父亲节点的孩子节点的数组中。
9.根据权利要求7所述的快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,所述步骤S6中,通过对拆除环路后的线网进行后序遍历,当遇到线网中某个节点既是叶子节点,同时又不是一个pin节点,则判定这个节点属于冗余的布线边中的节点,将它从布线树中删除掉;当后序遍历回溯过程结束后,删除掉所有冗余节点。
10.根据权利要求9所述的快速拆除闭合环路和冗余节点的全局布线方法,其特征在于,冗余节点定义为:不是线网pin节点的叶子节点;将一个节点从布线树中删除的操作包含:
获取当前节点的父亲节点的孩子数组;
将当前节点的父亲节点指针设为空指针;
把当前节点从它父亲节点的孩子数组中删除;
释放当前节点的内存。
CN202110596295.3A 2021-05-30 2021-05-30 快速拆除闭合环路和冗余节点的全局布线方法 Active CN113255283B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110596295.3A CN113255283B (zh) 2021-05-30 2021-05-30 快速拆除闭合环路和冗余节点的全局布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110596295.3A CN113255283B (zh) 2021-05-30 2021-05-30 快速拆除闭合环路和冗余节点的全局布线方法

Publications (2)

Publication Number Publication Date
CN113255283A CN113255283A (zh) 2021-08-13
CN113255283B true CN113255283B (zh) 2023-08-11

Family

ID=77185319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110596295.3A Active CN113255283B (zh) 2021-05-30 2021-05-30 快速拆除闭合环路和冗余节点的全局布线方法

Country Status (1)

Country Link
CN (1) CN113255283B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593363A (en) * 1983-08-12 1986-06-03 International Business Machines Corporation Simultaneous placement and wiring for VLSI chips
US6424967B1 (en) * 1998-11-17 2002-07-23 At&T Corp. Method and apparatus for querying a cube forest data structure
CN110956012A (zh) * 2019-11-28 2020-04-03 福州大学 一种新型的流动型生物芯片流动层架构合成设计方法
US10817641B1 (en) * 2017-09-29 2020-10-27 Cadence Design Systems, Inc. Method and system to implement topology integrity throughout routing implementations

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5531731B2 (ja) * 2010-03-31 2014-06-25 富士通株式会社 配線設計支援方法、配線設計支援プログラム、及び配線設計支援装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593363A (en) * 1983-08-12 1986-06-03 International Business Machines Corporation Simultaneous placement and wiring for VLSI chips
US6424967B1 (en) * 1998-11-17 2002-07-23 At&T Corp. Method and apparatus for querying a cube forest data structure
US10817641B1 (en) * 2017-09-29 2020-10-27 Cadence Design Systems, Inc. Method and system to implement topology integrity throughout routing implementations
CN110956012A (zh) * 2019-11-28 2020-04-03 福州大学 一种新型的流动型生物芯片流动层架构合成设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
测试芯片设计中布线算法的研究与实现;廖海涛;《中国优秀硕士学位论文全文数据库信息科技辑》(第7期);I135-117 *

Also Published As

Publication number Publication date
CN113255283A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
US5568396A (en) Identifying overconstraints using port abstraction graphs
US6442745B1 (en) Method and apparatus for layout-constrained global routing
US6957407B2 (en) Method and apparatus for detail routing using obstacle carving around terminals
US10366195B2 (en) Using a Barycenter compact model for a circuit network
US8930869B2 (en) Method, program, and apparatus for aiding wiring design
US7263678B2 (en) Method of identifying floorplan problems in an integrated circuit layout
US9817941B2 (en) Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs
US8429588B2 (en) Method and mechanism for extraction and recognition of polygons in an IC design
US5943487A (en) Method for extracting a resistor network from an integrated circuit polygon layout
CN104063559A (zh) 大规模集成电路分布计算的布局合法化方法及其系统
CN112417569A (zh) 一种Revit图元标注方法、装置、设备及储存介质
CN113255283B (zh) 快速拆除闭合环路和冗余节点的全局布线方法
US20220188143A1 (en) Process mining for multi-instance processes
US6487697B1 (en) Distribution dependent clustering in buffer insertion of high fanout nets
CN112347723B (zh) 基于版图的rom代码提取验证方法及装置
CN115221835A (zh) 一种芯片设计的物理验证方法及装置
JP3095475B2 (ja) マスクパターンの検査方法
US11586799B1 (en) Systems and methods of eliminating connectivity mismatches in a mask layout block
CN115455890B (zh) 一种启发式行列定位的原理图布局方法
Yang et al. Meshed stack via design considering complicated design rules with automatic constraint generation
Jiping et al. B-rep based automatic incremental blend suppression for meshing
US7107556B1 (en) Method and system for implementing an analytical wirelength formulation for unavailability of routing directions
JPH03263179A (ja) 回路図エディタ
US20040225979A1 (en) Method for identifying removable inverters in an IC design
JPH11194480A (ja) 描画用マスクパタンデータ生成方法とその装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant