JP2008165749A - 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 - Google Patents
回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 Download PDFInfo
- Publication number
- JP2008165749A JP2008165749A JP2007305870A JP2007305870A JP2008165749A JP 2008165749 A JP2008165749 A JP 2008165749A JP 2007305870 A JP2007305870 A JP 2007305870A JP 2007305870 A JP2007305870 A JP 2007305870A JP 2008165749 A JP2008165749 A JP 2008165749A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- information
- circuit
- pin swap
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/347—Physical level, e.g. placement or routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】回路設計CAD装置100のFPGA情報管理部110がFPGA設計CAD装置10が作成したピン割付情報や属性情報などのFPGA情報を取り込み、ライブラリ作成部120がFPGA情報を用いてシンボルライブラリを作成し、ピンスワップ処理部150が実装設計CAD装置20からピンスワップ情報を取り込んでシンボルライブラリ、FPGA情報、回路図、制約条件にピンスワップを反映させるよう構成する。
【選択図】 図2
Description
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力手段と、
前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて前記ピンスワップを回路図に反映させるピンスワップ処理手段と、
を備えたことを特徴とする回路設計支援装置。
回路設計で使用する集積回路のシンボルライブラリを前記集積回路情報入力手段により入力された集積回路情報を用いて作成するライブラリ作成手段と、をさらに備え、
前記ピンスワップ処理手段は、前記ライブラリ作成手段により作成されたシンボルライブラリを前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて更新し、更新したシンボルライブラリを用いて回路図のシンボルを更新することによって前記ピンスワップを回路図に反映させることを特徴とする付記1に記載の回路設計支援装置。
前記集積回路情報入力手段は、入力した集積回路情報を前記集積回路情報記憶手段に書き込み、
前記ライブラリ作成手段は、前記集積回路情報記憶手段に記憶された集積回路情報を用いてシンボルライブラリを作成し、
前記ピンスワップ処理手段は、さらに、前記集積回路情報記憶手段が集積回路情報として記憶する論理ピン名と論理に関する属性を前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて入れ替えることを特徴とする付記2または3に記載の回路設計支援装置。
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力ステップと、
前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて前記ピンスワップを回路図に反映させるピンスワップ処理ステップと、
を含んだことを特徴とする回路設計支援方法。
回路設計で使用する集積回路のシンボルライブラリを前記集積回路情報入力ステップにより入力された集積回路情報を用いて作成するライブラリ作成ステップと、をさらに含み、
前記ピンスワップ処理ステップは、前記ライブラリ作成ステップにより作成されたシンボルライブラリを前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて更新し、更新したシンボルライブラリを用いて回路図のシンボルを更新することによって前記ピンスワップを回路図に反映させることを特徴とする付記7に記載の回路設計支援方法。
前記ライブラリ作成ステップは、記憶装置に記憶された集積回路情報を用いてシンボルライブラリを作成し、
前記ピンスワップ処理ステップは、さらに、記憶装置に記憶された集積回路情報に含まれる論理ピン名と論理に関する属性を前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて入れ替えることを特徴とする付記8または9に記載の回路設計支援方法。
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力手順と、
前記ピンスワップ情報入力手順により入力されたピンスワップ情報を用いて前記ピンスワップを回路図に反映させるピンスワップ処理手順と、
をコンピュータに実行させることを特徴とする回路設計支援プログラム。
回路設計で使用する集積回路のシンボルライブラリを前記集積回路情報入力手順により入力された集積回路情報を用いて作成するライブラリ作成手順と、をさらにコンピュータに実行させ、
前記ピンスワップ処理手順は、前記ライブラリ作成手順により作成されたシンボルライブラリを前記ピンスワップ情報入力手順により入力されたピンスワップ情報を用いて更新し、更新したシンボルライブラリを用いて回路図のシンボルを更新することによって前記ピンスワップを回路図に反映させることを特徴とする付記13に記載の回路設計支援プログラム。
前記ライブラリ作成手順は、記憶装置に記憶された集積回路情報を用いてシンボルライブラリを作成し、
前記ピンスワップ処理手順は、さらに、記憶装置に記憶された集積回路情報に含まれる論理ピン名と論理に関する属性を前記ピンスワップ情報入力手順により入力されたピンスワップ情報を用いて入れ替えることを特徴とする付記14または15に記載の回路設計支援プログラム。
前記回路設計支援装置が、
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力ステップと、
前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて前記ピンスワップを回路図に反映させるピンスワップ処理ステップと、
を含んだことを特徴とするプリント基板の製造方法。
20 実装設計CAD装置
100 回路設計CAD装置
110 FPGA情報管理部
115 FPGA情報記憶部
120 ライブラリ作成部
121 ポーション分割部
122 シンボル作成部
125 シンボルライブラリ記憶部
130 回路図反映部
135 回路図記憶部
140 DRC部
150 ピンスワップ処理部
155 制約条件記憶部
160 履歴出力部
165 変更履歴記憶部
200 仮ライブラリ作成装置
210 ネットリスト取込部
220 ネットリスト管理部
230 ネットリスト変換部
240 FPGA設計CADインタフェース部
250 FPGAピン情報管理部
260 仮ライブラリ生成部
270 ピンスワップ処理部
300 コンピュータ
310 RAM
311 回路設計CADプログラム
320 CPU
330 HDD
340 LANインタフェース
350 入出力インタフェース
360 DVDドライブ
Claims (9)
- 部品として集積回路を使用する回路の設計を支援する回路設計支援装置であって、
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力手段と、
前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて前記ピンスワップを回路図に反映させるピンスワップ処理手段と、
を備えたことを特徴とする回路設計支援装置。 - 集積回路について集積回路設計CADにより作成された設計情報である集積回路情報を入力する集積回路情報入力手段と、
回路設計で使用する集積回路のシンボルライブラリを前記集積回路情報入力手段により入力された集積回路情報を用いて作成するライブラリ作成手段と、をさらに備え、
前記ピンスワップ処理手段は、前記ライブラリ作成手段により作成されたシンボルライブラリを前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて更新し、更新したシンボルライブラリを用いて回路図のシンボルを更新することによって前記ピンスワップを回路図に反映させることを特徴とする請求項1に記載の回路設計支援装置。 - 前記ピンスワップ処理手段は、前記ライブラリ作成手段により作成されたシンボルライブラリの物理ピン名を前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて入れ替えることによってシンボルライブラリを更新することを特徴とする請求項2に記載の回路設計支援装置。
- 前記ピンスワップ処理手段は、さらに回路設計に関する制約条件に前記ピンスワップを反映させることを特徴とする請求項1、2または3に記載の回路設計支援装置。
- 前記ピンスワップ処理手段が前記ピンスワップを反映させる制約条件として、ピン間の配線長に関する制約を含むことを特徴とする請求項4に記載の回路設計支援装置。
- 前記集積回路情報入力手段により入力された集積回路情報を記憶する集積回路情報記憶手段をさらに備え、
前記集積回路情報入力手段は、入力した集積回路情報を前記集積回路情報記憶手段に書き込み、
前記ライブラリ作成手段は、前記集積回路情報記憶手段に記憶された集積回路情報を用いてシンボルライブラリを作成し、
前記ピンスワップ処理手段は、さらに、前記集積回路情報記憶手段が集積回路情報として記憶する論理ピン名と論理に関する属性を前記ピンスワップ情報入力手段により入力されたピンスワップ情報を用いて入れ替えることを特徴とする請求項2または3に記載の回路設計支援装置。 - 部品として集積回路を使用する回路の設計を支援する回路設計支援装置による回路設計支援方法であって、
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力ステップと、
前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて前記ピンスワップを回路図に反映させるピンスワップ処理ステップと、
を含んだことを特徴とする回路設計支援方法。 - 部品として集積回路を使用する回路の設計を支援する回路設計支援プログラムであって、
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力手順と、
前記ピンスワップ情報入力手順により入力されたピンスワップ情報を用いて前記ピンスワップを回路図に反映させるピンスワップ処理手順と、
をコンピュータに実行させることを特徴とする回路設計支援プログラム。 - 部品として集積回路を使用する回路の設計を支援する回路設計支援装置を用いて設計が行われるプリント基板の製造方法であって、
前記回路設計支援装置が、
実装設計で集積回路に対して行われたピンスワップに関する情報であるピンスワップ情報を入力するピンスワップ情報入力ステップと、
前記ピンスワップ情報入力ステップにより入力されたピンスワップ情報を用いて前記ピンスワップを回路図に反映させるピンスワップ処理ステップと、
を含んだことを特徴とするプリント基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007305870A JP5217390B2 (ja) | 2006-12-04 | 2007-11-27 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
US11/987,811 US8255844B2 (en) | 2006-12-04 | 2007-12-04 | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327390 | 2006-12-04 | ||
JP2006327390 | 2006-12-04 | ||
JP2007305870A JP5217390B2 (ja) | 2006-12-04 | 2007-11-27 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165749A true JP2008165749A (ja) | 2008-07-17 |
JP5217390B2 JP5217390B2 (ja) | 2013-06-19 |
Family
ID=38670963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007305870A Expired - Fee Related JP5217390B2 (ja) | 2006-12-04 | 2007-11-27 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8176457B2 (ja) |
EP (1) | EP1930822A3 (ja) |
JP (1) | JP5217390B2 (ja) |
KR (1) | KR100935125B1 (ja) |
CN (1) | CN101196946B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021140218A (ja) * | 2020-03-02 | 2021-09-16 | Necソリューションイノベータ株式会社 | 回路図シンボル生成装置、回路図シンボル生成方法、プログラム、及び、記録媒体 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4732311B2 (ja) * | 2006-11-29 | 2011-07-27 | キヤノン株式会社 | 撮像装置及びその制御方法及びプログラム及び記憶媒体 |
US8255844B2 (en) * | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8176457B2 (en) | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
EP1930830A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
US7904863B2 (en) * | 2006-12-04 | 2011-03-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US7533360B1 (en) * | 2008-07-22 | 2009-05-12 | International Business Machines Corporation | Flow based package pin assignment |
US8438524B1 (en) | 2009-12-30 | 2013-05-07 | Cadence Design Systems, Inc. | Hierarchical editing of printed circuit board pin assignment |
CN102768692B (zh) * | 2011-05-06 | 2015-02-04 | 中国科学院微电子研究所 | 应用于fpga测试的导航布局布线方法 |
US9690896B2 (en) | 2015-04-09 | 2017-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device and semiconductor device manufactured by the same |
US9698056B2 (en) | 2015-04-09 | 2017-07-04 | Samsung Electronics., Ltd. | Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same |
KR102321605B1 (ko) | 2015-04-09 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법 |
US9773772B2 (en) | 2015-04-09 | 2017-09-26 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US10204920B2 (en) | 2015-04-09 | 2019-02-12 | Samsung Electronics Co., Ltd. | Semiconductor device including polygon-shaped standard cell |
CN107798183B (zh) * | 2017-10-19 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种pcb设计中用于检查插件电容连接层面数的方法及系统 |
CN109101730B (zh) * | 2018-08-14 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种获取芯片关联元件的方法及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092857A (ja) * | 1999-09-17 | 2001-04-06 | Nec Eng Ltd | プリント基板設計cadシステム |
JP2002279010A (ja) * | 2001-03-19 | 2002-09-27 | Nec Corp | 論理回路図生成装置、論理回路図生成方法およびそのプログラム |
JP2003030271A (ja) * | 2001-07-19 | 2003-01-31 | Nec Corp | 回路図接続情報出力方式 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03263179A (ja) | 1990-03-13 | 1991-11-22 | Fujitsu Ltd | 回路図エディタ |
JPH04246778A (ja) | 1991-02-01 | 1992-09-02 | Nec Corp | 半導体集積回路の配置方式 |
US5297053A (en) * | 1991-06-04 | 1994-03-22 | Computervision Corporation | Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board |
JPH06163690A (ja) | 1992-11-25 | 1994-06-10 | Kawasaki Steel Corp | 電子デバイス配置配線装置 |
US5452239A (en) * | 1993-01-29 | 1995-09-19 | Quickturn Design Systems, Inc. | Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system |
US5625565A (en) * | 1994-09-09 | 1997-04-29 | Cadence Design Systems, Inc. | System and method for generating a template for functional logic symbols |
JP3712482B2 (ja) * | 1996-11-25 | 2005-11-02 | 株式会社東芝 | 操作支援装置、操作支援方法 |
US6421812B1 (en) * | 1997-06-10 | 2002-07-16 | Altera Corporation | Programming mode selection with JTAG circuits |
US5877942A (en) * | 1997-08-04 | 1999-03-02 | Qualcomm Incorporated | Circuit card assembly footprint providing reworkable interconnection paths for use with a surface mount device |
US5978862A (en) * | 1997-08-08 | 1999-11-02 | Toshiba America Information Systems, Inc. | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device |
US6473885B1 (en) * | 1998-07-17 | 2002-10-29 | Mentor Graphics Corporation | Digital circuit layout techniques using circuit decomposition and pin swapping |
JP2000099558A (ja) | 1998-09-25 | 2000-04-07 | Nec Eng Ltd | デザインルールチェック方法及びシステム |
US6968514B2 (en) * | 1998-09-30 | 2005-11-22 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
US6357036B1 (en) * | 1998-10-02 | 2002-03-12 | Cirrus Logic, Inc. | Computerized method and apparatus for designing wire bond diagrams and locating bond pads for a semiconductor device |
US6347387B1 (en) * | 1998-10-09 | 2002-02-12 | Agere Systems Guardian Corp. | Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links |
JP3529290B2 (ja) | 1998-12-11 | 2004-05-24 | 日本電気株式会社 | I/oバッファ動作電源自動チェックシステム |
US6239611B1 (en) * | 1999-06-10 | 2001-05-29 | Xilinx, Inc. | Circuit and method for testing whether a programmable logic device complies with a zero-hold-time requirement |
US6631510B1 (en) * | 1999-10-29 | 2003-10-07 | Altera Toronto Co. | Automatic generation of programmable logic device architectures |
US6505330B1 (en) * | 1999-12-10 | 2003-01-07 | Hewlett-Packard Company | Method and apparatus for designing trace lengths of a clocked bus of a mounting surface |
US6725441B1 (en) * | 2000-03-22 | 2004-04-20 | Xilinx, Inc. | Method and apparatus for defining and modifying connections between logic cores implemented on programmable logic devices |
US7180074B1 (en) * | 2001-06-27 | 2007-02-20 | Crosetto Dario B | Method and apparatus for whole-body, three-dimensional, dynamic PET/CT examination |
JP2003036281A (ja) | 2001-07-23 | 2003-02-07 | Nec Corp | 回路シンボル作成システム、回路シンボル作成方法及び回路シンボル作成プログラム |
US6629307B2 (en) * | 2001-07-24 | 2003-09-30 | Hewlett-Packard Development Company, Lp. | Method for ensuring correct pin assignments between system board connections using common mapping files |
US7080365B2 (en) * | 2001-08-17 | 2006-07-18 | Sun Microsystems, Inc. | Method and apparatus for simulation system compiler |
US7073158B2 (en) * | 2002-05-17 | 2006-07-04 | Pixel Velocity, Inc. | Automated system for designing and developing field programmable gate arrays |
US7168041B1 (en) * | 2002-06-10 | 2007-01-23 | Cadence Design Systems, Inc. | Method and apparatus for table and HDL based design entry |
US7024654B2 (en) * | 2002-06-11 | 2006-04-04 | Anadigm, Inc. | System and method for configuring analog elements in a configurable hardware device |
US7143341B1 (en) * | 2002-06-20 | 2006-11-28 | Cadence Design Systems | Method and apparatus for concurrent engineering and design synchronization of multiple tools |
US6732349B1 (en) * | 2002-08-29 | 2004-05-04 | Xilinx, Inc. | Method and apparatus for improving PIP coverage in programmable logic devices |
CN1521830A (zh) | 2003-02-12 | 2004-08-18 | 上海芯华微电子有限公司 | 集成电路设计、验证与测试一体化的技术方法 |
US7131094B2 (en) * | 2003-12-12 | 2006-10-31 | Hewlett-Packard Development Company, Lp. | Method and system for automatically extracting data from a textual bump map |
US7165230B2 (en) * | 2004-06-02 | 2007-01-16 | Altera Corporation | Switch methodology for mask-programmable logic devices |
JP2006079447A (ja) | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
US7299444B1 (en) * | 2005-03-31 | 2007-11-20 | Altera Corporation | Interface for pin swap information |
US7281233B1 (en) * | 2005-05-27 | 2007-10-09 | Xilinx, Inc. | Method and apparatus for implementing a circuit design for integrated circuitry on a circuit board |
US7218567B1 (en) * | 2005-09-23 | 2007-05-15 | Xilinx, Inc. | Method and apparatus for the protection of sensitive data within an integrated circuit |
US7711674B2 (en) * | 2005-11-01 | 2010-05-04 | Fuji Xerox Co., Ltd. | System and method for automatic design of components in libraries |
WO2007077623A1 (ja) * | 2006-01-04 | 2007-07-12 | Fujitsu Limited | 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム |
US7412668B1 (en) * | 2006-01-30 | 2008-08-12 | Xilinx, Inc. | Integrated system noise management—decoupling capacitance |
US7627838B2 (en) * | 2006-04-25 | 2009-12-01 | Cypress Semiconductor Corporation | Automated integrated circuit development |
JP2008084205A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | Cadデータ処理プログラム |
EP1930830A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8176457B2 (en) | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
KR100935124B1 (ko) * | 2006-12-04 | 2010-01-06 | 후지쯔 가부시끼가이샤 | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록매체 및프린트 기판의 제조 방법 |
EP1930825A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US7904863B2 (en) * | 2006-12-04 | 2011-03-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US20080172442A1 (en) * | 2007-01-17 | 2008-07-17 | Inventec Corporation | Multi-computer system and configuration method therefor |
-
2007
- 2007-09-24 US US11/902,634 patent/US8176457B2/en not_active Expired - Fee Related
- 2007-09-27 EP EP07117411A patent/EP1930822A3/en not_active Ceased
- 2007-09-27 CN CN2007101616595A patent/CN101196946B/zh not_active Expired - Fee Related
- 2007-09-28 KR KR1020070097885A patent/KR100935125B1/ko not_active IP Right Cessation
- 2007-11-27 JP JP2007305870A patent/JP5217390B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092857A (ja) * | 1999-09-17 | 2001-04-06 | Nec Eng Ltd | プリント基板設計cadシステム |
JP2002279010A (ja) * | 2001-03-19 | 2002-09-27 | Nec Corp | 論理回路図生成装置、論理回路図生成方法およびそのプログラム |
JP2003030271A (ja) * | 2001-07-19 | 2003-01-31 | Nec Corp | 回路図接続情報出力方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021140218A (ja) * | 2020-03-02 | 2021-09-16 | Necソリューションイノベータ株式会社 | 回路図シンボル生成装置、回路図シンボル生成方法、プログラム、及び、記録媒体 |
JP7440168B2 (ja) | 2020-03-02 | 2024-02-28 | Necソリューションイノベータ株式会社 | 回路図シンボル生成装置、回路図シンボル生成方法、プログラム、及び、記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
CN101196946B (zh) | 2012-06-06 |
US20080263500A1 (en) | 2008-10-23 |
CN101196946A (zh) | 2008-06-11 |
US8176457B2 (en) | 2012-05-08 |
KR100935125B1 (ko) | 2010-01-06 |
EP1930822A2 (en) | 2008-06-11 |
JP5217390B2 (ja) | 2013-06-19 |
EP1930822A3 (en) | 2011-05-18 |
KR20080051017A (ko) | 2008-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5217390B2 (ja) | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム | |
JP5040617B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP5056376B2 (ja) | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム | |
JP5056377B2 (ja) | 協調設計支援装置、協調設計支援方法および協調設計支援プログラム | |
JP5045393B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP4805779B2 (ja) | 集積回路設計方法、集積回路設計装置及び集積回路設計プログラム | |
US8255844B2 (en) | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5217390 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |