TW201339873A - 電路佈線檢查系統及方法 - Google Patents

電路佈線檢查系統及方法 Download PDF

Info

Publication number
TW201339873A
TW201339873A TW101110455A TW101110455A TW201339873A TW 201339873 A TW201339873 A TW 201339873A TW 101110455 A TW101110455 A TW 101110455A TW 101110455 A TW101110455 A TW 101110455A TW 201339873 A TW201339873 A TW 201339873A
Authority
TW
Taiwan
Prior art keywords
interference source
signal line
wiring
circuit wiring
source component
Prior art date
Application number
TW101110455A
Other languages
English (en)
Inventor
Ya-Ling Huang
Chia-Nan Pai
Shou-Kuo Hsu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201339873A publication Critical patent/TW201339873A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation

Abstract

一種電路佈線檢查系統,用於檢查電路佈線設計中干擾源零件下方是否布有信號線,包括:一電路佈線設計軟體,用於載入待進行佈線檢查的電路佈線設計圖檔;一提取模組,用於提取電路佈線設計中的干擾源零件和信號線的佈線資訊;一判斷模組,用於判斷各個干擾源零件下方是否布有信號線;一顯示控制模組,用於提供一用戶顯示介面,顯示不符合佈線規則的信號線及其對應的干擾源零件。一定位模組,用於在電路佈線圖檔中標識設計人員在用戶顯示介面上選擇的干擾源零件及相應的不符合佈線規則的信號線。本發明還提供一種電路佈線檢查方法。

Description

電路佈線檢查系統及方法
本發明涉一種電路佈線檢查系統及方法,尤其涉及一種檢查電路佈線設計中干擾源零件下方是否布有信號線的系統和方法。
現在,每一種電子設備中都會使用到印刷電路板(Printed Circuit Board,PCB),而隨著大型積體電路的出現,電路越來越複雜,PCB上的元件越來越多,PCB上的線路與元件也越來越密集了。PCB從最基本的單面板PCB(Single-Sided PCB)發展到雙面板PCB(Double-Sided PCB)再到多層板PCB(Multi-Layer PCB),以適應越來越複雜的電路。
為了保證PCB佈線的品質,需要考慮眾多因素,其中一項就是信號線不能布於干擾源零件(如晶振,時鐘晶片,磁性元件等)的下方,當信號線布在干擾源零件下方時,信號線比較容易被干擾源零件干擾或者干擾到干擾源零件的電路,影響信號完整性,造成信號品質下降。目前,借助電腦輔助設計(Computer Aid Design,CAD)軟體可以很逼真的仿真出PCB實際的佈線圖的效果。在借助CAD軟體進行多層板PCB佈線設計時,為了保持良好的信號品質,在進行電路佈線設計時要避免在干擾源零件下方佈設信號線。
PCB佈線設計完成後要進行佈線檢查,而現行的PCB佈線設計CAD軟體沒有提供能夠檢查干擾源零件下方走線的功能,通常需要人工檢查,不僅費時費力,還有可能有漏檢的情況發生,且對於比較複雜的電路佈線圖設計,人工根本不能完成。
有鑒於此,本發明提供一種電路佈線設計檢查系統及方法,用於自動檢查印刷電路佈線設計中干擾源零件下方是否布有信號線。
本發明提供一種電路佈線檢查系統,用於檢查通電腦輔助設計軟體完成的電路佈線設計中干擾源零件下方是否布有信號線,該電路佈線檢查系統包含:一電路佈線設計軟體,用於載入待進行檢查的電路佈線設計圖檔;一提取模組,用於提取電路佈線設計中的干擾源零件和信號線的佈線資訊;一判斷模組,用於判斷每個干擾源零件下方是否布有信號線;一顯示控制模組,用於提供一用戶顯示介面,顯示不符合佈線規則的信號線及其對應的干擾源零件。一定位模組,用於在電路佈線圖檔中標識設計人員在用戶顯示介面上選擇的干擾源零件及其對應的不符合佈線規則的信號線。
本發明還提供一種電路佈線檢查方法,用於檢查通電腦輔助設計軟體完成的電路佈線設計中干擾源零件下方是否布有信號線,該方法包括如下步驟:載入一待進行佈線檢查的佈線設計圖檔;提取佈線設計圖檔中的干擾源零件和信號線的佈線資訊;判斷各個干擾源零件下方是否布有信號線;在一用戶顯示介面顯示所有的不符合佈線規則的信號線及其對應的干擾源零件的資訊。
利用本發明所提供的電路佈線檢查系統及方法,通過電腦可以自動地完成對電路佈線設計中干擾源元件下方是否布有信號線的檢查,從而在設計階段發現佈線設計的缺陷,避免電路的電磁性能隱患以及可能發生的製造浪費。
下面結合附圖,對本發明的電路布線檢查系統及方法作進一步的詳細描述。
請參考圖1,圖1為本發明的電路佈線檢查系統100的功能模組示意圖。該電路佈線檢查系統100運行於一電腦1中,該電腦1中安裝有電路佈線設計軟體10,佈線設計人員可以通過佈線設計軟體10進行電路佈線設計。該電路佈線檢查系統100包括提取模組11、判斷模組12、顯示控制模組13及定位模組14。當設計人員通過電路佈線設計軟體10完成電路佈線設計後,所設計的佈線圖存儲於該電腦1的相應檔夾中。提取模組11用於提取待進行佈線檢查的電路佈線設計圖檔中的干擾源零件及信號線的佈線資訊,其中所述佈線資訊中包含有干擾源零件和信號線的位置資訊。判斷模組12根據提取模組11提取的干擾源零件和信號線的位置資訊判斷各干擾源零件下方是否布有信號線。顯示控制模組13提供一用戶介面,顯示該判斷模組12判斷出的下方布有信號線的干擾源零件及其下方對應的不符合佈線規則的信號線的資訊(例如干擾源零件及其對應的不符合佈線規則的信號線的名稱)。定位模組14回應設計人員對用戶介面上顯示的下方布有信號線的干擾源零件的選擇,根據該干擾源零件及對應的不符合佈線規則的信號線的佈線資訊在電路佈線圖中標記出該干擾源零件及其對應的不符合佈線規則的信號線。例如,該顯示控制模組13提供的用戶介面中顯示了下方布有信號線的干擾源零件A,其對應的不符合佈線規則的信號線為a,當用戶選擇干擾源零件A時,該定位模組14則在該電路佈線圖中標識出該干擾源零件A及信號線a,比如將該干擾源零件A及信號線a進行高亮度顯示或者加粗等,以方便設計人員進行查找並進行佈線修改。
本實施方式中,提取模組11所提取的干擾源零件和信號線的佈線資訊包括其位置資訊,判斷模組12判斷提取模組11提取的干擾源零件和信號線的位置有交叉即信號線位於干擾源零件所覆蓋的範圍內,判斷該干擾源零件下方布有信號線,定位模組14根據該判斷模組12的判斷結果,將該干擾源零件和信號線進行標識。
在本實施方式中,電路佈線檢查系統100為一可嵌入電路佈線設計軟體10的程式塊,該電路佈線設計軟體10介面相應有一工具選項供用戶啟動該電路佈線檢查系統100。
請參考圖2 ,圖2為本發明一實施例電路佈線檢查方法的流程圖。
步驟S201,啟動電路佈線軟體,載入一待檢查電路佈線圖檔;
步驟S203,提取模組11從該佈線設計圖當中提取干擾源零件和信號線的佈線資訊,本實施例中,提取模組11提取待檢查的電路佈線圖檔的佈線資訊中包含有干擾源零件和信號線的位置資訊。
步驟S205,判斷模組12根據提取單元提取的干擾源零件和信號線的位置資訊判斷每個干擾源零件下方是否布有信號線,從而判斷該信號線是否為符合佈線規則的信號線。本實施例中,各佈線層中位於干擾源零件下方的信號線均為不符合佈線規則的信號線。
步驟S207,顯示控制模組13在該判斷模組12判斷至少一個干擾源零件對應位置的其他電路層布有信號線時提供一用戶顯示介面,顯示判斷模組12判斷出的不符合佈線規則的信號線及其對應的干擾源零件的資訊。
步驟S209,定位模組14根據不符合佈線規則的信號線及其對應的干擾源零件的位置資訊,在電路佈線圖中標記出設計人員在用戶顯示介面上選擇的干擾源零件及其對應的不符合佈線規則的信號線。
可以理解,以上所述實施方式僅供說明本發明之用,而並非對本發明的限制。有關技術領域的普通技術人員根據本發明在相應的技術領域做出的變化應屬於本發明的保護範疇。
100...電路佈線檢查系統
1...電腦
10...電路佈線設計軟體
11...提取模組
12...判斷模組
13...顯示控制模組
14...定位模組
圖1為本發明一實施例佈線檢查系統功能模組示意圖。
圖2為本發明一實施例佈線檢查方法的流程圖。
100...電路佈線檢查系統
1...電腦
10...電路佈線設計軟體
11...提取模組
12...判斷模組
13...顯示控制模組
14...定位模組

Claims (10)

  1. 一種電路佈線檢查系統,用於檢查通過電路佈線設計軟體設計的電路佈線設計圖中干擾源零件下方是否布有信號線,該檢查系統運行於一電腦,該電腦中安裝一電路佈線設計軟體,用於設計的電路佈線圖,其改良在於,該電路佈線檢查系統還包括:
    一提取模組,用於提取通過該電路佈線設計軟體設計的電路佈線圖中的干擾源零件和信號線的佈線資訊,其中,該佈線資訊包括干擾源零件和信號線的佈線位置;
    一判斷模組,用於根據干擾源零件和信號線的佈線位置資訊判斷各個干擾源零件下方是否布有信號線;
    一顯示控制模組,用於提供一用戶顯示介面,顯示判斷模組判斷出的下方布有信號線的干擾源零件及该干扰源零件對應的信號線的資訊。
  2. 如申請專利範圍第1項所述的電路佈線檢查系統,其中,該電路佈線檢查系統還包括一定位模組,該定位模組用於回應用戶對用戶介面上顯示的不符合佈線規則的信號線或干擾源零件資訊的選擇,在電路佈線圖中標識選擇的干擾源零件及该干扰源零件對應的不符合佈線規則的信號線。
  3. 如申請專利範圍第1項所述的電路佈線檢查系統,其中,提取模組提取的電路佈線資訊中包含干擾源零件和信號線的位置資訊。
  4. 如申請專利範圍第1項所述的電路佈線檢查系統,其中,判斷模組根據提取模組提取的干擾源零件和信號線的位置資訊判斷各個干擾源零件下方是否布有信號線。
  5. 如申請專利範圍第2項所述的電路佈線檢查系統,其中,定位模組根據提取模組提取的干擾源零件和信號線的位置資訊定位和標識干擾源零件和信號線。
  6. 一種電路佈線檢查方法,用於檢查通過電路佈線設計軟體設計的電路佈線圖中干擾源零件下方是否布有信號線,其改良在於該方法包括:
    載入一待檢查的佈線圖檔;
    從該佈線設計圖檔中提取干擾源零件和信號線的佈線資訊;
    判斷每個干擾源零件下方是否布有信號線;
    提供一用戶顯示介面,顯示判斷模組判斷出的下方布有信號線的干擾源零件及该干扰源零件對應的不符合佈線規則的信號的資訊。
  7. 如申請專利範圍第6項所述的電路佈線檢查方法,其中,該方法還包括:在電路佈線圖中標識設計人員在用戶顯示介面上選擇的干擾源零件及该干扰源零件對應的不符合佈線規則的信號線。
  8. 如申請專利範圍第6項所述的電路佈線檢查方法,其中,提取的干擾源零件和信號線的佈線資訊中包含干擾源零件和信號線的位置資訊。
  9. 如申請專利範圍第6項所述的電路佈線檢查方法,其中,根據干擾源零件和信號線的佈線資訊判斷干擾源零件下方是否布有信號線。
  10. 如申請專利範圍第8項所述的電路佈線檢查方法,其中,根據干擾源和信號線的位置資訊在佈線圖中標記出設計人員在用戶介面中選擇的干擾源零件及该干扰源零件對應的不符合佈線規則的信號線。
TW101110455A 2012-03-20 2012-03-26 電路佈線檢查系統及方法 TW201339873A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100742498A CN103324767A (zh) 2012-03-20 2012-03-20 电路布线检查系统及方法

Publications (1)

Publication Number Publication Date
TW201339873A true TW201339873A (zh) 2013-10-01

Family

ID=49193510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110455A TW201339873A (zh) 2012-03-20 2012-03-26 電路佈線檢查系統及方法

Country Status (3)

Country Link
US (1) US20130254729A1 (zh)
CN (1) CN103324767A (zh)
TW (1) TW201339873A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443117B2 (ja) * 2015-02-20 2018-12-26 富士通株式会社 部品配置プログラム、部位品配置方法、および情報処理装置
CN107832501A (zh) * 2017-10-23 2018-03-23 郑州云海信息技术有限公司 一种用于分离元器件布线检查的方法和系统
CN115994502A (zh) * 2023-03-13 2023-04-21 北京芯愿景软件技术股份有限公司 一种电路展示方法、装置及设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559997A (en) * 1993-10-04 1996-09-24 Matsushita Electric Industrial Co., Ltd. System and method for designing a printed-circuit board
US5751597A (en) * 1994-08-15 1998-05-12 Fujitsu Limited CAD apparatus for LSI or printed circuit board
US5790835A (en) * 1996-01-02 1998-08-04 International Business Machines Corporation Practical distributed transmission line analysis
US5867810A (en) * 1996-05-31 1999-02-02 Fujitsu Limited Wiring device and wiring method
JPH10222544A (ja) * 1997-02-10 1998-08-21 Toshiba Corp プリント基板設計装置
US6915249B1 (en) * 1998-05-14 2005-07-05 Fujitsu Limited Noise checking method and apparatus
JP3838328B2 (ja) * 2000-02-28 2006-10-25 日本電気株式会社 設計支援装置および設計支援装置に含まれるコンピュータに実行させるためのプログラムを記録したコンピュータ読みとり可能な記録媒体
US6834380B2 (en) * 2000-08-03 2004-12-21 Qualcomm, Incorporated Automated EMC-driven layout and floor planning of electronic devices and systems
JP4124974B2 (ja) * 2001-03-08 2008-07-23 松下電器産業株式会社 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法
US7114132B2 (en) * 2001-04-20 2006-09-26 Nec Corporation Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device
US7203914B2 (en) * 2001-12-07 2007-04-10 Multigig Ltd. Timing circuit cad
US6971076B2 (en) * 2001-12-18 2005-11-29 Cadence Design Systems, Inc. Method for estimating peak crosstalk noise based on separate crosstalk model
JP2005044331A (ja) * 2003-07-09 2005-02-17 Hioki Ee Corp 伝送線路の分布定数解析装置および同装置用プログラム
US7162389B2 (en) * 2003-12-01 2007-01-09 Fujitsu-Ten Limited Evaluation device for control unit, simulator, and evaluation system
TWI249225B (en) * 2004-03-10 2006-02-11 Taiwan Semiconductor Mfg Interconnection routing method
US20070233443A1 (en) * 2006-03-30 2007-10-04 Inventec Corporation Computer-aided ultrahigh-frequency circuit model simulation method and system
US7707534B2 (en) * 2007-07-25 2010-04-27 Dell Products, Lp Circuit board design tool and methods
JP5407226B2 (ja) * 2008-09-01 2014-02-05 富士通株式会社 信号伝送システム評価装置、信号伝送システム評価プログラム、信号伝送システム設計方法
US8598962B2 (en) * 2008-12-31 2013-12-03 Stmicroelectronics Ltd. Compact RF isolation network for multi-pin packaged integrated circuits
JP5556265B2 (ja) * 2010-03-16 2014-07-23 富士通株式会社 実装設計支援装置、実装設計支援方法及びプログラム
CN102592000B (zh) * 2011-01-13 2016-05-25 国网山东省电力公司鄄城县供电公司 电路板布线检测系统
TW201248439A (en) * 2011-05-18 2012-12-01 Hon Hai Prec Ind Co Ltd System and method for checking layout security of a printed circuit board
TW201310267A (zh) * 2011-08-30 2013-03-01 Hon Hai Prec Ind Co Ltd 佈線檢查系統及方法
JP5351231B2 (ja) * 2011-10-04 2013-11-27 アンリツ株式会社 リレーノードシミュレーター及び試験方法
US9146285B2 (en) * 2012-02-03 2015-09-29 Blackberry Limited Methods and devices for detecting magnetic interference affecting the operation of a magnetometer

Also Published As

Publication number Publication date
CN103324767A (zh) 2013-09-25
US20130254729A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
KR100941365B1 (ko) 설계 지원 시스템, 설계 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 및 설계 지원 장치
TW201301072A (zh) 自動化佈線檢查系統及方法
TW201310267A (zh) 佈線檢查系統及方法
CN104053306A (zh) 一种pcb中器件位号设计及标错位置检查方法
CN107305591B (zh) 用于优化标准单元的可制造性的方法和系统
TW201407434A (zh) 應用於觸控裝置之測試系統及測試方法
TW201339873A (zh) 電路佈線檢查系統及方法
KR20080052359A (ko) 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체
CN101782931B (zh) 电路板布线的约束区域处理方法及系统
KR20080052368A (ko) Cad 장치 및 cad 프로그램을 기록한 컴퓨터로판독가능한 기록 매체
JP2008310573A (ja) Cad図面の表示方法
US10176288B1 (en) System and method for placing components in an electronic circuit design
TW201324219A (zh) 訊號線檢查系統及方法
US20140115550A1 (en) Computing device and method for checking length of signal trace
US20100264933A1 (en) System and method for testing size of vias
TW201426366A (zh) 訊號線檢查系統及方法
TW201319848A (zh) 佈線自動化檢查系統及方法
JP2009211405A (ja) 多層プリント配線基板のプレーン跨ぎ配線チェックシステム、方法、プログラム、及び情報記録媒体
TW200538919A (en) System and method for checking split plane of motherboard layout
JPWO2021111762A5 (zh)
TW201520797A (zh) 印刷電路檢查方法與裝置
JP6870440B2 (ja) 電気設計支援プログラム、電気設計支援方法及び情報処理装置
CN102789509A (zh) 一种标记不焊接器件的方法及系统
JP2007072913A (ja) 回路デザイン電気的チェックシステム
KR20120053586A (ko) 부품 자동삽입장치용 부품 리스트 생성장치, 그 생성방법 및 캐드장치