JP6443117B2 - 部品配置プログラム、部位品配置方法、および情報処理装置 - Google Patents
部品配置プログラム、部位品配置方法、および情報処理装置 Download PDFInfo
- Publication number
- JP6443117B2 JP6443117B2 JP2015031858A JP2015031858A JP6443117B2 JP 6443117 B2 JP6443117 B2 JP 6443117B2 JP 2015031858 A JP2015031858 A JP 2015031858A JP 2015031858 A JP2015031858 A JP 2015031858A JP 6443117 B2 JP6443117 B2 JP 6443117B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- check
- area
- check area
- placement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 62
- 230000010365 information processing Effects 0.000 title claims description 46
- 238000012545 processing Methods 0.000 claims description 45
- 230000005672 electromagnetic field Effects 0.000 claims description 17
- 230000020169 heat generation Effects 0.000 description 39
- 230000006870 function Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 241000700159 Rattus Species 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 238000012790 confirmation Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41835—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by programme execution
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/31—From computer integrated manufacturing till monitoring
- G05B2219/31029—Program for assembly, show exploded article
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Quality & Reliability (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
(1)前記複数の部品のうちの一の部品を配置する際に、前記一の部品に設定された第1チェック領域と、前記一の部品の近傍における配置済み部品に設定された第2チェック領域との干渉状態をチェックする処理。
(2)チェックされた前記干渉状態が所定条件を満たす場合、前記干渉状態を許容して前記一の部品の配置位置を決定する処理。
(3)前記第1チェック領域と前記第2チェック領域とを合成し、合成されたチェック領域を、前記一の部品および前記配置済み部品について設定される一のチェック領域として用いる処理。
〔1−1〕ラッツネスト表示
ユーザ(設計者等)は、基板上での配置対象部品の配置位置はネット接続情報に基づいて決定する。その際、配置対象部品のピンと、当該ピンと接続関係にある他の部品のピンとのネット接続(ラッツネスト)がネット接続情報に基づいて表示部に表示される。ユーザは、表示部に表示されたラッツネストを参照し、配置対象部品のピンと他の部品のピンとの接続関係を把握しながら、例えばマウスによるドラッグ&ドロップ操作によって配置対象部品を適切な位置に配置する。
次に、図23〜図28を参照しながら上述したラッツネスト表示技術を用いて行なわれる、配置対象部品の配置位置の決定手順の一例について、図29に示すフローチャート(ステップS101〜S118)に従って説明する。ここで、図29に示すフローチャートに従う配置対象部品の配置位置の決定手順は、PC(Personal Computer)等の情報処理装置を用いて実行される。
ところで、例えば、熱容量の大きいBGAパッケージ形状のLSI(Large Scale Integration)どうしは、装置としての発熱(熱容量)の問題のために、近傍に配置することができない場合がある(図30右側の×参照)。しかし、BGAパッケージ形状のLSIの近傍に配置される部品が、熱容量の小さい、抵抗やコンデンサなどのチップ部品パッケージ形状の部品(チップ部品)であれば、BGAパッケージ形状のLSIの直近に配置可能な場合もある(図30左側の○参照)。単に各部品の占有領域に基づいて行なう干渉チェックでは、発熱の問題を考慮した部品配置を行なうことができない。このため、配置対象部品やその近傍の配置済み部品のパッケージ形状の種類を加味して配置対象部品の配置可否を判断することが好ましい。
(a1)第1チェック領域と第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素(熱容量,重量,電磁界等)について同一の許容値が設定されていること。
(a2)第1チェック領域と第2チェック領域とが干渉すること。
(a3)一の部品の前記所定要素に係る第1属性値と配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下であること。
(b1)第1チェック領域と第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素について同一の許容値が設定されていること。
(b2)第1チェック領域または第2チェック領域と一の部品の第1占有領域または配置済み部品の第2占有領域とが干渉すること。
(b3)一の部品の前記所定要素に係る第1属性値と配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下であること。
まず、図2を参照しながら、本実施形態の部品配置機能を実現する情報処理装置(コンピュータ)10のハードウェア構成について説明する。図2は、当該ハードウェア構成の一例を示すブロック図である。
次に、図1を参照しながら、本実施形態の部品配置機能を有する情報処理装置(コンピュータ)10の機能構成について説明する。図1は、当該機能構成の一例を示すブロック図である。
(a1′)配置対象部品の干渉チェック領域と配置済み部品の干渉チェック領域とのそれぞれに対し、前記干渉状態を許容する発熱量(熱容量)について同一の許容値が設定されていること。
(a2′)配置対象部品の干渉チェック領域と配置済み部品の干渉チェック領域とが干渉すること。
(a3′)配置対象部品の発熱量に係る属性値(第1属性値)と配置済み部品の発熱量に係る属性値(第2属性値)との合計値が前記同一の許容値以下であること。
(b1′)配置対象部品の干渉チェック領域と配置済み部品の干渉チェック領域とのそれぞれに対し、前記干渉状態を許容する発熱量(熱容量)について同一の許容値が設定されていること。
(b2′)配置対象部品の干渉チェック領域または配置済み部品の干渉チェック領域と配置対象部品の占有領域(第1占有領域)または配置済み部品の占有領域(第2占有領域)とが干渉すること。
(b3′)配置対象部品の発熱量に係る属性値(第1属性値)と配置済み部品の発熱量に係る属性値(第2属性値)との合計値が前記同一の許容値以下であること。
次に、図9に示すフローチャート(ステップS11〜S34)に従って、図1および図2を参照しながら上述した部品配置機能を有する情報処理装置10の動作(配置対象部品の配置位置の決定手順)の一例について説明する。なお、図9に示すステップS13〜S24,S27〜S31,S34は、それぞれ図29に示すステップS101〜S118に対応する処理を行なう。また、図9に示すステップS25,S26,S32,S33は、本実施形態において追加された処理を行なう。
次に、上述のごとく構成され動作する本実施形態の情報処理装置10による、本実施形態の具体的な実施例(操作例,動作例)について、図10〜図22を参照しながら説明する。ただし、以下に説明する実施例では、所定要素が発熱量であり、各部品がBGAパッケージである場合について説明する。さらに、以下に説明する実施例では、各部品に、図5に示すような第1〜第3干渉チェック領域が設定され、第1〜第3干渉チェック領域のそれぞれに、図6に示すように、発熱量の許容値(MAX)15W,30W,40Wが設定されている場合について説明する。
図10〜図12は、本実施形態による具体的な配置対象部品の配置位置決定手順の第1実施例を説明する図である。
図13〜図15は、本実施形態による具体的な配置対象部品の配置位置決定手順の第2実施例を説明する図である。
図16〜図18は、本実施形態による具体的な配置対象部品の配置位置決定手順の第3実施例を説明する図である。
図19〜図21は、本実施形態による具体的な配置対象部品の配置位置決定手順の第4実施例を説明する図である。
図22は、本実施形態による具体的な配置対象部品の配置位置決定手順の第5実施例を説明する図である。
上述した本実施形態の部品配置機能有する情報処理装置10によれば、図4に示す部品形状ライブラリ35のごとく部品形状名と要素名とをキーにして部品毎に干渉チェック領域が関連付けられる。そして、部品の配置の際、同一要素についての同一許容値をもつ干渉チェック領域どうしが干渉する場合、当該部品の属性値と近傍部品の属性値との合計値が当該部品の干渉チェック領域の許容値以下であれば、当該干渉が許容され、干渉チェック領域どうしが合成される。
以上、本発明の好ましい実施形態について詳述したが、本発明は、係る特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
以上の各実施形態を含む実施形態に関し、さらに以下の付記を開示する。
基板上に複数の部品を配置する処理をコンピュータに実行させるプログラムであって、
前記複数の部品のうちの一の部品を配置する際に、前記一の部品に設定された第1チェック領域と前記一の部品の近傍における配置済み部品に設定された第2チェック領域との干渉状態をチェックし、
チェックされた当該干渉状態が所定条件を満たす場合、前記干渉状態を許容して前記一の部品の配置位置を決定し、
前記第1チェック領域と前記第2チェック領域とを合成し、合成されたチェック領域を、前記一の部品および前記配置済み部品について設定される一のチェック領域として用いる、
処理を前記コンピュータに実行させる、部品配置プログラム。
前記所定条件は、前記第1チェック領域と前記第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素について同一の許容値が設定され、且つ、前記第1チェック領域と前記第2チェック領域とが干渉し、且つ、前記一の部品の前記所定要素に係る第1属性値と前記配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下である、ことである、付記1に記載の部品配置プログラム。
前記所定条件は、前記第1チェック領域と前記第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素について同一の許容値が設定され、且つ、前記第1チェック領域または前記第2チェック領域と前記一の部品の第1占有領域または前記配置済み部品の第2占有領域とが干渉し、且つ、前記一の部品の前記所定要素に係る第1属性値と前記配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下である、ことである、付記1に記載の部品配置プログラム。
前記複数の部品のそれぞれについて複数のチェック領域が設定され、
前記複数のチェック領域のそれぞれに対し、前記所定要素についての異なる許容値が設定される、付記2または付記3に記載の部品配置プログラム。
前記所定要素は、各部品の発熱量、重量、電磁界のうちの少なくとも一つである、付記2〜付記4のいずれか一項に記載の部品配置プログラム。
基板上に複数の部品を配置する部品配置方法であって、
コンピュータが、
前記複数の部品のうちの一の部品を配置する際に、前記一の部品に設定された第1チェック領域と、前記一の部品の近傍における配置済み部品に設定された第2チェック領域との干渉状態をチェックし、
チェックされた前記干渉状態が所定条件を満たす場合、前記干渉状態を許容して前記一の部品の配置位置を決定し、
前記第1チェック領域と前記第2チェック領域とを合成し、合成されたチェック領域を、前記一の部品および前記配置済み部品について設定される一のチェック領域として用いる、部品配置方法。
前記所定条件は、前記第1チェック領域と前記第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素について同一の許容値が設定され、且つ、前記第1チェック領域と前記第2チェック領域とが干渉し、且つ、前記一の部品の前記所定要素に係る第1属性値と前記配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下である、ことである、付記6に記載の部品配置方法。
前記所定条件は、前記第1チェック領域と前記第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素について同一の許容値が設定され、且つ、前記第1チェック領域または前記第2チェック領域と前記一の部品の第1占有領域または前記配置済み部品の第2占有領域とが干渉し、且つ、前記一の部品の前記所定要素に係る第1属性値と前記配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下である、ことである、付記6に記載の部品配置方法。
前記複数の部品のそれぞれについて複数のチェック領域が設定され、
前記複数のチェック領域のそれぞれに対し、前記所定要素についての異なる許容値が設定される、付記7または付記8に記載の部品配置方法。
前記所定要素は、各部品の発熱量、重量、電磁界のうちの少なくとも一つである、付記7〜付記9のいずれか一項に記載の部品配置方法。
基板上に複数の部品を配置する情報処理装置であって、
処理部と記憶部とを有し、
前記処理部は、
前記複数の部品のうちの一の部品を配置する際に、前記一の部品に設定された第1チェック領域と、前記一の部品の近傍における配置済み部品に設定された第2チェック領域との干渉状態をチェックし、
チェックされた前記干渉状態が所定条件を満たす場合、前記干渉状態を許容して前記一の部品の配置位置を決定し、
前記第1チェック領域と前記第2チェック領域とを合成し、合成されたチェック領域を、前記一の部品および前記配置済み部品について設定される一のチェック領域として用いる、情報処理装置。
前記所定条件は、前記第1チェック領域と前記第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素について同一の許容値が設定され、且つ、前記第1チェック領域と前記第2チェック領域とが干渉し、且つ、前記一の部品の前記所定要素に係る第1属性値と前記配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下である、ことである、付記11に記載の情報処理装置。
前記所定条件は、前記第1チェック領域と前記第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素について同一の許容値が設定され、且つ、前記第1チェック領域または前記第2チェック領域と前記一の部品の第1占有領域または前記配置済み部品の第2占有領域とが干渉し、且つ、前記一の部品の前記所定要素に係る第1属性値と前記配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下である、ことである、付記11に記載の情報処理装置。
前記複数の部品のそれぞれについて複数のチェック領域が設定され、
前記複数のチェック領域のそれぞれに対し、前記所定要素についての異なる許容値が設定される、付記12または付記13に記載の情報処理装置。
前記所定要素は、各部品の発熱量、重量、電磁界のうちの少なくとも一つである、付記12〜付記14のいずれか一項に記載の情報処理装置。
11 プロセッサ(処理部)
12 RAM(記憶部)
13 HDD(記憶部)
14 グラフィック処理装置
14a モニタ(表示部)
15 入力インタフェース
15a キーボード(入力部)
15b マウス(入力部)
16 光学ドライブ装置
16a 光ディスク
17 機器接続インタフェース
17a メモリ装置
17b メモリリーダライタ
17c メモリカード
18 ネットワークインタフェース
18a ネットワーク
19 バス
20 処理部
21 干渉チェック判定部
22 配置位置決定部
23 チェック領域合成部
30 記憶部(データベース部)
31 ネット接続テーブル
32 部品配置テーブル
33 基板形状ライブラリ
34 部品属性ライブラリ
35 部品形状ライブラリ(干渉チェック領域定義部)
36 占有領域制御テーブル
37 障害物管理テーブル
40 入力部
50 表示部
C 配線基板(基板,プリント基板)
C0 コネクタ
C1〜C4 能動部品
C5〜C9 受動部品
Claims (7)
- 基板上に複数の部品を配置する処理をコンピュータに実行させるプログラムであって、
前記複数の部品のうちの一の部品を配置する際に、前記一の部品に設定された第1チェック領域と、前記一の部品の近傍における配置済み部品に設定された第2チェック領域との干渉状態をチェックし、
チェックされた前記干渉状態が所定条件を満たす場合、前記干渉状態を許容して前記一の部品の配置位置を決定し、
前記第1チェック領域と前記第2チェック領域とを合成し、合成されたチェック領域を、前記一の部品および前記配置済み部品について設定される一のチェック領域として用いる、
処理を前記コンピュータに実行させる、部品配置プログラム。 - 前記所定条件は、前記第1チェック領域と前記第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素について同一の許容値が設定され、且つ、前記第1チェック領域と前記第2チェック領域とが干渉し、且つ、前記一の部品の前記所定要素に係る第1属性値と前記配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下である、ことである、請求項1に記載の部品配置プログラム。
- 前記所定条件は、前記第1チェック領域と前記第2チェック領域とのそれぞれに対し、前記干渉状態を許容する所定要素について同一の許容値が設定され、且つ、前記第1チェック領域または前記第2チェック領域と前記一の部品の第1占有領域または前記配置済み部品の第2占有領域とが干渉し、且つ、前記一の部品の前記所定要素に係る第1属性値と前記配置済み部品の前記所定要素に係る第2属性値との合計値が前記同一の許容値以下である、ことである、請求項1に記載の部品配置プログラム。
- 前記複数の部品のそれぞれについて複数のチェック領域が設定され、
前記複数のチェック領域のそれぞれに対し、前記所定要素についての異なる許容値が設定される、請求項2または請求項3に記載の部品配置プログラム。 - 前記所定要素は、各部品の発熱量、重量、電磁界のうちの少なくとも一つである、請求項2〜請求項4のいずれか一項に記載の部品配置プログラム。
- 基板上に複数の部品を配置する部品配置方法であって、
コンピュータが、
前記複数の部品のうちの一の部品を配置する際に、前記一の部品に設定された第1チェック領域と、前記一の部品の近傍における配置済み部品に設定された第2チェック領域との干渉状態をチェックし、
チェックされた前記干渉状態が所定条件を満たす場合、前記干渉状態を許容して前記一の部品の配置位置を決定し、
前記第1チェック領域と前記第2チェック領域とを合成し、合成されたチェック領域を、前記一の部品および前記配置済み部品について設定される一のチェック領域として用いる、部品配置方法。 - 基板上に複数の部品を配置する情報処理装置であって、
処理部と記憶部とを有し、
前記処理部は、
前記複数の部品のうちの一の部品を配置する際に、前記一の部品に設定された第1チェック領域と、前記一の部品の近傍における配置済み部品に設定された第2チェック領域との干渉状態をチェックし、
チェックされた前記干渉状態が所定条件を満たす場合、前記干渉状態を許容して前記一の部品の配置位置を決定し、
前記第1チェック領域と前記第2チェック領域とを合成し、合成されたチェック領域を、前記一の部品および前記配置済み部品について設定される一のチェック領域として用いる、情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015031858A JP6443117B2 (ja) | 2015-02-20 | 2015-02-20 | 部品配置プログラム、部位品配置方法、および情報処理装置 |
US14/988,805 US20160246293A1 (en) | 2015-02-20 | 2016-01-06 | Computer-readable recording medium having recorded therein component arrangement program, method of arranging components, and information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015031858A JP6443117B2 (ja) | 2015-02-20 | 2015-02-20 | 部品配置プログラム、部位品配置方法、および情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016153956A JP2016153956A (ja) | 2016-08-25 |
JP6443117B2 true JP6443117B2 (ja) | 2018-12-26 |
Family
ID=56690391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015031858A Expired - Fee Related JP6443117B2 (ja) | 2015-02-20 | 2015-02-20 | 部品配置プログラム、部位品配置方法、および情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160246293A1 (ja) |
JP (1) | JP6443117B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6862788B2 (ja) | 2016-11-22 | 2021-04-21 | 富士通株式会社 | クリアランスチェックプログラム、クリアランスチェック方法、及びクリアランスチェック装置 |
WO2020122931A1 (en) * | 2018-12-14 | 2020-06-18 | Hewlett-Packard Development Company, L.P. | Evaluating candidate virtual build volumes |
WO2020204899A1 (en) * | 2019-03-29 | 2020-10-08 | Hewlett-Packard Development Company, L.P. | Separation of objects for additive manufacturing |
US11341307B2 (en) * | 2020-10-22 | 2022-05-24 | Goldman Sachs & Co. LLC | Passively cooling hardware components |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05314217A (ja) * | 1992-05-13 | 1993-11-26 | Hokuriku Nippon Denki Software Kk | 対話型回路部品配置システム |
JP2762843B2 (ja) * | 1992-05-14 | 1998-06-04 | 日本電気株式会社 | 部品配置処理装置 |
US5550750A (en) * | 1993-05-28 | 1996-08-27 | Mentor Graphics Corporation | Method and system for integrating component analysis with multiple component placement |
US7127459B2 (en) * | 1996-01-26 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Component electronic catalog |
JPH09204454A (ja) * | 1996-01-26 | 1997-08-05 | Matsushita Electric Ind Co Ltd | 部品電子カタログ |
US7788076B2 (en) * | 2004-03-08 | 2010-08-31 | Panasonic Corporation | Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon |
JP4633666B2 (ja) * | 2006-03-30 | 2011-02-16 | 富士通株式会社 | 基板設計支援装置及び基板設計支援プログラム |
JP2008091752A (ja) * | 2006-10-04 | 2008-04-17 | Sokudo:Kk | 基板の現像処理方法および基板の現像処理装置 |
US7957150B2 (en) * | 2008-02-21 | 2011-06-07 | Hitachi, Ltd. | Support method and apparatus for printed circuit board |
JP5895435B2 (ja) * | 2011-10-07 | 2016-03-30 | 富士通株式会社 | 設計支援装置、設計支援プログラム、および設計支援方法 |
CN103324767A (zh) * | 2012-03-20 | 2013-09-25 | 鸿富锦精密工业(深圳)有限公司 | 电路布线检查系统及方法 |
WO2014119306A1 (ja) * | 2013-01-30 | 2014-08-07 | パナソニック株式会社 | 下受けピンの配置決定支援装置および配置決定支援方法 |
CN104392043A (zh) * | 2014-11-24 | 2015-03-04 | 英业达科技有限公司 | 防止零件与机壳干涉的可程序化绘图系统及其方法 |
-
2015
- 2015-02-20 JP JP2015031858A patent/JP6443117B2/ja not_active Expired - Fee Related
-
2016
- 2016-01-06 US US14/988,805 patent/US20160246293A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160246293A1 (en) | 2016-08-25 |
JP2016153956A (ja) | 2016-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160154924A1 (en) | Semiconductor design method and computer-readable recording medium | |
JP6443117B2 (ja) | 部品配置プログラム、部位品配置方法、および情報処理装置 | |
US6499134B1 (en) | Method of assigning integrated circuit I/O signals in an integrated circuit package | |
CN109241681B (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
US9047435B2 (en) | Multi-board design apparatus, multi-board design method, program and computer-readable recording medium | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
US8286124B2 (en) | Printed circuit board design assisting method, printed circuit board design assisting device, and storage medium | |
JP2008084208A (ja) | 配線モデル作成装置、配線モデル作成方法、配線モデル作成プログラムおよび装置の製造方法 | |
JP2006059013A (ja) | 回路基板の設計方法 | |
JP2003345844A (ja) | 対話型フロアプランナ装置 | |
JP6433159B2 (ja) | 情報処理装置、方法及びプログラム | |
JP7072136B1 (ja) | 設計支援装置、設計支援プログラムおよび設計支援方法 | |
JP4841672B2 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
JP2008123341A (ja) | 半導体装置の配線方法 | |
TW200539763A (en) | Method and system for net-width checking in a layout | |
JP6316311B2 (ja) | パターンベースの電源グランド(pg)ルーティングおよびビア生成 | |
JP4860661B2 (ja) | 半導体パッケージの設計方法及び半導体パッケージレイアウト設計装置 | |
KR101217747B1 (ko) | 부품 자동삽입장치용 부품 리스트 생성장치, 그 생성방법 및 캐드장치 | |
US7496873B2 (en) | Method and system for determining required quantity of testing points on a circuit layout diagram | |
JP2004252743A (ja) | 多層配線基板の設計装置、その設計方法及び記録媒体 | |
US10783308B1 (en) | Method of assigning contact elements associated with an integrated circuit device | |
JP2012141920A (ja) | 回路設計支援プログラム、回路設計支援方法および回路設計支援装置 | |
JP2006293701A (ja) | ネット表示プログラムおよびネット表示方法 | |
US10445459B1 (en) | Interactive routing with poly vias | |
US7448002B2 (en) | Inspection system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6443117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |