TW201319848A - 佈線自動化檢查系統及方法 - Google Patents
佈線自動化檢查系統及方法 Download PDFInfo
- Publication number
- TW201319848A TW201319848A TW100141680A TW100141680A TW201319848A TW 201319848 A TW201319848 A TW 201319848A TW 100141680 A TW100141680 A TW 100141680A TW 100141680 A TW100141680 A TW 100141680A TW 201319848 A TW201319848 A TW 201319848A
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- component
- search range
- list
- module
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本發明提供一種佈線自動化檢查系統,應用於計算裝置。該系統藉由輸入的名稱關鍵字從一個PCB佈線圖檔中篩選出元件名稱,並顯示於一個第一列表中;計算藉由上述第一列表所選擇的元件的週邊框,根據該週邊框及一個預設的檢查範圍的距離D,計算出一個查找範圍;從所述PCB佈線圖檔中查找出所有與上述查找範圍有交集的訊號線;將與上述查找範圍有交集的訊號線基本資訊顯示於一個第二列表中。
Description
本發明涉及一種電路檢查系統及方法,尤其是關於一種佈線自動化檢查系統及方法。
通常,PCB(Printed Circuit Board,印刷電路板)包括元件層及佈線層。其中,元件層位於表層位置,而佈線層位於內層位置。由於現今的PCB佈線密度越來越高,因此,表層元件干擾內層走線的問題日益嚴重。尤其是高雜訊元件,如電源調節器、石英震盪器、時衝產生器等的電磁干擾。位於表層的高雜訊元件於開關切換時,其電磁干擾會直接影響到位於內層的訊號線(如圖1A所示)。訊號線,尤其是高速訊號線,一旦置於高雜訊元件的下方,受到該高雜訊元件的電磁干擾,很容易造成訊號判讀錯誤(如圖1B所示)。
目前沒有可靠的檢查軟體可供使用以檢查出可能受到高雜訊元件干擾的訊號線,必須採用人工的方式對PCB佈線一一檢查。由於電路板上佈線數目巨大,手動操作不僅費時費力,而且容易由於設計人員的疏忽導致遺漏、出錯。
鑒於以上內容,有必要提出一種佈線自動化檢查系統及方法,可以快速、準確地篩選出受到高雜訊元件干擾的訊號線,以便工程師進行佈線修改,防止由於高雜訊元件的電磁干擾造成訊號判讀錯誤。
所述之佈線自動化檢查系統包括:用於從儲存器中導入一個PCB佈線圖檔的導入模組;用於接收用戶輸入的一個檢查範圍的距離D及接收所需查找的元件的名稱關鍵字的接收模組;用於根據上述名稱關鍵字,從所述PCB佈線圖檔中篩選出所有符合該名稱關鍵字的元件名稱的篩選模組;用於將所篩選出來的元件名稱顯示於一個第一列表中的顯示模組;用於計算藉由上述第一列表所選擇的元件的週邊框,及根據上述週邊框及上述檢查範圍的距離D,計算出一個查找範圍的計算模組;用於從所述PCB佈線圖檔中查找出所有與上述查找範圍有交集的訊號線的查找模組。其中所述顯示模組還用於將與上述查找範圍有交集的訊號線基本資訊顯示於一個第二列表中。
所述之佈線自動化檢查方法包括:從儲存器中導入一個PCB佈線圖檔;接收用戶輸入的一個檢查範圍的距離D及所需查找的元件的名稱關鍵字;根據上述名稱關鍵字,從所述PCB佈線圖檔中篩選出所有符合該名稱關鍵字的元件名稱;將所篩選出來的元件名稱顯示於一個第一列表中;計算藉由上述第一列表所選擇的元件的週邊框,及根據上述週邊框及上述檢查範圍的距離D,計算出一個查找範圍;從所述PCB佈線圖檔中查找出所有與上述查找範圍有交集的訊號線;及將與上述查找範圍有交集的訊號線基本資訊顯示於一個第二列表中。
相較於習知技術,本發明所提供的佈線自動化檢查系統及方法可以快速、準確地篩選出受到高雜訊元件干擾的訊號線,以便工程師進行佈線修改,防止由於高雜訊元件的電磁干擾造成訊號判讀錯誤。
參閱圖2所示,係本發明佈線自動化檢查系統較佳實施例的應用環境圖。該佈線自動化檢查系統10應用於計算裝置1中。該計算裝置1還包括處理器20、儲存器30、顯示器40及印刷電路板(printed circuit board,PCB)佈線圖檔50。該佈線自動化檢查系統10用於篩選出PCB佈線圖檔50中受到高雜訊元件干擾的訊號線,以便工程師進行佈線修改,防止由於高雜訊元件的電磁干擾造成訊號判讀錯誤。PCB一般由多層電路板組成,例如元件層及佈線層。通常,元件層位於PCB的表層位置,而佈線層位於PCB的內層位置。當訊號線,尤其是高速訊號線位於高雜訊元件,如電源調節器、石英震盪器、時衝產生器等的正下方時,會受到該高雜訊元件的電磁干擾,而產生錯誤波形。
儲存器30用於儲存所述PCB佈線圖檔50及佈線自動化檢查系統10的程式化代碼。該儲存器30可以為智慧媒體卡(smart media card)、安全數位卡(secure digital card)、快閃記憶體卡(flash card)等儲存設備。
處理器20用於執行佈線自動化檢查系統10的程式化代碼,提供佈線自動化檢查系統10的各功能(詳見圖4中描述)。
顯示器40用於顯示所述PCB佈線圖檔50,並顯示佈線自動化檢查系統10提供的用戶介面供用戶設置相關參數以及顯示檢查結果。
參閱圖3所示,係本發明佈線自動化檢查系統10較佳實施例的功能模組圖。該佈線自動化檢查系統10包括導入模組11、接收模組12、篩選模組13、顯示模組14、計算模組15、查找模組16及判斷模組17。以下結合圖4說明模組11~17的功能。
參閱圖4所示,係本發明佈線自動化檢查方法較佳實施例的方法流程圖。根據不同的需求,該流程圖中步驟的順序可以改變,某些步驟可以省略。
步驟S10,導入模組11從儲存器30中導入PCB佈線圖檔50到該佈線自動化檢查系統10中。
步驟S11,接收模組12接收用戶藉由該佈線自動化檢查系統10提供的用戶介面輸入的一個檢查範圍的距離D,例如D=30mil。其中,1mil等於千分之一英寸。當然,根據實際需要,D亦可以為0。
步驟S12,接收模組12接收用戶藉由該佈線自動化檢查系統10提供的用戶介面輸入的所需查找的元件的名稱關鍵字,如U*。該名稱關鍵字U*代表所有名稱首字母為U的元件。所述名稱關鍵字亦可以是*U,代表所有名稱尾字母為U的元件。當然,該名稱關鍵字亦可以是其他形式,這裏不一一描述。
步驟S13,篩選模組13根據上述名稱關鍵字,從PCB佈線圖檔50中篩選出所有符合該名稱關鍵字的元件名稱,並由顯示模組14將所篩選出來的元件名稱顯示於該佈線自動化檢查系統10提供的用戶介面上的第一列表中。
步驟S14,接收模組12進一步接收用戶藉由上述第一列表選擇的一個元件。所選擇的元件通常為高雜訊元件,如電源調節器、石英震盪器、時衝產生器等。
步驟S15,計算模組15計算出所選擇的元件的週邊框。所述元件的週邊框可以是能夠包圍該元件的最小矩形。所述計算模組15獲取該元件上所有邊緣點的座標,根據座標中的最大值及最小值計算出該元件的週邊框。於其他實施方式中,若所選擇的元件是三維的,則所述元件的週邊框亦可以是能夠包圍該元件的最小立方體。
步驟S16,計算模組15進一步於上述週邊框的各個邊(面)上加上上述設置的檢查範圍的距離D,計算出一個查找範圍,參閱圖5所示。
步驟S17,查找模組16判斷PCB佈線圖檔50中是否有與上述查找範圍有交集的訊號線存在。參閱圖5所示,訊號線L1,L2及L3與所述查找範圍有交集。若存在有交集的訊號線,則流程進入步驟S18。否則,若不存在有交集的訊號線,則流程直接進入步驟S19。
於步驟S18中,查找模組16從PCB佈線圖檔50中查找出所有與上述查找範圍有交集的訊號線,並由顯示模組14將該有交集的訊號線的名稱、所於PCB上的層別、及與上述查找範圍的交點等資訊顯示於該佈線自動化檢查系統10提供的用戶介面上的第二列表中。根據該第二列表,用戶可以瞭解到所有受到高雜訊元件干擾的訊號線,以進行佈線修改,防止由於高雜訊元件的電磁干擾造成訊號判讀錯誤。
於步驟S19中,判斷模組17根據用戶是否於上述第一列表中選擇另一個元件判斷是否還需要進行佈線自動化檢查。若需要,則流程返回步驟S14。否則,若不需要,則流程結束。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅爲本發明之較佳實施例,本發明之範圍並不以上述實施例爲限,舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
1...計算裝置
10...佈線自動化檢查系統
20...處理器
30...儲存器
40...顯示器
50...PCB佈線圖檔
11...導入模組
12...接收模組
13...篩選模組
14...顯示模組
15...計算模組
16...查找模組
17...判斷模組
圖1A演示了位元於表層的高雜訊元件對位於內層的訊號線的電磁干擾。
圖1B演示了受到高雜訊元件的電磁干擾後的訊號波形。
圖2係本發明佈線自動化檢查系統較佳實施例的應用環境圖。
圖3係本發明佈線自動化檢查系統較佳實施例的功能模組圖。
圖4係本發明佈線自動化檢查方法較佳實施例的方法流程圖。
圖5係查找受到高雜訊元件的電磁干擾的訊號線的示意圖。
1...計算裝置
10...佈線自動化檢查系統
20...處理器
30...儲存器
40...顯示器
50...PCB佈線圖檔
Claims (10)
- 一種佈線自動化檢查系統,該系統包括:
導入模組,用於從計算裝置的儲存器中導入一個PCB佈線圖檔;
接收模組,用於接收用戶輸入的一個檢查範圍的距離D及所需查找的元件的名稱關鍵字;
篩選模組,用於根據上述名稱關鍵字,從所述PCB佈線圖檔中篩選出所有符合該名稱關鍵字的元件名稱;
顯示模組,用於將所篩選出來的元件名稱顯示於一個第一列表中;
計算模組,用於計算藉由上述第一列表所選擇的元件的週邊框,及根據上述週邊框及上述檢查範圍的距離D,計算出一個查找範圍;
查找模組,用於從所述PCB佈線圖檔中查找出所有與上述查找範圍有交集的訊號線;及
所述顯示模組還用於將與上述查找範圍有交集的訊號線基本資訊顯示於一個第二列表中。 - 如申請專利範圍第1項所述之佈線自動化檢查系統,所述週邊框是藉由獲取所選擇的元件上所有邊緣點的座標,根據座標中的最大值及最小值計算出來的。
- 如申請專利範圍第2項所述之佈線自動化檢查系統,所述查找範圍是藉由於所述週邊框的各個邊或者面上加上所設置的檢查範圍的距離D得到的。
- 如申請專利範圍第1項所述之佈線自動化檢查系統,所述與查找範圍有交集的訊號線基本資訊包括:訊號線的名稱、所於印刷電路板上的層別、及與上述查找範圍的交點。
- 如申請專利範圍第1項所述之佈線自動化檢查系統,所述所選擇的元件包括電源調節器、石英震盪器、及時衝產生器。
- 一種佈線自動化檢查方法,該方法包括:
導入步驟:從計算裝置的儲存器中導入一個PCB佈線圖檔;
接收步驟:接收用戶輸入的一個檢查範圍的距離D及所需查找的元件的名稱關鍵字;
篩選步驟:根據上述名稱關鍵字,從所述PCB佈線圖檔中篩選出所有符合該名稱關鍵字的元件名稱;
第一顯示步驟:將所篩選出來的元件名稱顯示於一個第一列表中;
計算步驟:計算藉由上述第一列表所選擇的元件的週邊框,及根據上述週邊框及上述檢查範圍的距離D,計算出一個查找範圍;
查找步驟:從所述PCB佈線圖檔中查找出所有與上述查找範圍有交集的訊號線;及
第二顯示步驟:將與上述查找範圍有交集的訊號線基本資訊顯示於一個第二列表中。 - 如申請專利範圍第6項所述之佈線自動化檢查方法,所述週邊框是藉由獲取所選擇的元件上所有邊緣點的座標,根據座標中的最大值及最小值計算出來的。
- 如申請專利範圍第7項所述之佈線自動化檢查方法,所述查找範圍是藉由於所述週邊框的各個邊或者面上加上所設置的檢查範圍的距離D得到的。
- 如申請專利範圍第6項所述之佈線自動化檢查方法,所述與查找範圍有交集的訊號線基本資訊包括:訊號線的名稱、所於印刷電路板上的層別、及與上述查找範圍的交點。
- 如申請專利範圍第6項所述之佈線自動化檢查方法,所述所選擇的元件包括電源調節器、石英震盪器、及時衝產生器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100141680A TW201319848A (zh) | 2011-11-15 | 2011-11-15 | 佈線自動化檢查系統及方法 |
US13/534,046 US8627265B2 (en) | 2011-11-15 | 2012-06-27 | Computing device and method for automatically checking wiring information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100141680A TW201319848A (zh) | 2011-11-15 | 2011-11-15 | 佈線自動化檢查系統及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201319848A true TW201319848A (zh) | 2013-05-16 |
Family
ID=48281912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100141680A TW201319848A (zh) | 2011-11-15 | 2011-11-15 | 佈線自動化檢查系統及方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8627265B2 (zh) |
TW (1) | TW201319848A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI554903B (zh) * | 2015-12-04 | 2016-10-21 | 英業達股份有限公司 | 電路板相鄰層訊號檢查的方法及系統 |
CN106814301A (zh) * | 2015-11-30 | 2017-06-09 | 英业达科技有限公司 | 电路板相邻层信号检查的方法及系统 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109344418A (zh) * | 2018-07-31 | 2019-02-15 | 深圳市奥拓电子股份有限公司 | Led自动布线方法、自动布线系统及存储介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200540611A (en) * | 2004-06-04 | 2005-12-16 | Hon Hai Prec Ind Co Ltd | System and method for verifying delay of a motherboard layout |
US20080288908A1 (en) * | 2007-05-15 | 2008-11-20 | Mirror Semiconductor, Inc. | Simultaneous design of integrated circuit and printed circuit board |
-
2011
- 2011-11-15 TW TW100141680A patent/TW201319848A/zh unknown
-
2012
- 2012-06-27 US US13/534,046 patent/US8627265B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106814301A (zh) * | 2015-11-30 | 2017-06-09 | 英业达科技有限公司 | 电路板相邻层信号检查的方法及系统 |
CN106814301B (zh) * | 2015-11-30 | 2019-07-23 | 英业达科技有限公司 | 电路板相邻层信号检查的方法及系统 |
TWI554903B (zh) * | 2015-12-04 | 2016-10-21 | 英業達股份有限公司 | 電路板相鄰層訊號檢查的方法及系統 |
Also Published As
Publication number | Publication date |
---|---|
US8627265B2 (en) | 2014-01-07 |
US20130125082A1 (en) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11604916B2 (en) | Method, system, and electronic device for detecting open/short circuit of PCB design layout | |
US8615724B2 (en) | Circuit assembly yield prediction with respect to form factor | |
US6665854B2 (en) | Method and apparatus of checking mount quality of circuit board | |
US8458645B2 (en) | Electronic device and method for checking layout of printed circuit board | |
TW201405144A (zh) | 高速差分訊號線過孔自動檢查系統及方法 | |
CN109241681B (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
US8402423B2 (en) | System and method for verifying PCB layout | |
CN109961067B (zh) | 光学基准点的选取方法、系统、计算机存储介质及设备 | |
US8413097B2 (en) | Computing device and method for checking design of printed circuit board layout file | |
CN112649720A (zh) | 板卡测试方法、装置及计算机可读存储介质 | |
TW201441641A (zh) | 檢測電路板上晶片電源引腳佈線之方法與裝置 | |
TW201319848A (zh) | 佈線自動化檢查系統及方法 | |
US10936763B2 (en) | Information processing apparatus and non-transitory computer readable medium | |
CN109426674B (zh) | 一种印刷电路板检测方法和系统 | |
US8250516B2 (en) | Printed circuit board layout system and method for merging overlapping polygons into irregular shapes | |
US20150347668A1 (en) | Information processing apparatus, method, and storage medium | |
US20120297356A1 (en) | Computing device and method for inspecting layout of printed circuit board | |
TWI468965B (zh) | 佈線檢查系統及方法 | |
CN115081389B (zh) | 一种印刷电路板走线检查方法、装置、设备、存储介质 | |
CN111259620A (zh) | 一种检查pcb中盲埋孔的方法、系统、设备以及介质 | |
JP4245115B2 (ja) | 回路基板の実装状態表示方法、その装置、記録媒体、及びプログラム | |
CN103116662A (zh) | 布线自动化检查系统及方法 | |
US20130254729A1 (en) | Device and method for checking signal transmission lines of pcb layout files | |
TW201426365A (zh) | 佈線檢查系統及方法 | |
TW201426366A (zh) | 訊號線檢查系統及方法 |