CN106814301A - 电路板相邻层信号检查的方法及系统 - Google Patents
电路板相邻层信号检查的方法及系统 Download PDFInfo
- Publication number
- CN106814301A CN106814301A CN201510854563.1A CN201510854563A CN106814301A CN 106814301 A CN106814301 A CN 106814301A CN 201510854563 A CN201510854563 A CN 201510854563A CN 106814301 A CN106814301 A CN 106814301A
- Authority
- CN
- China
- Prior art keywords
- line segment
- signal
- examination scope
- adjacent layer
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
一种电路板相邻层信号检查的方法及系统在此揭露,其中的方法包含:取得至少一检查信号线段的检查范围;判断检查范围内是否有相邻层的其他信号线段;当检查范围内有相邻层的其他信号线段时,将检查范围与其他信号线段执行合并,以取得在执行合并后检查范围的一剩余面积;将检查范围的一总面积减去检查范围的剩余面积,以取得检查范围内的线段面积;将线段面积除以一默认线段宽度,以求得检查范围内的一线段长度;判断检查范围内的线段长度是否符合一默认长度规范。
Description
技术领域
本发明是关于一种电路板检测技术,尤指一种电路板相邻层信号检查的方法及系统。
背景技术
电路板是重要的电子部件,是电子组件的支撑体,也是电子元器件线路连接的载体。
电路板布局设计软件目前对于信号布局设计可提供同一层别不同信号间安全距离的设定,此信号间安全距离设定的功能,主要为提供电路板厂制作电路板时可制作的信号最小间距设定,另一方面亦可做为同一层别不同信号间避免信号互相干扰的安全间距设定,但信号干扰问题除了相同层别的外,上下两相邻层间信号亦可能造成信号干扰,但因目前布局软件皆无上下两相邻层间信号干扰的检查与防止方式,造成工程师们在作业上需逐一目视检查,易因人为疏失而延伸此些生产问题,造成生产上困难进而增加公司生产成本。
发明内容
本揭示内容的一态样是在提供一种电路板相邻层信号检查的方法,此方法包含以下步骤:取得至少一检查信号线段的检查范围;判断检查信号线段的检查范围内是否有相邻层的其他信号线段;当检查范围内有相邻层的其他信号线段时,将检查范围与其他信号线段执行合并,以取得在执行合并后检查范围的一剩余面积;将检查范围的一总面积减去检查范围的剩余面积,以取得检查范围内的线段面积;将检查范围内的线段面积除以一默认线段宽度,以求得一线段长度;判断检查范围内的线段长度是否符合一默认长度规范。
本揭示内容的另一态样是在提供一种电路板相邻层信号检查的系统,此系统包含存储装置与处理器,存储装置存储一检查信号数据,处理器电性连接存储装置,用以执行以下步骤:基于检查信号数据,取得至少一检查信号线段的检查范围;判断检查信号线段的检查范围内是否有相邻层的其他信号线段;当检查范围内有相邻层的其他信号线段时,将检查范围与其他信号线段执行合并,以取得在执行合并后检查范围的一剩余面积;将检查范围的一总面积减去检查范围的剩余面积,以取得检查范围内的线段面积;将检查范围内的线段面积除以一默认线段宽度,以求得一线段长度;判断检查范围内的线段长度是否符合一默认长度规范。
藉由本揭示内容所揭露的技术,以达到自动检查的目的,除了在检查时间上可大幅缩短时间外,也可解决因人为疏失而有遗漏检查的问题,且经由本系统或本方法计算出的检查结果更为精确,对于需精密设计的电路板而言,更能达到避免相邻层信号间电磁干扰的效用,对于整体电路板而言,降低其设计问题亦能降低其研发成本。
以下将以实施方式对上述的说明作详细的描述,并对本发明的技术方案提供进一步的解释。
附图说明
图1绘示一种电路板中信号干扰的示意图;
图2为根据本揭示内容的一实施例中一种电路板相邻层信号检查的系统的方块图;
图3至图8为根据本揭示内容的一实施例中一种电路板相邻层信号检查的方法的示意图;
图9至图10为根据本揭示内容的一实施例中一种电路板相邻层信号检查的方法的流程图;以及
图11为根据本揭示内容的一实施例中一种结果显示的流程图。
组件标号说明:
为让本揭示内容的上述和其他目的、特征、优点与实施例能更明显易懂,所附符号的说明如下:
100:电路板
111~116:层
121、122、30:信号
130:信号干扰
200:系统
210:存储装置
220:处理器
230:显示器
240:输入设备
300、310、320:检查信号线段
311~316:启始与结尾坐标
400:默认距离
420:检查范围
510、520、530、540:其他信号线段
610、620、630、640:线段面积
730:同信号线段面积
810、820、830:线段长度
901~911、1001~1011、1101~1114:步骤
A:总面积
a1、b1、a2、b2、a3、a4:剩余面积
节点:X、Y
具体实施方式
为了使本揭示内容的叙述更加详尽与完备,可参照附图及以下所述的各种实施例。但所提供的实施例并非用以限制本发明所涵盖的范围;步骤的描述亦非用以限制其执行的顺序,任何由重新组合,所产生具有均等功效的装置,皆为本发明所涵盖的范围。
请参照图1,图1绘示一种电路板100中信号干扰130的示意图。如图1所示,电路板100包含多个层111~116,相邻层别信号121、122虽位于不同层别中,但当部份速度较快的信号达到特定条件时,即使位于不同层别亦会造成信号干扰130。本案将针对此部份设计问题,开发自动化系统及方法,由用户手动或软件自动定义并选择欲进行检查的信号,系统程序进行自动判断与运算,取得不符合相邻层设计规范信号。
图2为根据本揭示内容的一实施例中一种电路板相邻层信号检查的系统200的方块图。如图2所示,系统200包含存储装置210、处理器220、显示器230与输入设备240。在架构上,处理器220电性连接存储装置210、显示器230与输入设备240。
实作上,存储装置210可为硬盘、闪存或其他内存装置,处理器220可为中央处理器、微控制器或其他处理电路,显示器230可为液晶显示器或其他显示屏幕,输入设备240可为键盘、鼠标、触摸板或其他输入设备。于一实施例中,输入设备240与显示器230可整合成触控屏幕。
于一实施例中,系统200用于执行电路板相邻层信号检查的方法,该方法可实作成软件程序存储于存储装置210,交由处理器220来执行。以下将以系统200搭配图3至图8所绘示的该方法的示意图,详加说明。
存储装置210存储检查信号数据,检查信号数据包含所有需进行检查信号的数据。处理器220基于检查信号数据,开始逐一对检查信号进行检查。
于一实施例中,处理器220基于检查信号数据,取得至少一检查信号线段的检查范围。具体而言,请参照图3,以检查信号30为例说明,信号30包含检查信号线段300、310、320。处理器220基于检查信号数据,取得检查信号线段300、310、320的启始与结尾坐标311~316。接着,请参照图4,处理器220利用检查信号线段300、310、320的启始与结尾坐标311~316加上一默认距离400,分别建立检查信号线段300、310、320的检查范围410、420、430。
接着,于一实施例中,处理器220判断检查信号线段的检查范围内是否有相邻层的其他信号线段。具体而言,请参照图5,以检查范围420为例说明,处理器220判定检查信号线段310的检查范围420内有相邻层的其他信号线段510、520、530、540。
接着,请参照图6,处理器220将检查范围420与其他信号线段510执行合并(Merge),以取得在执行合并后检查范围420的剩余面积a1、b1,进而将检查范围420的总面积A减去检查范围420的剩余面积a1、b1,以取得检查范围内的线段面积610,其等于A-(a1+b1)。同理,处理器220将检查范围420与其他信号线段520执行合并,以取得在执行合并后检查范围420的剩余面积a2、b2,进而将检查范围420的总面积A减去检查范围的剩余面积a2、b2,以取得检查范围420内的线段面积620,其等于A-(a2+b2)。同理,处理器220将检查范围420与其他信号线段530执行合并,以取得在执行合并后检查范围420的剩余面积a3,进而将检查范围420的总面积A减去检查范围的剩余面积a3,以取得检查范围420内的线段面积630,其等于A-a3。同理,处理器220将检查范围420与其他信号线段540执行合并,以取得在执行合并后检查范围420的剩余面积a4,进而将检查范围420的总面积A减去检查范围的剩余面积a4,以取得检查范围420内的线段面积640,其等于A-a4。应了解到,由于当相邻层的其他信号线段510、520、530、540为多个,相应地,检查范围420内的线段面积610、620、630、640为多个。
接着,请参照图7,处理器220将检查范围内对应于同信号的线段面积630、640相加,以产生至少一同信号线段面积730。
接着,请参照图8,处理器220将检查范围420内的线段面积610除以一默认线段宽度,以求得相邻层的一其他信号线段于检查范围420内的线段长度810。同理,处理器220将检查范围420内的线段面积620除以一默认线段宽度,以求得相邻层的另一其他信号线段于检查范围420内的线段长度820。同理,处理器220将检查范围420内的同信号线段面积730除以一默认线段宽度,以求得相邻层的又一其他信号线段的线段长度830。
处理器220判断检查范围420内的线段长度810、820、830是否分别符合一默认长度规范。若有任一线段长度不符合默认长度规范时,处理器220存储该线段长度的相关数据至存储装置210。
为了对上述系统200所执行的方法做更详尽的阐述,请参照图9、图10,图9至图10为根据本揭示内容的一实施例中一种电路板相邻层信号检查的方法的流程图,图9与图10之间以节点X、Y接续连接。
首先,请参照图9,于步骤901,显示器230可显示检查信号选择讯窗,用户可通过输入设备240去选择检查信号。于步骤902,处理器220从存储装置210取得所有检查信号数据。于步骤903,处理器220逐一处理检查信号。于步骤904,处理器220取得检查信号所有线段。于步骤905,处理器220逐一处理检查信号线段。于步骤906,处理器220取得检查信号线段坐标(如:检查信号线段的启始与结尾坐标)。于步骤907,处理器220取得检查信号线段的检测范围。于步骤908,处理器220准备去取得检测范围内相邻层线段。于步骤909,处理器220判断检查范围内是否有相邻层的信号线段。若否,于步骤910,处理器220判断是否尚有信号线段。若是,回到步骤905;若否,于步骤911,处理器220判断是否尚有检查信号。若是,回到步骤903;若否,结束。
另一方面,若于步骤909判定检查范围内有相邻层的信号线段,请参照图10,于步骤1001,处理器220从存储装置210取得取得相邻层所有信号线段。于步骤1002,处理器220逐一处理相邻层所有信号线段。于步骤1003,处理器220将相邻层线段与检查范围执行合并作业。于步骤1004,处理器220将检查范围面积减去合并后剩余面积,取相邻层的线段面积。于步骤1005,处理器220判断是否尚有相邻层的信号线段。若是,回到步骤1002;若否,于步骤1006,处理器220将相邻层同信号线段面积相加。于步骤1007,处理器220逐一处理相邻层同信号线段面积。于步骤1008,处理器220将相邻层同信号线段面积除以线宽(如:默认线段宽度)取得线段长度。于步骤1009,处理器220判断检查范围内的线段长度是否超过规范长度。若是,于步骤1010,处理器220存储超过规范长度的相邻层信号线段的数据至存储装置110;若否,于步骤1011,处理器220判断是否尚有相邻层同信号线段面积。若是,回到步骤1007;若否,回到图9的步骤911。
图11为根据本揭示内容的一实施例中一种结果显示的流程图。如图11所示,于步骤1101,显示器230显示结果显示窗口。于步骤1102,使用者可通过输入设备240点选欲显示「检查信号名称+不符规范相邻层线段信号名称」。于步骤1103,处理器220取得相邻层信号层别、坐标。于步骤1104,处理器220开启检查信号与相邻层所在层别。于步骤1105,显示器230切换画面至相邻层线段所在坐标。
另一方面,于步骤1106,使用者可通过输入设备240点选修正(Fix)功能键。于步骤1107,处理器220判断是否已选择信号。若否,于步骤1109,显示器230显示无修正信号;若是,于步骤1108,处理器220计算空间信号线路移动空间。接着,于步骤1110,处理器220判断是否足够移动。若否,于步骤1112,显示器230显示修正失败信号;若是,于步骤1111,处理器220进行相邻层信号移动。接着,于步骤1113,显示器230的画面显示修正后结果。
另一方面,于步骤1114,使用者可通过输入设备240点选结束窗口功能。然后,处理器220将结果显示进行结束。
综上所述,藉由本揭示内容所揭露的技术,以达到自动检查的目的,除了在检查时间上可大幅缩短时间外,也可解决因人为疏失而有遗漏检查的问题,且经由本系统或本方法计算出的检查结果更为精确,对于需精密设计的电路板而言,更能达到避免相邻层信号间电磁干扰的效用,对于整体电路板而言,降低其设计问题亦能降低其研发成本。
虽然本揭示内容已以实施方式揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本揭示内容的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种电路板相邻层信号检查的方法,其特征为,该电路板相邻层信号检查的方法包含以下步骤:
取得至少一检查信号线段的检查范围;
判断该检查信号线段的该检查范围内是否有相邻层的其他信号线段;
当该检查范围内有该相邻层的该其他信号线段时,将该检查范围与该其他信号线段执行合并,以取得在执行该合并后该检查范围的一剩余面积;
将该检查范围的一总面积减去该检查范围的该剩余面积,以取得该检查范围内的线段面积;
将该检查范围内的该线段面积除以一默认线段宽度,以求得一线段长度;以及
判断该检查范围内的该线段长度是否符合一默认长度规范。
2.如权利要求1所述的电路板相邻层信号检查的方法,其特征为,取得该检查信号线段的该检查范围的步骤包含:
基于一检查信号数据,取得该检查信号线段的启始与结尾坐标;以及
利用该检查信号线段的启始与结尾坐标加上一默认距离,建立该检查信号线段的该检查范围。
3.如权利要求1所述的电路板相邻层信号检查的方法,其特征为,还包含:
当该相邻层的该其他信号线段为多个时,该线段面积为多个,将该检查范围内该些线段面积中对应于同信号者相加,以产生至少一同信号线段面积。
4.如权利要求3所述的电路板相邻层信号检查的方法,其特征为,还包含:
将该检查范围内的该同信号线段面积除以该默认线段宽度,以求得对应于该同信号者的该线段长度。
5.如权利要求1所述的电路板相邻层信号检查的方法,其特征为,还包含:
当该线段长度不符合该默认长度规范时,存储该线段长度的相关数据。
6.一种电路板相邻层信号检查的系统,其特征为,该电路板相邻层信号检查的系统包含:
一存储装置,存储一检查信号数据;以及
一处理器,电性连接该存储装置,用以执行以下步骤:
基于该检查信号数据,取得至少一检查信号线段的检查范围;
判断该检查信号线段的该检查范围内是否有相邻层的其他信号线段;
当该检查范围内有该相邻层的该其他信号线段时,将该检查范围与该其他信号线段执行合并,以取得在执行该合并后该检查范围的一剩余面积;
将该检查范围的一总面积减去该检查范围的该剩余面积,以取得该检查范围内的线段面积;
将该检查范围内的该线段面积除以一默认线段宽度,以求得一线段长度;以及
判断该检查范围内的该线段长度是否符合一默认长度规范。
7.如权利要求6所述的电路板相邻层信号检查的系统,其特征为,该处理器取得该检查信号线段的该检查范围的步骤包含:
基于一检查信号数据,取得该检查信号线段的启始与结尾坐标;以及
利用该检查信号线段的启始与结尾坐标加上一默认距离,建立该检查信号线段的该检查范围。
8.如权利要求6所述的电路板相邻层信号检查的系统,其特征为,该处理器还执行以下步骤:
当该相邻层的该其他信号线段为多个时,该线段面积为多个,将该检查范围内该些线段面积中对应于同信号者相加,以产生至少一同信号线段面积。
9.如权利要求8所述的电路板相邻层信号检查的系统,其特征为,还包含:
将该检查范围内的该同信号线段面积除以该默认线段宽度,以求得对应于该同信号者的该线段长度。
10.如权利要求6所述的电路板相邻层信号检查的系统,其特征为,该处理器还执行以下步骤:
当该线段长度不符合该默认长度规范时,存储该线段长度的相关数据至该存储装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510854563.1A CN106814301B (zh) | 2015-11-30 | 2015-11-30 | 电路板相邻层信号检查的方法及系统 |
US15/077,897 US20170153104A1 (en) | 2015-11-30 | 2016-03-22 | Method and system of checking signal of adjacent layers of circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510854563.1A CN106814301B (zh) | 2015-11-30 | 2015-11-30 | 电路板相邻层信号检查的方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106814301A true CN106814301A (zh) | 2017-06-09 |
CN106814301B CN106814301B (zh) | 2019-07-23 |
Family
ID=58777324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510854563.1A Active CN106814301B (zh) | 2015-11-30 | 2015-11-30 | 电路板相邻层信号检查的方法及系统 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170153104A1 (zh) |
CN (1) | CN106814301B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7100135B2 (en) * | 2004-06-18 | 2006-08-29 | Intel Corporation | Method and system to evaluate signal line spacing |
CN201639854U (zh) * | 2009-11-30 | 2010-11-17 | 英业达股份有限公司 | 一种适用于测试高速信号线阻抗值的多层印刷电路板结构 |
CN102081682A (zh) * | 2009-11-30 | 2011-06-01 | 英业达股份有限公司 | 多层印刷电路板的布局方法 |
CN102346787A (zh) * | 2010-07-29 | 2012-02-08 | 鸿富锦精密工业(深圳)有限公司 | 信号线串扰信息检查系统及方法 |
CN102841955A (zh) * | 2011-06-24 | 2012-12-26 | 鸿富锦精密工业(深圳)有限公司 | 信号线长度检查系统及方法 |
TW201319848A (zh) * | 2011-11-15 | 2013-05-16 | Hon Hai Prec Ind Co Ltd | 佈線自動化檢查系統及方法 |
-
2015
- 2015-11-30 CN CN201510854563.1A patent/CN106814301B/zh active Active
-
2016
- 2016-03-22 US US15/077,897 patent/US20170153104A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7100135B2 (en) * | 2004-06-18 | 2006-08-29 | Intel Corporation | Method and system to evaluate signal line spacing |
CN201639854U (zh) * | 2009-11-30 | 2010-11-17 | 英业达股份有限公司 | 一种适用于测试高速信号线阻抗值的多层印刷电路板结构 |
CN102081682A (zh) * | 2009-11-30 | 2011-06-01 | 英业达股份有限公司 | 多层印刷电路板的布局方法 |
CN102346787A (zh) * | 2010-07-29 | 2012-02-08 | 鸿富锦精密工业(深圳)有限公司 | 信号线串扰信息检查系统及方法 |
CN102841955A (zh) * | 2011-06-24 | 2012-12-26 | 鸿富锦精密工业(深圳)有限公司 | 信号线长度检查系统及方法 |
TW201319848A (zh) * | 2011-11-15 | 2013-05-16 | Hon Hai Prec Ind Co Ltd | 佈線自動化檢查系統及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106814301B (zh) | 2019-07-23 |
US20170153104A1 (en) | 2017-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
US20120293455A1 (en) | Touch panel testing using mutual capacitor measurements | |
TWI661348B (zh) | 觸控處理裝置、系統與方法 | |
JP6194625B2 (ja) | 電子機器、及びそのタッチパネル検査方法 | |
US10261633B2 (en) | Touch sensitive processing apparatus, electronic system and method thereof for configuring interconnection parameters with touch panel | |
US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
US7958471B2 (en) | Structure for couple noise characterization using a single oscillator | |
CN106814301A (zh) | 电路板相邻层信号检查的方法及系统 | |
CN111338495B (zh) | 用于确定触控点的方法和装置 | |
JP6485203B2 (ja) | 波形検証プログラム、情報処理装置、および波形検証方法 | |
WO2023226084A1 (zh) | 信号线检查方法及设备 | |
US8370790B2 (en) | Computer aided design system for checking dimensions of patterns and method | |
TW201426366A (zh) | 訊號線檢查系統及方法 | |
JP4303576B2 (ja) | 設計チェックシステム、設計チェック方法、及び設計チェックプログラム | |
CN107390112B (zh) | 检测有源区软连接节点的方法 | |
CN104321721B (zh) | 薄屏框架平板设备 | |
US20100042960A1 (en) | Structure for Couple Noise Characterization Using a Single Oscillator | |
CN118150990B (zh) | 一种芯片关键节点电压差检查方法及系统 | |
TWI681309B (zh) | 電子裝置測試資料庫產生方法 | |
TWI693543B (zh) | 用於三角電極圖案多點觸控的虛假連線處理方法、觸控裝置及資訊處理裝置 | |
TWI554903B (zh) | 電路板相鄰層訊號檢查的方法及系統 | |
JP2013191139A (ja) | 自動配置配線装置および自動配置配線方法 | |
CN109959855A (zh) | 一种集成电路连线可靠性检测方法及装置 | |
CN111176474A (zh) | 跳点检测方法、移动终端以及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |