JP6485203B2 - 波形検証プログラム、情報処理装置、および波形検証方法 - Google Patents

波形検証プログラム、情報処理装置、および波形検証方法 Download PDF

Info

Publication number
JP6485203B2
JP6485203B2 JP2015098819A JP2015098819A JP6485203B2 JP 6485203 B2 JP6485203 B2 JP 6485203B2 JP 2015098819 A JP2015098819 A JP 2015098819A JP 2015098819 A JP2015098819 A JP 2015098819A JP 6485203 B2 JP6485203 B2 JP 6485203B2
Authority
JP
Japan
Prior art keywords
waveform
calculated
signal
combinations
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015098819A
Other languages
English (en)
Other versions
JP2016218500A (ja
Inventor
彦之 川田
彦之 川田
登坂 正喜
正喜 登坂
久美子 寺前
久美子 寺前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015098819A priority Critical patent/JP6485203B2/ja
Priority to US15/133,368 priority patent/US9928325B2/en
Publication of JP2016218500A publication Critical patent/JP2016218500A/ja
Application granted granted Critical
Publication of JP6485203B2 publication Critical patent/JP6485203B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

本件は、波形検証プログラム、情報処理装置、および波形検証方法に関する。
近年、各種電子機器に要求されるデータ伝送速度の高速化に伴い、PCI(Peripheral Component Interconnect)-ExpressやUSB(Universal Serial Bus)3.0などの高速シリアル伝送が広く普及している。このような高速シリアル伝送では、信号を高速に伝送するために、信号のレベルが安定する前に、次の信号を変化させて伝送している。このため、デジタル回路であっても、伝送する信号はアナログ的な振る舞いをするようになる。
伝送する信号(信号波形)の品質を劣化させる要因としては、伝送する信号が減衰する伝送ロスや、インピーダンスが不連続な箇所で発生する反射ノイズなどがある。しかし、近年では、電磁界解析ツールと信号解析とを組み合わせることで、これらの要因を考慮した高精度な伝送波形のシミュレーション(高速デジタル信号伝送シミュレーション)が可能になっている。
特開2003−216676号公報 特開2004−184301号公報 特開2005−107870号公報
一方で、同じ設計のPCB(Printed Circuit Board)であっても、当該PCB上に配置される素子の製造ばらつきや、基板の製造ばらつきなどが存在する。LSI(Large Scale Integration)等の集積回路の微細化や、データ伝送速度の高速化に伴って、PCBの伝送線路上の各種要素のばらつきが伝送信号品質に与える影響は、年々大きくなっている。
このため、PCB等の設計に際して考慮すべきばらつきの組合せの数は、膨大になってきている。しかし、実機では、ばらつきを制御することができないため、ばらつきの組合せ毎の現象を実機で検証することは困難である。
したがって、シミュレーションを用いた、各種ばらつきによる受信波形の品質検証技術が重要である。しかし、考慮すべきばらつきの組合せの数は膨大であるため、実設計TAT(turnaround time)内に全ての組合せについて波形解析(シミュレーション)による検証を行なうことは困難である。
そこで、現状では、膨大な数のばらつきの組合せの中から、いくつかのばらつきの組合せが人手によって抜き取られ、抜き取られた組合せについて検証が行なわれている。しかしながら、このような検証では、検証漏れが発生し、抜き取られなかった組合せによる実機障害が発生する可能性がある。
一つの側面では、本件明細書に開示の発明は、検証対象のばらつきの組合せの数が多くても、信号波形の品質の検証を短時間で行なえるようにすることを目的とする。
本件の波形検証プログラムは、基板上の着目配線を伝搬する信号波形の品質を検証するコンピュータに、以下の処理(1)〜(5)を実行させる。
(1)前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成する処理。
(2)生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出する処理。
(3)算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出する処理。
(4)前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択する処理。
(5)選択した前記ワーストケースについて前記信号波形の過渡解析を行なう処理。
一実施形態によれば、検証対象のばらつきの組合せの数が多くても、信号波形の品質の検証を短時間で行なうことができる。
本発明の一実施形態としての波形検証機能を有する情報処理装置の機能構成の一例を示すブロック図である。 本発明の一実施形態としての波形検証機能を実現する情報処理装置のハードウェア構成の一例を示すブロック図である。 本実施形態における解析モデル生成機能に係る機能構成を示すブロック図である。 本実施形態の波形検証動作を説明するフローチャートである。 本実施形態のインパルス応答波形算出手順を説明するフローチャートである。 本実施形態のノイズ量算出手順を説明するフローチャートである。 本実施形態のノイズ量算出手順におけるパルス応答波形算出処理を説明する図である。 (A)は本実施形態のノイズ量算出手順におけるパルス応答波形の区切り処理の第1例を説明する図、(B)は本実施形態のノイズ量算出手順におけるパルス応答波形の区切り処理の第2例を説明する図である。 本実施形態の波形検証動作の概要を説明する図である。 (A)および(B)は、それぞれ、既存技術および本実施形態の波形検証動作に要する処理時間を具体的に対比させて示す図である。 (A)は高速シリアル伝送を行なう高速SERDES(SERializer/DESerializer)を有する基板を模式的に示す縦断面図、(B)は(A)に示す高速SERDESの等価回路を示すとともに当該高速SERDESにおける送信アイパターンおよび受信アイパターンの例を示す図、(C)は信号品質の判定基準を説明すべく(B)に示す受信アイパターンを拡大して示す図である。 既存技術による解析モデル生成および過渡解析の一例について説明する図である。 信号波形の品質に影響するばらつき要因および組合せ数の一例について説明する図である。
以下に、図面を参照し、本願の開示する波形検証プログラム、情報処理装置、および波形検証方法の実施形態について、詳細に説明する。ただし、以下に示す実施形態は、あくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能を含むことができる。そして、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
〔1〕本実施形態の前提となる技術
図11〜図13を参照しながら、本実施形態の前提となる技術について説明する。
まず、図11(A)〜図11(C)を参照しながら、本実施形態において波形検証の対象となる、高速シリアル伝送を行なう高速SERDES(シリアル/パラレル相互変換回路)を有する基板の構成等について説明する。ここで、図11(A)は、高速シリアル伝送を行なう高速SERDESを有する基板を模式的に示す縦断面図である。図11(B)は、図11(A)に示す高速SERDESの等価回路を示すとともに当該高速SERDESにおける送信アイパターン(eye pattern)および受信アイパターンの例を示す図である。図11(C)は、信号品質の判定基準を説明すべく図11(B)に示す受信アイパターンを拡大して示す図である。
高速シリアル伝送を行なう高速SERDESを有する基板では、例えば図11(A)に示すように、ドライバ素子(DV)とレシーバ素子(RV)とが、バンプ,ビア,伝送線路,AC(Alternating Current)カップリングコンデンサなどを介して接続される。特に、図11(B)に示すように、DVからRVへの信号は、一対のビア,一対の伝送線路,一対のACカップリングコンデンサなどを介して差動伝送によって伝送される。
なお、図11(B)において、パッケージは、バンプや、DVまたはRVのチップ基板等を含む。基板は例えばプリント基板(PCB)である。信号が伝搬する伝送線路は、基板内に配線される。伝送線路は、基板表面に配置される各種素子DV,RVに、ビア,配線パターン,バンプを介して接続される。
高速SERDESにおいて、DVからRVへの電気信号は、数Gbps〜数十Gbpsで伝送される。このとき、基板上を伝送される電気信号は、伝送線路上での伝送損失や、ビアおよびパッケージで発生する反射ノイズなどによって劣化する。例えば図11(B)に示すように、DVから送信された直後の信号についての送信アイパターンに対し、RVで受信される直前の信号についての受信アイパターンは劣化する。送信アイパターンや受信アイパターンは、波形解析(過渡解析)によって得られる。
ユーザは、図11(B)や図11(C)に示すような受信アイパターンを参照することで、以下のように波形品質の判定を行なうことができる。
アイパターンにおいて、複数の波形にばらつきがなくこれらの波形が同じ位置(同じタイミング)で重なっていると、アイパターンを成す波形の幅は細くなり、アイパターンは、中央の空間(アイパターンの内側の形状;開口)が上下に広く開いた状態になる。つまり、図11(C)に示すようなアイパターンの開口電圧が大きくなる。開口電圧が大きい場合、判定対象の信号波形の品質は良いと判定される。
逆に、アイパターンにおいて、複数の波形にばらつきがありこれらの波形の位置(タイミング)がずれていると、アイパターンを成す波形の幅は太くなり、アイパターンは、開口が閉じた状態になる。つまり、図11(C)に示すようなアイパターンの開口電圧が小さくなる。開口電圧が小さい場合、判定対象の信号波形の品質は悪いと判定される。
ところで、前述した通り、LSI等の集積回路の微細化や、データ伝送速度の高速化に伴って、PCBの伝送線路上の各種要素のばらつきが伝送信号品質に与える影響は、年々大きくなっている。実機では、ばらつきを制御することができないため、ばらつきの組合せ毎の現象を実機で検証することは困難である。したがって、シミュレーションを用いた、各種ばらつきによる受信波形の品質検証技術が重要である。
例えば図12に示すように、ばらつきの組合せの数がN(Nは1以上の整数)である場合、ばらつきの組合せを変化させてN個の解析モデル(1番目〜N番目の解析モデル)が生成される。そして、ばらつきの組合せ毎に生成された解析モデルに基づき過渡解析(波形解析)が実行される。つまり、N回の過渡解析が実行され、N個の解析モデルのそれぞれに対応するN個のアイパターン(1番目〜N番目のアイパターン)が取得され、信号波形の品質が検証される。なお、図12は、既存技術による解析モデル生成および過渡解析の一例について説明する図である。
このとき、例えば図13に示すように、信号波形の品質に影響するばらつき要因(複数種類の要素)としては、ドライバ素子(DV)の特性,レシーバ素子(RV)の特性,パッケージの特性,伝送線路の線幅,基板材料の比誘電率などが挙げられる。ここで、ドライバ素子の特性は、例えば駆動能力であり、レシーバ素子の特性は例えば、入力抵抗値であり、パッケージの特性は、例えば配線抵抗,インダクタンス,キャパシタンスである。そして、基板材料の比誘電率のばらつきとして10ケースを考慮し、それ以外のばらつき要因についてはティピカル値(Typ),最小値(Min),最大値(Max)の3ケースを考慮した場合、1ネット当たりで考慮すべきばらつきの組合せ数は、810ケースという膨大な数になる。なお、図13は、信号波形の品質に影響するばらつき要因および組合せ数の一例について説明する図である。
このように、高速SERDES伝送では、考慮すべきばらつきの組合せの数は膨大であるため、実設計TAT内に全ての組合せについてシミュレーションによる検証を行なうことは困難である。このため、現状では、膨大な数のばらつきの組合せの中から、いくつかのばらつきの組合せが人手によって抜き取られ、抜き取られた組合せについて検証が行なわれる。しかしながら、このような検証では、検証漏れが発生し、抜き取られなかった組合せによる実機障害が発生する可能性がある。
〔2〕本実施形態の概要
そこで、本実施形態では、基板上の着目配線を伝搬する信号波形の品質を検証すべく、以下のような処理が実行される。ここでは、図9を参照しながら、本実施形態において実行される処理(波形検証動作の概要)について説明する。
まず、信号波形の品質に影響を与える複数種類の要素(要因)のばらつきの複数の組合せのそれぞれについて、解析モデルが生成される。つまり、図9の最上段に示すように、ばらつきの組合せの数がN(Nは1以上の整数)である場合、N個の解析モデル(1番目〜N番目の解析モデル)が生成される。図13を参照しながら前述した例では、N=810である。
生成されたN個の解析モデルを用いて、N個の組合せのそれぞれについてのインパルス応答波形(伝送特性)が算出される。つまり、図9の2段目に示すように、N個の解析モデルのそれぞれに対応するN個のインパルス応答波形(1番目〜N番目の伝送特性)が算出される。
算出されたインパルス応答波形に基づいて、N個の組合せのそれぞれについてのN個のノイズ量が算出される。つまり、図9の右下欄に示すように、各ばらつきの組合せについて算出された伝送特性に基づき、N個のばらつきの組合せのそれぞれについてのN個のノイズ量が算出され抽出される。
この後、複数の組合せのうち、算出されたノイズ量が最大になる組合せがワーストケースとして選択される。つまり、図9の右下欄に示すように、N個のノイズ量のうちの最大のノイズ量に対応する一の組合せ(ワースト特性)が、N個の組合せの中から検出され選択される。
選択されたワーストケース(一の組合せ;ワースト特性)について、図9の左下一段目に示すように、信号波形の過渡解析(波形解析)が一回だけ実行され、ワーストケースのアイパターンが取得される。
そして、図9の左下二段目に示すように、取得されたワーストケースのアイパターンの開口電圧等に基づき、信号波形の品質が検証され、動作OKか動作NGかの判定が一回だけ実行される。
このように、本実施形態では、N個の組合せの全てについて過渡解析を実行するのではなく、N個の組合せのそれぞれについてノイズ量が算出され、算出されたN個のノイズ量のうちの最大のノイズ量に対応する一のワーストケースについてのみ過渡解析が実行される。これにより、ワーストケースのアイパターンに基づく信号波形の品質検証が行なわれる。
〔3〕波形検証機能を実現する本実施形態の情報処理装置のハードウェア構成
まず、図2を参照しながら、本実施形態の波形検証機能を実現する情報処理装置(コンピュータ)10のハードウェア構成について説明する。図2は、当該ハードウェア構成の一例を示すブロック図である。
コンピュータ10は、例えば、プロセッサ11,RAM(Random Access Memory)12,HDD(Hard Disk Drive)13,グラフィック処理装置14,入力インタフェース15,光学ドライブ装置16,機器接続インタフェース17およびネットワークインタフェース18を構成要素として有する。これらの構成要素11〜18は、バス19を介して相互に通信可能に構成される。
プロセッサ(処理部)11は、コンピュータ10全体を制御する。プロセッサ11は、マルチプロセッサであってもよい。プロセッサ11は、例えばCPU(Central Processing Unit),MPU(Micro Processing Unit),DSP(Digital Signal Processor),ASIC(Application Specific Integrated Circuit),PLD(Programmable Logic Device),FPGA(Field Programmable Gate Array)のいずれか一つであってもよい。また、プロセッサ11は、CPU,MPU,DSP,ASIC,PLD,FPGAのうちの2種類以上の要素の組み合わせであってもよい。
RAM(記憶部)12は、コンピュータ10の主記憶装置として使用される。RAM12には、プロセッサ11に実行させるOS(Operating System)プログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、RAM12には、プロセッサ11による処理に必要な各種データが格納される。アプリケーションプログラムには、コンピュータ10によって本実施形態の波形検証機能を実現するためにプロセッサ11によって実行される波形検証プログラム(図1の符号31参照)が含まれてもよい。
HDD(記憶部)13は、内蔵したディスクに対して、磁気的にデータの書き込み及び読み出しを行なう。HDD13は、コンピュータ10の補助記憶装置として使用される。HDD13には、OSプログラム,アプリケーションプログラム、及び各種データが格納される。なお、補助記憶装置としては、フラッシュメモリ等の半導体記憶装置(SSD:Solid State Drive)を使用することもできる。
グラフィック処理装置14には、モニタ14aが接続されている。グラフィック処理装置14は、プロセッサ11からの命令に従って、画像をモニタ14aの画面に表示させる。モニタ14aとしては、CRT(Cathode Ray Tube)を用いた表示装置や液晶表示装置等が挙げられる。
入力インタフェース15には、キーボード15aおよびマウス15bが接続されている。入力インタフェース15は、キーボード15aやマウス15bから送られてくる信号をプロセッサ11に送信する。なお、マウス15bは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル,タブレット,タッチパッド,トラックボール等が挙げられる。
光学ドライブ装置16は、レーザ光等を利用して、光ディスク16aに記録されたデータの読み取りを行なう。光ディスク16aは、光の反射によって読み取り可能にデータを記録された可搬型の非一時的な記録媒体である。光ディスク16aには、DVD(Digital Versatile Disc),DVD−RAM,CD−ROM(Compact Disc Read Only Memory),CD−R(Recordable)/RW(ReWritable)等が挙げられる。
機器接続インタフェース17は、コンピュータ10に周辺機器を接続するための通信インタフェースである。例えば、機器接続インタフェース17には、メモリ装置17aやメモリリーダライタ17bを接続することができる。メモリ装置17aは、機器接続インタフェース17との通信機能を搭載した非一時的な記録媒体、例えばUSB(Universal Serial Bus)メモリである。メモリリーダライタ17bは、メモリカード17cへのデータの書き込み、またはメモリカード17cからのデータの読み出しを行なう。メモリカード17cは、カード型の非一時的な記録媒体である。
ネットワークインタフェース18は、ネットワーク18aに接続される。ネットワークインタフェース18は、ネットワーク18aを介して、他のコンピュータまたは通信機器との間でデータの送受信を行なう。
以上のようなハードウェア構成を有するコンピュータ10によって、図1および図3〜図5を参照しながら後述する本実施形態の波形検証機能を実現することができる。
なお、コンピュータ10は、例えばコンピュータ読み取り可能な非一時的な記録媒体に記録されたプログラム(後述する波形検証プログラム31等)を実行することにより、本実施形態の波形検証機能を実現する。コンピュータ10に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、コンピュータ10に実行させるプログラムをHDD13に格納しておくことができる。プロセッサ11は、HDD13内のプログラムの少なくとも一部をRAM12にロードし、ロードしたプログラムを実行する。
また、コンピュータ10(プロセッサ11)に実行させるプログラムを、光ディスク16a,メモリ装置17a,メモリカード17c等の非一時的な可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えばプロセッサ11からの制御により、HDD13にインストールされた後、実行可能になる。また、プロセッサ11が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
〔4〕波形検証機能を有する本実施形態の情報処理装置の機能構成
次に、図1および図3を参照しながら、本実施形態の波形検証機能を有する情報処理装置(コンピュータ)10の機能構成について説明する。図1は、当該機能構成の一例を示すブロック図であり、図3は、本実施形態における解析モデル生成機能に係る機能構成を示すブロック図である。
コンピュータ10は、基板上の着目配線を伝搬する信号波形の品質を検証する機能を果たす。このため、コンピュータ10は、図1に示すように、少なくとも処理部20,記憶部30,入力部40および表示部50としての機能を有している。
処理部20は、例えば図2に示すようなプロセッサ11である。処理部20は、波形検証プログラム31を実行することで、後述する解析モデル生成部21,インパルス応答波形算出部22,ノイズ量算出部23,ワーストケース選択部24,過渡解析部25,表示制御部26,品質判定部27としての機能を果たす。
記憶部30は、例えば図2に示すようなRAM12,HDD13であり、波形検証機能を実現するための各種情報、つまり信号波形の品質の検証に用いられる各種情報を記憶し保存する。当該各種情報としては、上述した波形検証プログラム31のほか、基板層構成情報32,PCBの配線設計情報33,信号情報34,解析モデル35などが含まれる。
波形検証プログラム31は、前述の通り、処理部20(プロセッサ11)に、後述する解析モデル生成部21,インパルス応答波形算出部22,ノイズ量算出部23,ワーストケース選択部24,過渡解析部25,表示制御部26,品質判定部27としての機能を実行させるものである。
基板層構成情報32は、波形検証対象の着目配線を含む基板(PCB)の層構成に関する情報である。基板層構成情報32には、例えば図3に示すように、層厚,導体厚,比誘電率などに関する情報が含まれる。比誘電率に関する情報としては、ティピカル値のほか、ばらつき範囲(最小値εr_min〜最大値εr_max)に関する情報が含まれる。また、比誘電率に関する情報としては、図13を参照しながら前述した10ケースに対応する比誘電率の値(上記ばらつき範囲内に属する、異なる10個の値)であってもよい。
PCBの配線設計情報33は、波形検証対象の着目配線を含む基板(PCB)における配線設計に関する情報である。配線設計情報33には、例えば図3に示すように、基板において波形検証対象となる各配線の線長(ばらつき),線幅(ばらつき),配線層,パッケージの特性(ばらつき)などに関する情報が含まれる。パッケージの特性は、上述したように、例えば配線抵抗,インダクタンス,キャパシタンスである。
信号情報34は、基板上の波形検証対象の着目配線を伝搬する電気信号に関する情報である。信号情報34には、例えば図3に示すように、信号のUI(unit interval)幅(ビット幅,UI値)を含むデータレート情報や、DV/RVのばらつきモデル情報などに関する情報が含まれる。なお、UI幅は、データ信号の1ビット長の時間(ビットレートの逆数)に相当する。また、DV/RVのばらつきモデル情報には、図13を参照しながら前述したDVの特性やRVの特性のばらつきに関する情報が含まれる。
解析モデル35は、処理部20の解析モデル生成機能(後述する解析モデル生成部21としての機能)によって生成される。解析モデル35には、例えば図3に示すように、N個の解析モデル35−1,…,35−n,…,35−Nが含まれる。nは1〜Nの整数,Nは1以上の整数である。解析モデル35−1〜35−Nは、それぞれ、1番目〜N番目のばらつき組合せについて生成される。
入力部40は、例えば図2に示すようなキーボード15aおよびマウス15bであり、ユーザによって操作され、基板上において波形検証対象となる着目配線の指定など、波形検証に係る各種指示を行なう。なお、マウス15bに代え、タッチパネル,タブレット,タッチパッド,トラックボール等が用いられてもよい。
表示部50は、例えば図2に示すようなモニタ14aであり、例えばユーザが本実施形態の表示部50の表示を参照して信号波形の品質を判定する際に、波形解析によって得られたアイパターンを表示する(図9,図10(B),図11(C)参照)。
次に、処理部20(プロセッサ11)によって実現される、解析モデル生成部21,インパルス応答波形算出部22,ノイズ量算出部23,ワーストケース選択部24,過渡解析部25,表示制御部26,品質判定部27としての機能について説明する。
解析モデル生成部21は、信号波形の品質に影響を与える複数種類の要素(要因)のばらつきの複数の組合せのそれぞれについて、解析モデルを生成する。本実施形態では、ばらつきの組合せの数がN(Nは1以上の整数)であり、解析モデル生成部21は、N個のばらつき組合せにそれぞれ対応するN個の解析モデル(1番目〜N番目の解析モデル)35−1〜35−Nを生成し記憶部30に保存する。
インパルス応答波形算出部22は、解析モデル生成部21によって生成されたN個の解析モデルを用いて、N個の組合せのそれぞれについてのインパルス応答波形(伝送特性)を算出する。つまり、インパルス応答波形算出部22は、N個の解析モデルのそれぞれに対応するN個のインパルス応答波形(1番目〜N番目の伝送特性)を算出する。インパルス応答波形の算出処理の詳細については、図5を参照しながら後述する。
ノイズ量算出部23は、算出されたインパルス応答波形に基づいて、N個の組合せのそれぞれについてのN個のノイズ量を算出する。つまり、ノイズ量算出部23は、各ばらつきの組合せについて算出された伝送特性に基づき、N個のばらつきの組合せのそれぞれについてのN個のノイズ量を算出して抽出する。ノイズ量算出部23によるノイズ量の算出処理の詳細については、図6〜図8を参照しながら後述する。
このとき、ノイズ量算出部23は、まず、各組合せ(n番目の組合せ)について算出されたインパルス応答波形と所定UI幅を有するパルス波形との畳込み積分(コンボリューション)を行なうことで、各組合せについてのパルス応答波形(n番目の伝送特性)を算出する。
そして、ノイズ量算出部23は、図8(A)を参照しながら後述するパルス応答波形の区切り処理(第1例)、または、図8(B)を参照しながら後述するパルス応答波形の区切り処理(第2例)を採用して、各組合せについてのノイズ量を算出する。
パルス応答波形の区切り処理の第1例において、ノイズ量算出部23は、算出したパルス応答波形の最初のパルスの中心から所定UI幅毎に区切ったパルス応答波形の位置(アイ中心)における信号値(電圧値)に基づいて、各組合せについてのノイズ量を算出する(図8(A)参照)。その際、ノイズ量算出部23は、前記信号値(電圧値)のうち正の信号値を加算するとともに前記信号値(電圧値)のうち負の信号値を減算することにより、各組合せについてのノイズ量を算出する。
パルス応答波形の区切り処理の第2例において、ノイズ量算出部23は、算出したパルス応答波形の最初のパルスの中心から所定UI幅毎に区切ったパルス応答波形の位置(アイ中心)を中心とする揺らぎ幅内における最大信号値または最小信号値(電圧値)に基づいて、各組合せについてのノイズ量を算出する(図8(B)参照)。その際、ノイズ量算出部23は、前記最大信号値(正値)を加算するとともに前記最小信号値(負値)を減算することにより、各組合せについてのノイズ量を算出する。
ワーストケース選択部24は、複数の組合せのうち、ノイズ量算出部23によって算出されたノイズ量が最大になる組合せをワーストケースとして選択する。つまり、ワーストケース選択部24は、N個のノイズ量のうちの最大のノイズ量に対応する一の組合せ(ワースト特性)を、N個の組合せの中から検出し選択する。
過渡解析部(波形解析部)25は、ワーストケース選択部24によって選択されたワーストケースについて信号波形の過渡解析(波形解析)を行なう。このとき、過渡解析部25は、ワーストケースについて信号波形の過渡解析を行なうことによって、ワーストケースについてのアイパターンを生成する。
表示制御部26は、表示部50の表示状態を制御することで表示部50に各種情報を表示させユーザに示す。特に、本実施形態の表示制御部26は、過渡解析部25によって生成されたワーストケースについてのアイパターンを表示部50に表示するように表示部50の表示状態を制御する(図9,図10(B)参照)。これにより、ユーザは、表示部50に表示されたアイパターンを参照することで、目視によって信号波形の品質(動作OKか動作NGか)を判定することができる。
品質判定部27は、過渡解析部25によって生成されたワーストケースについてのアイパターンに基づき、ワーストケースについての信号波形の品質(動作OKか動作NGか)を自動判定する。図11(C)を参照しながら前述したように、開口電圧が大きい場合、判定対象の信号波形の品質は良いと判定することができる一方、開口電圧が小さい場合、判定対象の信号波形の品質は悪いと判定することができる。そこで、例えば、判定閾値を予め設定しておき、品質判定部27は、開口電圧が判定閾値を下回る場合に判定対象の信号波形の品質が悪い(動作NG)と判定し、開口電圧が判定閾値以上の場合に判定対象の信号波形の品質が良い(動作OK)と判定するように構成される。
なお、品質判定部27は、信号波形の品質の自動判定を行なう場合に備えられ、信号波形の品質の判定をユーザの目視によってのみ行なう場合には省略されてもよい。また、ユーザの目視判定と品質判定部27による自動判定とのいずれか一方を選択的に切り替えて実行することができるように構成してもよいし、両方を実行可能に構成してもよい。
〔5〕波形検証機能を有する本実施形態の情報処理装置の動作
次に、図4〜図9を参照しながら、本実施形態の情報処理装置10による具体的な波形検証動作について説明する。
〔5−1〕本実施形態の波形検証動作
まず、図4に示すフローチャート(ステップS11〜S17)に従って、図9を参照しながら、本実施形態の波形検証動作について説明する。
ステップS11において、解析モデル生成部21は、図9の最上段に示すように、N個のばらつき組合せにそれぞれ対応するN個の解析モデル(1番目〜N番目の解析モデル)35−1〜35−Nを生成し記憶部30に保存する。
そして、ステップS12において、インパルス応答波形算出部22は、図9の2段目に示すように、N個の解析モデルのそれぞれに対応するN個のインパルス応答波形(1番目〜N番目の伝送特性)を算出する。インパルス応答波形の算出処理の詳細については、図5を参照しながら後述する。
ステップS11およびステップS12の処理は、N個、全てのばらつき組合せについて行なわれるまで繰返し実行される(ステップS13のNOルートからステップS11)。処理部20は、ステップS13で全ばらつき組合せについて算出(ステップS11およびS12の処理)を完了したと判定すると(ステップS13のYESルート)、ステップS14の処理に移行する。
ステップS14において、ノイズ量算出部23は、図9の右下欄に示すように、各ばらつきの組合せについて算出された伝送特性に基づき、N個のばらつきの組合せのそれぞれについてのN個のノイズ量を算出して抽出する。ノイズ量算出部23によるノイズ量の算出処理の詳細については、図6〜図8を参照しながら後述する。なお、ステップS14の処理は、上述したステップS12の処理とステップS13の処理との間において、各ばらつきの組合せについてのインパルス応答波形が算出される都度、実行されてもよい。
ついで、ステップS15において、ワーストケース選択部24は、図9の右下欄に示すように、ステップS14で算出されたN個のノイズ量のうちの最大のノイズ量に対応する一の組合せ(ワースト特性)を、N個の組合せの中からワーストケースとして検出し選択する。
この後、ステップS16において、過渡解析部25は、図9の左下一段目に示すように、ステップS15で選択されたワーストケースについて信号波形の過渡解析(波形解析)を一回だけ行ない、当該ワーストケースについてのアイパターンを生成する。なお、過渡解析部25は、コンボリューション(畳込み積分)による解析、または、SPICE解析を行なって、過渡波形を算出し、アイパターンを描画する。ここで、SPICEは、Simulation Program with Integrated Circuit Emphasisの略記であり、電子回路のアナログ動作をシミュレーションするソフトウェアである。
そして、ステップS17において、図9の左下二段目に示すように、取得されたワーストケースのアイパターンの開口電圧等に基づき、信号波形の品質の良否判定(自動判定または目視判定)が実行され、動作OKか動作NGかの判定が一回だけ実行される。
このとき、信号波形の品質の判定をユーザの目視によって行なう場合、ステップS17において、表示制御部24は、ステップS16で生成されたワーストケースについてのアイパターンを表示部50に表示させる。そして、ユーザは、表示部50に表示されたアイパターンを参照することで、目視によって信号波形の品質を検証し、動作OKか動作NGかを判定する。
一方、信号波形の品質の自動判定を行なう場合、ステップS17において、品質判定部25は、ステップS16で生成されたワーストケースについてのアイパターンの開口電圧(電位差)を、予め設定された判定閾値と比較することで、ワーストケースについての信号波形の品質を自動判定する。例えば、判定閾値が予め設定され、品質判定部27は、開口電圧が判定閾値を下回る場合に判定対象の信号波形の品質が悪いと判定する一方、開口電圧が判定閾値以上の場合に判定対象の信号波形の品質が良いと判定する。
〔5−2〕本実施形態のインパルス応答波形算出手順
ついで、図5に示すフローチャート(ステップS21〜S24)に従って、本実施形態のインパルス応答波形算出手順(図4のステップS12でインパルス応答波形算出部22が実行する処理手順)について説明する。
ステップS21において、インパルス応答波形算出部22は、n番目のばらつきモデル(解析モデル)から検証対象の電子回路のSPICEネットリストを生成する。
この後、ステップS22において、インパルス応答波形算出部22は、SPICEネットリストの入力波形にステップ応答波形を設定し、ステップS23において、SPICE解析を実行する。
そして、ステップS24において、インパルス応答波形算出部22は、ステップS23でのSPICE解析の結果の時間微分波形を算出し、当該算出結果をn番目のインパルス応答波形(伝送特性)として出力する。
〔5−3〕本実施形態のノイズ量算出手順
ついで、図6に示すフローチャート(ステップS31〜S35)に従って、図7,図8(A)および図8(B)を参照しながら、本実施形態のノイズ量算出手順(図4のステップS14でノイズ量算出部23が実行する処理手順)について説明する。図6に示すノイズ量算出処理は、ばらつき組合せ毎に、つまり1番目〜N番目のばらつき組合せ(ばらつきモデル)のそれぞれについて実行される。なお、図7は、本実施形態のノイズ量算出手順におけるパルス応答波形算出処理を説明する図である。また、図8(A)および図8(B)は、それぞれ、本実施形態のノイズ量算出手順におけるパルス応答波形の区切り処理の第1例および第2例を説明する図である。
ステップS31において、ノイズ量算出部23は、まず、図7に示すよう、n番目のばらつき組合せについて算出されたインパルス応答波形と所定UI幅を有する単位パルス波形との畳込み積分を行なうことで、n番目の組合せについてのパルス応答波形(n番目の伝送特性)を算出する。
そして、ステップS32において、ノイズ量算出部23は、ステップS31で算出されたパルス応答波形のLOWレベル安定状態のレベル(LOW安定レベル;図8(B)参照)を求める。また、ステップS33において、ノイズ量算出部23は、図7の下段に示すように、最初のパルス応答波形と0Vのレベルとの2つの交点の中心をUIの中心として求める。
この後、ステップS34において、ノイズ量算出部23は、図8(A)に示すパルス応答波形の区切り処理(第1例)、または、図8(B)に示すパルス応答波形の区切り処理(第2例)を行なう。
パルス応答波形の区切り処理の第1例において、ノイズ量算出部23は、ステップS33で算出したパルス応答波形の最初のパルスの中心から、図8(A)に点線で示すようにパルス応答波形を所定UI幅毎に区切る。このようにして区切ったパルス応答波形の位置(上記点線位置)は、アイ中心に対応する位置である。ここで、アイ中心は、アイパターンの中心位置であり、図11(C)に示すアイパターンの開口電圧に対応する位置に相当する。
そして、ステップS35において、ノイズ量算出部23は、パルス応答波形を区切った位置(アイ中心)における信号値(電圧値)に基づいて、以下のようにして、n番目のばらつき組合せについてのノイズ量RN(n)を算出する。
ここで、図8(A)の下段に示すように、ステップS32で求めたLOW安定レベルに対して、信号値の符号が正である場合の信号値(実線矢印参照)を、順番にISI(n)(1),ISI(n)(2),…,ISI(n)(m),…,ISI(n)(M)と定義する。同様に、上記LOW安定レベルに対して、信号値の符号が負である場合の信号値(点線矢印参照)を、順番にISI(n)(1),ISI(n)(2),…,ISI(n)(m),…,ISI(n)(M)と定義する。Mは1以上の整数であり、mは1〜Mの整数である。
このとき、ノイズ量算出部23は、n番目のばらつきモデルについてのノイズ量を、例えば下式(1)に従って算出する。
RN(n)=ΣISI(n)(m)−ΣISI(n)(m) (1)
上式(1)において、ΣISI(n)(m)=ISI(n)(1)+ISI(n)(2)+…+ISI(n)(m)+…+ISI(n)(M)であり、ΣISI(n)(m)=ISI(n)(1)+ISI(n)(2)+…+ISI(n)(m)+…+ISI(n)(M)である。
そして、ワーストケース選択部24は、1番目〜N番目のばらつきモデルについて得られたN個のノイズ量RN(1)〜RN(N)の中で最大のものに対応するケース番号Q(Qは1〜Nの整数;ワーストケースのケース番号)を求める。つまり、max(RN(1), …, RN(N))=RN(n)となるnを上記ケース番号Qとして求める。この後、過渡解析部25は、ケース番号Q(Q番目)のばらつきモデル(ばらつき組合せ;ワーストケース)について信号波形の過渡解析を行なって、ワーストケースについてのアイパターンを生成する。
パルス応答波形の区切り処理の第1例においては、上述した通り、パルス応答波形を区切った位置における信号値に基づいてノイズ量が算出されている。これに対して、パルス応答波形の区切り処理の第2例において、ノイズ量算出部23は、図8(B)に示すように、第1例のごとく区切った位置(破線参照)を中心とする揺らぎ幅(斜線領域参照)を設定する(ステップS34)。そして、ノイズ量算出部23は、当該揺らぎ幅内における最大信号値(正値)を上式(1)のISI(n)(m)として、もしくは、当該揺らぎ幅内における最小信号値(負値)を上式(1)のISI(n)(m)として、上式(1)に従ってノイズ量RN(n)を算出してもよい(ステップS35)。
〔6〕本実施形態の効果
このように、本実施形態によれば、図9に示すように、ワーストケースのアイパターンに基づく信号波形の品質検証が行なわれる。したがって、検証対象のばらつきの組合せの数が多くても、信号波形の品質の検証を短時間で行なうことができる。また、検証漏れの発生を確実に抑止することができるので、検証漏れとなった組合せによる実機障害の発生も確実に抑止することができる。
ここで、図10(A)および図10(B)を参照しながら、既存技術および本実施形態の波形検証動作に要する処理時間を具体的に対比させて説明する。ここでは、図13を参照しながら前述した例と同様、1ネットについて810個のばらつき組合せを解析するのに要する処理時間を説明する。
図10(A)に示す既存技術の例では、810個のばらつき解析モデルが生成された後、各解析モデルに基づき810個の伝送特性(インパルス応答波形)を算出するのに要する処理時間は、[一つの伝送特性算出に要する時間4秒]×810=54分である。そして、810個の伝送特性(インパルス応答波形)に基づく810ケースの波形解析に要する処理時間は、[一ケースの波形解析に要する時間3分]×810=2430分である。したがって、既存技術に要する処理時間は、54+2430=2484分となる。
図10(B)に示す本実施形態の波形検証動作の例では、810個のばらつき解析モデル(ケース1〜ケースN)が生成された後、各解析モデルに基づき810個の伝送特性(インパルス応答波形)を算出するのに要する処理時間は、[一つの伝送特性算出に要する時間4秒]×810=54分である。そして、ノイズ量算出部23およびワーストケース選択部24によるワースト特性検出処理に要する時間は、おおよそ7分であり、ワーストケースについての波形解析に要する時間は3分である。したがって、本実施形態の波形検証動作に要する処理時間は、54+7+3=64分となり、本実施形態によれば、既存技術の約38.8倍の速さで、波形検証を行なうことが可能になる。
〔7〕その他
以上、本発明の好ましい実施形態について詳述したが、本発明は、係る特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
〔8〕付記
以上の実施形態に関し、さらに以下の付記を開示する。
(付記1)
基板上の着目配線を伝搬する信号波形の品質を検証するコンピュータに、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、
処理を実行させる、波形検証プログラム。
(付記2)
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定UI(unit interval)幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定UI幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記1に記載の波形検証プログラム。
(付記3)
前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記2に記載の波形検証プログラム。
(付記4)
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定UI(unit interval)幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定UI幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記1に記載の波形検証プログラム。
(付記5)
前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記4に記載の波形検証プログラム。
(付記6)
前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、
処理を前記コンピュータに実行させる、付記1〜付記5のいずれか一項に記載の波形検証プログラム。
(付記7)
前記信号波形の品質を判定する際、前記ワーストケースについてのアイパターンの開口電圧と閾値とを比較して判定する、
処理を前記コンピュータに実行させる、付記6に記載の波形検証プログラム。
(付記8)
基板上の着目配線を伝搬する信号波形の品質を検証する処理部と、
前記信号波形の品質の検証に用いられる情報を記憶する記憶部と、を有し、
前記処理部は、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、情報処理装置。
(付記9)
前記処理部は、
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定UI(unit interval)幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定UI幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記8に記載の情報処理装置。
(付記10)
前記処理部は、
前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記9に記載の情報処理装置。
(付記11)
前記処理部は、
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定UI(unit interval)幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定UI幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記8に記載の情報処理装置。
(付記12)
前記処理部は、
前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記11に記載の情報処理装置。
(付記13)
前記処理部は、
前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、付記8〜付記12のいずれか一項に記載の情報処理装置。
(付記14)
前記処理部は、
前記信号波形の品質を判定する際、前記ワーストケースについてのアイパターンの開口電圧と閾値とを比較して判定する、付記13に記載の情報処理装置。
(付記15)
コンピュータにより、基板上の着目配線を伝搬する信号波形の品質を検証する波形検証方法であって、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、波形検証方法。
(付記16)
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定UI(unit interval)幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定UI幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記15に記載の波形検証方法。
(付記17)
前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記16に記載の波形検証方法。
(付記18)
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定UI(unit interval)幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定UI幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記15に記載の波形検証方法。
(付記19)
前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記18に記載の波形検証方法。
(付記20)
前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、付記15〜付記19のいずれか一項に記載の波形検証方法。
10 コンピュータ(波形検証機能を有する情報処理装置)
11 プロセッサ(処理部)
12 RAM(記憶部)
13 HDD(記憶部)
14 グラフィック処理装置
14a モニタ(表示部)
15 入力インタフェース
15a キーボード(入力部)
15b マウス(入力部)
16 光学ドライブ装置
16a 光ディスク
17 機器接続インタフェース
17a メモリ装置
17b メモリリーダライタ
17c メモリカード
18 ネットワークインタフェース
18a ネットワーク
19 バス
20 処理部
21 解析モデル生成部
22 インパルス応答波形算出部
23 ノイズ量算出部
24 ワーストケース選択部
25 過渡解析部(波形解析部)
26 表示制御部
27 品質判定部
30 記憶部
31 波形検証プログラム
32 基板層構成情報
33 PCBの配線設計情報
34 信号情報
35 解析モデル
35−1〜35−N 解析モデル
40 入力部
50 表示部

Claims (9)

  1. 基板上の着目配線を伝搬する信号波形の品質を検証するコンピュータに、
    前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
    生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
    算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
    前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
    選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、
    処理を実行させる、波形検証プログラム。
  2. 前記ノイズ量を算出する際、
    各組合せについて算出した前記インパルス応答波形と所定UI(unit interval)幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
    算出した前記パルス応答波形の最初のパルスの中心から前記所定UI幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
    処理を、前記コンピュータに実行させる、請求項1に記載の波形検証プログラム。
  3. 前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
    処理を、前記コンピュータに実行させる、請求項2に記載の波形検証プログラム。
  4. 前記ノイズ量を算出する際、
    各組合せについて算出した前記インパルス応答波形と所定UI(unit interval)幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
    算出した前記パルス応答波形の最初のパルスの中心から前記所定UI幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
    処理を、前記コンピュータに実行させる、請求項1に記載の波形検証プログラム。
  5. 前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
    処理を、前記コンピュータに実行させる、請求項4に記載の波形検証プログラム。
  6. 前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
    生成した前記アイパターンに基づき、前記信号波形の品質を判定する、
    処理を前記コンピュータに実行させる、請求項1〜請求項5のいずれか一項に記載の波形検証プログラム。
  7. 前記信号波形の品質を判定する際、前記ワーストケースについてのアイパターンの開口電圧と閾値とを比較して判定する、
    処理を前記コンピュータに実行させる、請求項6に記載の波形検証プログラム。
  8. 基板上の着目配線を伝搬する信号波形の品質を検証する処理部と、
    前記信号波形の品質の検証に用いられる情報を記憶する記憶部と、を有し、
    前記処理部は、
    前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
    生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
    算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
    前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
    選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、情報処理装置。
  9. コンピュータにより、基板上の着目配線を伝搬する信号波形の品質を検証する波形検証方法であって、
    前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
    生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
    算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
    前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
    選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、波形検証方法。
JP2015098819A 2015-05-14 2015-05-14 波形検証プログラム、情報処理装置、および波形検証方法 Expired - Fee Related JP6485203B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015098819A JP6485203B2 (ja) 2015-05-14 2015-05-14 波形検証プログラム、情報処理装置、および波形検証方法
US15/133,368 US9928325B2 (en) 2015-05-14 2016-04-20 Information processing device and waveform verification method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015098819A JP6485203B2 (ja) 2015-05-14 2015-05-14 波形検証プログラム、情報処理装置、および波形検証方法

Publications (2)

Publication Number Publication Date
JP2016218500A JP2016218500A (ja) 2016-12-22
JP6485203B2 true JP6485203B2 (ja) 2019-03-20

Family

ID=57277163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015098819A Expired - Fee Related JP6485203B2 (ja) 2015-05-14 2015-05-14 波形検証プログラム、情報処理装置、および波形検証方法

Country Status (2)

Country Link
US (1) US9928325B2 (ja)
JP (1) JP6485203B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107045576B (zh) * 2017-04-18 2020-04-28 浙江中烟工业有限责任公司 一种判断送丝风机抖振的综合分析及其验证方法
CN109471060B (zh) * 2018-11-13 2021-02-23 国网天津市电力公司 一种在线监测数字电能表计量准确性的装置
CN116737485A (zh) * 2023-05-12 2023-09-12 中科可控信息产业有限公司 信号处理方法、系统、装置、计算机设备和存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3655106B2 (ja) * 1998-05-14 2005-06-02 富士通株式会社 ノイズチェック装置
JP2003216676A (ja) 2002-01-17 2003-07-31 Matsushita Electric Ind Co Ltd 回路システムのシミュレーション方法
JP2004184301A (ja) 2002-12-05 2004-07-02 Fujitsu Ltd 伝送線路解析方法
JP4202222B2 (ja) * 2003-09-26 2008-12-24 シャープ株式会社 伝送線路解析方法及び装置
JP4401135B2 (ja) 2003-09-30 2010-01-20 富士通株式会社 解析モデル作成装置
JP4509699B2 (ja) * 2004-08-30 2010-07-21 富士通株式会社 回路解析方法および回路解析装置
US7983368B2 (en) * 2006-12-11 2011-07-19 International Business Machines Corporation Systems and arrangements for clock and data recovery in communications
US8239432B2 (en) * 2007-10-05 2012-08-07 Micron Technology, Inc. Incorporating noise and/or jitter into waveform generation
US7917347B2 (en) * 2007-10-30 2011-03-29 International Business Machines Corporation Generating a worst case current waveform for testing of integrated circuit devices
JP5195177B2 (ja) * 2008-09-01 2013-05-08 富士通株式会社 信号伝送システム評価装置、信号伝送システム評価方法、信号伝送システム評価プログラム
JP5347839B2 (ja) * 2009-03-25 2013-11-20 富士ゼロックス株式会社 電源ノイズ解析装置

Also Published As

Publication number Publication date
US20160335382A1 (en) 2016-11-17
US9928325B2 (en) 2018-03-27
JP2016218500A (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
US8938376B2 (en) Simulating the transmission and simultaneous switching output noise of signals in a computer system
JP2006107517A (ja) クロストークを考慮したタイミング分析のためのシステム、方法及び論理装置
JP6485203B2 (ja) 波形検証プログラム、情報処理装置、および波形検証方法
JP5716604B2 (ja) 回路シミュレータプログラム,装置およびアイパターン生成方法
US8910101B1 (en) Systems and methods for determining effective capacitance to facilitate a timing analysis
US9218447B2 (en) Automatic test pattern generation (ATPG) considering crosstalk effects
US9916415B2 (en) Integrated circuit performance modeling that includes substrate-generated signal distortions
JP5785725B2 (ja) 電力見積装置、電力見積方法及びプログラム
US7958471B2 (en) Structure for couple noise characterization using a single oscillator
JP6798263B2 (ja) シミュレーション支援装置、シミュレーション支援方法、およびシミュレーション支援プログラム
JP6481498B2 (ja) 波形検証プログラム、情報処理装置、および波形検証方法
US6865725B2 (en) Method and system for integrated circuit design
US8904328B2 (en) Support apparatus and design support method
JP6636968B2 (ja) プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム
US20160179634A1 (en) Design structure for reducing power consumption for memory device
US20150154343A1 (en) Systems and methods for determining effective capacitance to facilitate a timing analysis
US20170046472A1 (en) Computer-readable storage medium having electro-static discharge verification program stored therein, information processing apparatus, and method of verifying electro-static discharge
US7299437B2 (en) Method and apparatus for detecting timing exception path and computer product
JP5799645B2 (ja) 電源電圧設定方法及び電源電圧設定プログラム
JP5402356B2 (ja) 電源ノイズ解析方法及び電源ノイズ解析プログラム
US20080209368A1 (en) Layout design method, layout design apparatus, and computer product
US10452799B1 (en) System and method for electronic design space tuning
US8095902B2 (en) Design structure for couple noise characterization using a single oscillator
JP2000331043A (ja) 回路シミュレーション装置、方法及び記録媒体
JP2006171818A (ja) クロストーク検証装置およびクロストーク検証方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6485203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees