JP6485203B2 - 波形検証プログラム、情報処理装置、および波形検証方法 - Google Patents
波形検証プログラム、情報処理装置、および波形検証方法 Download PDFInfo
- Publication number
- JP6485203B2 JP6485203B2 JP2015098819A JP2015098819A JP6485203B2 JP 6485203 B2 JP6485203 B2 JP 6485203B2 JP 2015098819 A JP2015098819 A JP 2015098819A JP 2015098819 A JP2015098819 A JP 2015098819A JP 6485203 B2 JP6485203 B2 JP 6485203B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- calculated
- signal
- combinations
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
本件は、波形検証プログラム、情報処理装置、および波形検証方法に関する。
近年、各種電子機器に要求されるデータ伝送速度の高速化に伴い、ＰＣＩ（Peripheral Component Interconnect）-ExpressやＵＳＢ（Universal Serial Bus）3.0などの高速シリアル伝送が広く普及している。このような高速シリアル伝送では、信号を高速に伝送するために、信号のレベルが安定する前に、次の信号を変化させて伝送している。このため、デジタル回路であっても、伝送する信号はアナログ的な振る舞いをするようになる。
伝送する信号（信号波形）の品質を劣化させる要因としては、伝送する信号が減衰する伝送ロスや、インピーダンスが不連続な箇所で発生する反射ノイズなどがある。しかし、近年では、電磁界解析ツールと信号解析とを組み合わせることで、これらの要因を考慮した高精度な伝送波形のシミュレーション（高速デジタル信号伝送シミュレーション）が可能になっている。
一方で、同じ設計のＰＣＢ（Printed Circuit Board）であっても、当該ＰＣＢ上に配置される素子の製造ばらつきや、基板の製造ばらつきなどが存在する。ＬＳＩ（Large Scale Integration）等の集積回路の微細化や、データ伝送速度の高速化に伴って、ＰＣＢの伝送線路上の各種要素のばらつきが伝送信号品質に与える影響は、年々大きくなっている。
このため、ＰＣＢ等の設計に際して考慮すべきばらつきの組合せの数は、膨大になってきている。しかし、実機では、ばらつきを制御することができないため、ばらつきの組合せ毎の現象を実機で検証することは困難である。
したがって、シミュレーションを用いた、各種ばらつきによる受信波形の品質検証技術が重要である。しかし、考慮すべきばらつきの組合せの数は膨大であるため、実設計ＴＡＴ（turnaround time）内に全ての組合せについて波形解析（シミュレーション）による検証を行なうことは困難である。
そこで、現状では、膨大な数のばらつきの組合せの中から、いくつかのばらつきの組合せが人手によって抜き取られ、抜き取られた組合せについて検証が行なわれている。しかしながら、このような検証では、検証漏れが発生し、抜き取られなかった組合せによる実機障害が発生する可能性がある。
一つの側面では、本件明細書に開示の発明は、検証対象のばらつきの組合せの数が多くても、信号波形の品質の検証を短時間で行なえるようにすることを目的とする。
本件の波形検証プログラムは、基板上の着目配線を伝搬する信号波形の品質を検証するコンピュータに、以下の処理（１）〜（５）を実行させる。
（１）前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成する処理。
（２）生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出する処理。
（３）算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出する処理。
（４）前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択する処理。
（５）選択した前記ワーストケースについて前記信号波形の過渡解析を行なう処理。
（１）前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成する処理。
（２）生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出する処理。
（３）算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出する処理。
（４）前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択する処理。
（５）選択した前記ワーストケースについて前記信号波形の過渡解析を行なう処理。
一実施形態によれば、検証対象のばらつきの組合せの数が多くても、信号波形の品質の検証を短時間で行なうことができる。
以下に、図面を参照し、本願の開示する波形検証プログラム、情報処理装置、および波形検証方法の実施形態について、詳細に説明する。ただし、以下に示す実施形態は、あくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能を含むことができる。そして、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
〔１〕本実施形態の前提となる技術
図１１〜図１３を参照しながら、本実施形態の前提となる技術について説明する。
まず、図１１（Ａ）〜図１１（Ｃ）を参照しながら、本実施形態において波形検証の対象となる、高速シリアル伝送を行なう高速ＳＥＲＤＥＳ（シリアル／パラレル相互変換回路）を有する基板の構成等について説明する。ここで、図１１（Ａ）は、高速シリアル伝送を行なう高速ＳＥＲＤＥＳを有する基板を模式的に示す縦断面図である。図１１（Ｂ）は、図１１（Ａ）に示す高速ＳＥＲＤＥＳの等価回路を示すとともに当該高速ＳＥＲＤＥＳにおける送信アイパターン（eye pattern）および受信アイパターンの例を示す図である。図１１（Ｃ）は、信号品質の判定基準を説明すべく図１１（Ｂ）に示す受信アイパターンを拡大して示す図である。
図１１〜図１３を参照しながら、本実施形態の前提となる技術について説明する。
まず、図１１（Ａ）〜図１１（Ｃ）を参照しながら、本実施形態において波形検証の対象となる、高速シリアル伝送を行なう高速ＳＥＲＤＥＳ（シリアル／パラレル相互変換回路）を有する基板の構成等について説明する。ここで、図１１（Ａ）は、高速シリアル伝送を行なう高速ＳＥＲＤＥＳを有する基板を模式的に示す縦断面図である。図１１（Ｂ）は、図１１（Ａ）に示す高速ＳＥＲＤＥＳの等価回路を示すとともに当該高速ＳＥＲＤＥＳにおける送信アイパターン（eye pattern）および受信アイパターンの例を示す図である。図１１（Ｃ）は、信号品質の判定基準を説明すべく図１１（Ｂ）に示す受信アイパターンを拡大して示す図である。
高速シリアル伝送を行なう高速ＳＥＲＤＥＳを有する基板では、例えば図１１（Ａ）に示すように、ドライバ素子（ＤＶ）とレシーバ素子（ＲＶ）とが、バンプ，ビア，伝送線路，ＡＣ（Alternating Current）カップリングコンデンサなどを介して接続される。特に、図１１（Ｂ）に示すように、ＤＶからＲＶへの信号は、一対のビア，一対の伝送線路，一対のＡＣカップリングコンデンサなどを介して差動伝送によって伝送される。
なお、図１１（Ｂ）において、パッケージは、バンプや、ＤＶまたはＲＶのチップ基板等を含む。基板は例えばプリント基板（ＰＣＢ）である。信号が伝搬する伝送線路は、基板内に配線される。伝送線路は、基板表面に配置される各種素子ＤＶ，ＲＶに、ビア，配線パターン，バンプを介して接続される。
高速ＳＥＲＤＥＳにおいて、ＤＶからＲＶへの電気信号は、数Ｇｂｐｓ〜数十Ｇｂｐｓで伝送される。このとき、基板上を伝送される電気信号は、伝送線路上での伝送損失や、ビアおよびパッケージで発生する反射ノイズなどによって劣化する。例えば図１１（Ｂ）に示すように、ＤＶから送信された直後の信号についての送信アイパターンに対し、ＲＶで受信される直前の信号についての受信アイパターンは劣化する。送信アイパターンや受信アイパターンは、波形解析（過渡解析）によって得られる。
ユーザは、図１１（Ｂ）や図１１（Ｃ）に示すような受信アイパターンを参照することで、以下のように波形品質の判定を行なうことができる。
アイパターンにおいて、複数の波形にばらつきがなくこれらの波形が同じ位置（同じタイミング）で重なっていると、アイパターンを成す波形の幅は細くなり、アイパターンは、中央の空間（アイパターンの内側の形状；開口）が上下に広く開いた状態になる。つまり、図１１（Ｃ）に示すようなアイパターンの開口電圧が大きくなる。開口電圧が大きい場合、判定対象の信号波形の品質は良いと判定される。
逆に、アイパターンにおいて、複数の波形にばらつきがありこれらの波形の位置（タイミング）がずれていると、アイパターンを成す波形の幅は太くなり、アイパターンは、開口が閉じた状態になる。つまり、図１１（Ｃ）に示すようなアイパターンの開口電圧が小さくなる。開口電圧が小さい場合、判定対象の信号波形の品質は悪いと判定される。
ところで、前述した通り、ＬＳＩ等の集積回路の微細化や、データ伝送速度の高速化に伴って、ＰＣＢの伝送線路上の各種要素のばらつきが伝送信号品質に与える影響は、年々大きくなっている。実機では、ばらつきを制御することができないため、ばらつきの組合せ毎の現象を実機で検証することは困難である。したがって、シミュレーションを用いた、各種ばらつきによる受信波形の品質検証技術が重要である。
例えば図１２に示すように、ばらつきの組合せの数がＮ（Ｎは１以上の整数）である場合、ばらつきの組合せを変化させてＮ個の解析モデル（１番目〜Ｎ番目の解析モデル）が生成される。そして、ばらつきの組合せ毎に生成された解析モデルに基づき過渡解析（波形解析）が実行される。つまり、Ｎ回の過渡解析が実行され、Ｎ個の解析モデルのそれぞれに対応するＮ個のアイパターン（１番目〜Ｎ番目のアイパターン）が取得され、信号波形の品質が検証される。なお、図１２は、既存技術による解析モデル生成および過渡解析の一例について説明する図である。
このとき、例えば図１３に示すように、信号波形の品質に影響するばらつき要因（複数種類の要素）としては、ドライバ素子（ＤＶ）の特性，レシーバ素子（ＲＶ）の特性，パッケージの特性，伝送線路の線幅，基板材料の比誘電率などが挙げられる。ここで、ドライバ素子の特性は、例えば駆動能力であり、レシーバ素子の特性は例えば、入力抵抗値であり、パッケージの特性は、例えば配線抵抗，インダクタンス，キャパシタンスである。そして、基板材料の比誘電率のばらつきとして１０ケースを考慮し、それ以外のばらつき要因についてはティピカル値（Typ）,最小値（Min），最大値（Max）の３ケースを考慮した場合、１ネット当たりで考慮すべきばらつきの組合せ数は、８１０ケースという膨大な数になる。なお、図１３は、信号波形の品質に影響するばらつき要因および組合せ数の一例について説明する図である。
このように、高速ＳＥＲＤＥＳ伝送では、考慮すべきばらつきの組合せの数は膨大であるため、実設計ＴＡＴ内に全ての組合せについてシミュレーションによる検証を行なうことは困難である。このため、現状では、膨大な数のばらつきの組合せの中から、いくつかのばらつきの組合せが人手によって抜き取られ、抜き取られた組合せについて検証が行なわれる。しかしながら、このような検証では、検証漏れが発生し、抜き取られなかった組合せによる実機障害が発生する可能性がある。
〔２〕本実施形態の概要
そこで、本実施形態では、基板上の着目配線を伝搬する信号波形の品質を検証すべく、以下のような処理が実行される。ここでは、図９を参照しながら、本実施形態において実行される処理（波形検証動作の概要）について説明する。
そこで、本実施形態では、基板上の着目配線を伝搬する信号波形の品質を検証すべく、以下のような処理が実行される。ここでは、図９を参照しながら、本実施形態において実行される処理（波形検証動作の概要）について説明する。
まず、信号波形の品質に影響を与える複数種類の要素（要因）のばらつきの複数の組合せのそれぞれについて、解析モデルが生成される。つまり、図９の最上段に示すように、ばらつきの組合せの数がＮ（Ｎは１以上の整数）である場合、Ｎ個の解析モデル（１番目〜Ｎ番目の解析モデル）が生成される。図１３を参照しながら前述した例では、Ｎ＝８１０である。
生成されたＮ個の解析モデルを用いて、Ｎ個の組合せのそれぞれについてのインパルス応答波形（伝送特性）が算出される。つまり、図９の２段目に示すように、Ｎ個の解析モデルのそれぞれに対応するＮ個のインパルス応答波形（１番目〜Ｎ番目の伝送特性）が算出される。
算出されたインパルス応答波形に基づいて、Ｎ個の組合せのそれぞれについてのＮ個のノイズ量が算出される。つまり、図９の右下欄に示すように、各ばらつきの組合せについて算出された伝送特性に基づき、Ｎ個のばらつきの組合せのそれぞれについてのＮ個のノイズ量が算出され抽出される。
この後、複数の組合せのうち、算出されたノイズ量が最大になる組合せがワーストケースとして選択される。つまり、図９の右下欄に示すように、Ｎ個のノイズ量のうちの最大のノイズ量に対応する一の組合せ（ワースト特性）が、Ｎ個の組合せの中から検出され選択される。
選択されたワーストケース（一の組合せ；ワースト特性）について、図９の左下一段目に示すように、信号波形の過渡解析（波形解析）が一回だけ実行され、ワーストケースのアイパターンが取得される。
そして、図９の左下二段目に示すように、取得されたワーストケースのアイパターンの開口電圧等に基づき、信号波形の品質が検証され、動作ＯＫか動作ＮＧかの判定が一回だけ実行される。
このように、本実施形態では、Ｎ個の組合せの全てについて過渡解析を実行するのではなく、Ｎ個の組合せのそれぞれについてノイズ量が算出され、算出されたＮ個のノイズ量のうちの最大のノイズ量に対応する一のワーストケースについてのみ過渡解析が実行される。これにより、ワーストケースのアイパターンに基づく信号波形の品質検証が行なわれる。
〔３〕波形検証機能を実現する本実施形態の情報処理装置のハードウェア構成
まず、図２を参照しながら、本実施形態の波形検証機能を実現する情報処理装置（コンピュータ）１０のハードウェア構成について説明する。図２は、当該ハードウェア構成の一例を示すブロック図である。
まず、図２を参照しながら、本実施形態の波形検証機能を実現する情報処理装置（コンピュータ）１０のハードウェア構成について説明する。図２は、当該ハードウェア構成の一例を示すブロック図である。
コンピュータ１０は、例えば、プロセッサ１１，ＲＡＭ（Random Access Memory）１２，ＨＤＤ（Hard Disk Drive）１３，グラフィック処理装置１４，入力インタフェース１５，光学ドライブ装置１６，機器接続インタフェース１７およびネットワークインタフェース１８を構成要素として有する。これらの構成要素１１〜１８は、バス１９を介して相互に通信可能に構成される。
プロセッサ（処理部）１１は、コンピュータ１０全体を制御する。プロセッサ１１は、マルチプロセッサであってもよい。プロセッサ１１は、例えばＣＰＵ（Central Processing Unit），ＭＰＵ（Micro Processing Unit），ＤＳＰ（Digital Signal Processor），ＡＳＩＣ（Application Specific Integrated Circuit），ＰＬＤ（Programmable Logic Device），ＦＰＧＡ（Field Programmable Gate Array）のいずれか一つであってもよい。また、プロセッサ１１は、ＣＰＵ，ＭＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤ，ＦＰＧＡのうちの２種類以上の要素の組み合わせであってもよい。
ＲＡＭ（記憶部）１２は、コンピュータ１０の主記憶装置として使用される。ＲＡＭ１２には、プロセッサ１１に実行させるＯＳ（Operating System）プログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１２には、プロセッサ１１による処理に必要な各種データが格納される。アプリケーションプログラムには、コンピュータ１０によって本実施形態の波形検証機能を実現するためにプロセッサ１１によって実行される波形検証プログラム（図１の符号３１参照）が含まれてもよい。
ＨＤＤ（記憶部）１３は、内蔵したディスクに対して、磁気的にデータの書き込み及び読み出しを行なう。ＨＤＤ１３は、コンピュータ１０の補助記憶装置として使用される。ＨＤＤ１３には、ＯＳプログラム，アプリケーションプログラム、及び各種データが格納される。なお、補助記憶装置としては、フラッシュメモリ等の半導体記憶装置（ＳＳＤ：Solid State Drive）を使用することもできる。
グラフィック処理装置１４には、モニタ１４ａが接続されている。グラフィック処理装置１４は、プロセッサ１１からの命令に従って、画像をモニタ１４ａの画面に表示させる。モニタ１４ａとしては、ＣＲＴ（Cathode Ray Tube）を用いた表示装置や液晶表示装置等が挙げられる。
入力インタフェース１５には、キーボード１５ａおよびマウス１５ｂが接続されている。入力インタフェース１５は、キーボード１５ａやマウス１５ｂから送られてくる信号をプロセッサ１１に送信する。なお、マウス１５ｂは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル，タブレット，タッチパッド，トラックボール等が挙げられる。
光学ドライブ装置１６は、レーザ光等を利用して、光ディスク１６ａに記録されたデータの読み取りを行なう。光ディスク１６ａは、光の反射によって読み取り可能にデータを記録された可搬型の非一時的な記録媒体である。光ディスク１６ａには、ＤＶＤ（Digital Versatile Disc），ＤＶＤ−ＲＡＭ，ＣＤ−ＲＯＭ（Compact Disc Read Only Memory），ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）等が挙げられる。
機器接続インタフェース１７は、コンピュータ１０に周辺機器を接続するための通信インタフェースである。例えば、機器接続インタフェース１７には、メモリ装置１７ａやメモリリーダライタ１７ｂを接続することができる。メモリ装置１７ａは、機器接続インタフェース１７との通信機能を搭載した非一時的な記録媒体、例えばＵＳＢ（Universal Serial Bus）メモリである。メモリリーダライタ１７ｂは、メモリカード１７ｃへのデータの書き込み、またはメモリカード１７ｃからのデータの読み出しを行なう。メモリカード１７ｃは、カード型の非一時的な記録媒体である。
ネットワークインタフェース１８は、ネットワーク１８ａに接続される。ネットワークインタフェース１８は、ネットワーク１８ａを介して、他のコンピュータまたは通信機器との間でデータの送受信を行なう。
以上のようなハードウェア構成を有するコンピュータ１０によって、図１および図３〜図５を参照しながら後述する本実施形態の波形検証機能を実現することができる。
なお、コンピュータ１０は、例えばコンピュータ読み取り可能な非一時的な記録媒体に記録されたプログラム（後述する波形検証プログラム３１等）を実行することにより、本実施形態の波形検証機能を実現する。コンピュータ１０に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、コンピュータ１０に実行させるプログラムをＨＤＤ１３に格納しておくことができる。プロセッサ１１は、ＨＤＤ１３内のプログラムの少なくとも一部をＲＡＭ１２にロードし、ロードしたプログラムを実行する。
また、コンピュータ１０（プロセッサ１１）に実行させるプログラムを、光ディスク１６ａ，メモリ装置１７ａ，メモリカード１７ｃ等の非一時的な可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えばプロセッサ１１からの制御により、ＨＤＤ１３にインストールされた後、実行可能になる。また、プロセッサ１１が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
〔４〕波形検証機能を有する本実施形態の情報処理装置の機能構成
次に、図１および図３を参照しながら、本実施形態の波形検証機能を有する情報処理装置（コンピュータ）１０の機能構成について説明する。図１は、当該機能構成の一例を示すブロック図であり、図３は、本実施形態における解析モデル生成機能に係る機能構成を示すブロック図である。
次に、図１および図３を参照しながら、本実施形態の波形検証機能を有する情報処理装置（コンピュータ）１０の機能構成について説明する。図１は、当該機能構成の一例を示すブロック図であり、図３は、本実施形態における解析モデル生成機能に係る機能構成を示すブロック図である。
コンピュータ１０は、基板上の着目配線を伝搬する信号波形の品質を検証する機能を果たす。このため、コンピュータ１０は、図１に示すように、少なくとも処理部２０，記憶部３０，入力部４０および表示部５０としての機能を有している。
処理部２０は、例えば図２に示すようなプロセッサ１１である。処理部２０は、波形検証プログラム３１を実行することで、後述する解析モデル生成部２１，インパルス応答波形算出部２２，ノイズ量算出部２３，ワーストケース選択部２４，過渡解析部２５，表示制御部２６，品質判定部２７としての機能を果たす。
記憶部３０は、例えば図２に示すようなＲＡＭ１２，ＨＤＤ１３であり、波形検証機能を実現するための各種情報、つまり信号波形の品質の検証に用いられる各種情報を記憶し保存する。当該各種情報としては、上述した波形検証プログラム３１のほか、基板層構成情報３２，ＰＣＢの配線設計情報３３，信号情報３４，解析モデル３５などが含まれる。
波形検証プログラム３１は、前述の通り、処理部２０（プロセッサ１１）に、後述する解析モデル生成部２１，インパルス応答波形算出部２２，ノイズ量算出部２３，ワーストケース選択部２４，過渡解析部２５，表示制御部２６，品質判定部２７としての機能を実行させるものである。
基板層構成情報３２は、波形検証対象の着目配線を含む基板（ＰＣＢ）の層構成に関する情報である。基板層構成情報３２には、例えば図３に示すように、層厚，導体厚，比誘電率などに関する情報が含まれる。比誘電率に関する情報としては、ティピカル値のほか、ばらつき範囲（最小値εr_min〜最大値εr_max）に関する情報が含まれる。また、比誘電率に関する情報としては、図１３を参照しながら前述した１０ケースに対応する比誘電率の値（上記ばらつき範囲内に属する、異なる１０個の値）であってもよい。
ＰＣＢの配線設計情報３３は、波形検証対象の着目配線を含む基板（ＰＣＢ）における配線設計に関する情報である。配線設計情報３３には、例えば図３に示すように、基板において波形検証対象となる各配線の線長（ばらつき），線幅（ばらつき），配線層，パッケージの特性（ばらつき）などに関する情報が含まれる。パッケージの特性は、上述したように、例えば配線抵抗，インダクタンス，キャパシタンスである。
信号情報３４は、基板上の波形検証対象の着目配線を伝搬する電気信号に関する情報である。信号情報３４には、例えば図３に示すように、信号のＵＩ（unit interval）幅（ビット幅，ＵＩ値）を含むデータレート情報や、ＤＶ／ＲＶのばらつきモデル情報などに関する情報が含まれる。なお、ＵＩ幅は、データ信号の１ビット長の時間（ビットレートの逆数）に相当する。また、ＤＶ／ＲＶのばらつきモデル情報には、図１３を参照しながら前述したＤＶの特性やＲＶの特性のばらつきに関する情報が含まれる。
解析モデル３５は、処理部２０の解析モデル生成機能（後述する解析モデル生成部２１としての機能）によって生成される。解析モデル３５には、例えば図３に示すように、Ｎ個の解析モデル３５−１，…，３５−ｎ，…，３５−Ｎが含まれる。ｎは１〜Ｎの整数，Ｎは１以上の整数である。解析モデル３５−１〜３５−Ｎは、それぞれ、１番目〜Ｎ番目のばらつき組合せについて生成される。
入力部４０は、例えば図２に示すようなキーボード１５ａおよびマウス１５ｂであり、ユーザによって操作され、基板上において波形検証対象となる着目配線の指定など、波形検証に係る各種指示を行なう。なお、マウス１５ｂに代え、タッチパネル，タブレット，タッチパッド，トラックボール等が用いられてもよい。
表示部５０は、例えば図２に示すようなモニタ１４ａであり、例えばユーザが本実施形態の表示部５０の表示を参照して信号波形の品質を判定する際に、波形解析によって得られたアイパターンを表示する（図９，図１０（Ｂ），図１１（Ｃ）参照）。
次に、処理部２０（プロセッサ１１）によって実現される、解析モデル生成部２１，インパルス応答波形算出部２２，ノイズ量算出部２３，ワーストケース選択部２４，過渡解析部２５，表示制御部２６，品質判定部２７としての機能について説明する。
解析モデル生成部２１は、信号波形の品質に影響を与える複数種類の要素（要因）のばらつきの複数の組合せのそれぞれについて、解析モデルを生成する。本実施形態では、ばらつきの組合せの数がＮ（Ｎは１以上の整数）であり、解析モデル生成部２１は、Ｎ個のばらつき組合せにそれぞれ対応するＮ個の解析モデル（１番目〜Ｎ番目の解析モデル）３５−１〜３５−Ｎを生成し記憶部３０に保存する。
インパルス応答波形算出部２２は、解析モデル生成部２１によって生成されたＮ個の解析モデルを用いて、Ｎ個の組合せのそれぞれについてのインパルス応答波形（伝送特性）を算出する。つまり、インパルス応答波形算出部２２は、Ｎ個の解析モデルのそれぞれに対応するＮ個のインパルス応答波形（１番目〜Ｎ番目の伝送特性）を算出する。インパルス応答波形の算出処理の詳細については、図５を参照しながら後述する。
ノイズ量算出部２３は、算出されたインパルス応答波形に基づいて、Ｎ個の組合せのそれぞれについてのＮ個のノイズ量を算出する。つまり、ノイズ量算出部２３は、各ばらつきの組合せについて算出された伝送特性に基づき、Ｎ個のばらつきの組合せのそれぞれについてのＮ個のノイズ量を算出して抽出する。ノイズ量算出部２３によるノイズ量の算出処理の詳細については、図６〜図８を参照しながら後述する。
このとき、ノイズ量算出部２３は、まず、各組合せ（ｎ番目の組合せ）について算出されたインパルス応答波形と所定ＵＩ幅を有するパルス波形との畳込み積分（コンボリューション）を行なうことで、各組合せについてのパルス応答波形（ｎ番目の伝送特性）を算出する。
そして、ノイズ量算出部２３は、図８（Ａ）を参照しながら後述するパルス応答波形の区切り処理（第１例）、または、図８（Ｂ）を参照しながら後述するパルス応答波形の区切り処理（第２例）を採用して、各組合せについてのノイズ量を算出する。
パルス応答波形の区切り処理の第１例において、ノイズ量算出部２３は、算出したパルス応答波形の最初のパルスの中心から所定ＵＩ幅毎に区切ったパルス応答波形の位置（アイ中心）における信号値（電圧値）に基づいて、各組合せについてのノイズ量を算出する（図８（Ａ）参照）。その際、ノイズ量算出部２３は、前記信号値（電圧値）のうち正の信号値を加算するとともに前記信号値（電圧値）のうち負の信号値を減算することにより、各組合せについてのノイズ量を算出する。
パルス応答波形の区切り処理の第２例において、ノイズ量算出部２３は、算出したパルス応答波形の最初のパルスの中心から所定ＵＩ幅毎に区切ったパルス応答波形の位置（アイ中心）を中心とする揺らぎ幅内における最大信号値または最小信号値（電圧値）に基づいて、各組合せについてのノイズ量を算出する（図８（Ｂ）参照）。その際、ノイズ量算出部２３は、前記最大信号値（正値）を加算するとともに前記最小信号値（負値）を減算することにより、各組合せについてのノイズ量を算出する。
ワーストケース選択部２４は、複数の組合せのうち、ノイズ量算出部２３によって算出されたノイズ量が最大になる組合せをワーストケースとして選択する。つまり、ワーストケース選択部２４は、Ｎ個のノイズ量のうちの最大のノイズ量に対応する一の組合せ（ワースト特性）を、Ｎ個の組合せの中から検出し選択する。
過渡解析部（波形解析部）２５は、ワーストケース選択部２４によって選択されたワーストケースについて信号波形の過渡解析（波形解析）を行なう。このとき、過渡解析部２５は、ワーストケースについて信号波形の過渡解析を行なうことによって、ワーストケースについてのアイパターンを生成する。
表示制御部２６は、表示部５０の表示状態を制御することで表示部５０に各種情報を表示させユーザに示す。特に、本実施形態の表示制御部２６は、過渡解析部２５によって生成されたワーストケースについてのアイパターンを表示部５０に表示するように表示部５０の表示状態を制御する（図９，図１０（Ｂ）参照）。これにより、ユーザは、表示部５０に表示されたアイパターンを参照することで、目視によって信号波形の品質（動作ＯＫか動作ＮＧか）を判定することができる。
品質判定部２７は、過渡解析部２５によって生成されたワーストケースについてのアイパターンに基づき、ワーストケースについての信号波形の品質（動作ＯＫか動作ＮＧか）を自動判定する。図１１（Ｃ）を参照しながら前述したように、開口電圧が大きい場合、判定対象の信号波形の品質は良いと判定することができる一方、開口電圧が小さい場合、判定対象の信号波形の品質は悪いと判定することができる。そこで、例えば、判定閾値を予め設定しておき、品質判定部２７は、開口電圧が判定閾値を下回る場合に判定対象の信号波形の品質が悪い（動作ＮＧ）と判定し、開口電圧が判定閾値以上の場合に判定対象の信号波形の品質が良い（動作ＯＫ）と判定するように構成される。
なお、品質判定部２７は、信号波形の品質の自動判定を行なう場合に備えられ、信号波形の品質の判定をユーザの目視によってのみ行なう場合には省略されてもよい。また、ユーザの目視判定と品質判定部２７による自動判定とのいずれか一方を選択的に切り替えて実行することができるように構成してもよいし、両方を実行可能に構成してもよい。
〔５〕波形検証機能を有する本実施形態の情報処理装置の動作
次に、図４〜図９を参照しながら、本実施形態の情報処理装置１０による具体的な波形検証動作について説明する。
次に、図４〜図９を参照しながら、本実施形態の情報処理装置１０による具体的な波形検証動作について説明する。
〔５−１〕本実施形態の波形検証動作
まず、図４に示すフローチャート（ステップＳ１１〜Ｓ１７）に従って、図９を参照しながら、本実施形態の波形検証動作について説明する。
まず、図４に示すフローチャート（ステップＳ１１〜Ｓ１７）に従って、図９を参照しながら、本実施形態の波形検証動作について説明する。
ステップＳ１１において、解析モデル生成部２１は、図９の最上段に示すように、Ｎ個のばらつき組合せにそれぞれ対応するＮ個の解析モデル（１番目〜Ｎ番目の解析モデル）３５−１〜３５−Ｎを生成し記憶部３０に保存する。
そして、ステップＳ１２において、インパルス応答波形算出部２２は、図９の２段目に示すように、Ｎ個の解析モデルのそれぞれに対応するＮ個のインパルス応答波形（１番目〜Ｎ番目の伝送特性）を算出する。インパルス応答波形の算出処理の詳細については、図５を参照しながら後述する。
ステップＳ１１およびステップＳ１２の処理は、Ｎ個、全てのばらつき組合せについて行なわれるまで繰返し実行される（ステップＳ１３のＮＯルートからステップＳ１１）。処理部２０は、ステップＳ１３で全ばらつき組合せについて算出（ステップＳ１１およびＳ１２の処理）を完了したと判定すると（ステップＳ１３のＹＥＳルート）、ステップＳ１４の処理に移行する。
ステップＳ１４において、ノイズ量算出部２３は、図９の右下欄に示すように、各ばらつきの組合せについて算出された伝送特性に基づき、Ｎ個のばらつきの組合せのそれぞれについてのＮ個のノイズ量を算出して抽出する。ノイズ量算出部２３によるノイズ量の算出処理の詳細については、図６〜図８を参照しながら後述する。なお、ステップＳ１４の処理は、上述したステップＳ１２の処理とステップＳ１３の処理との間において、各ばらつきの組合せについてのインパルス応答波形が算出される都度、実行されてもよい。
ついで、ステップＳ１５において、ワーストケース選択部２４は、図９の右下欄に示すように、ステップＳ１４で算出されたＮ個のノイズ量のうちの最大のノイズ量に対応する一の組合せ（ワースト特性）を、Ｎ個の組合せの中からワーストケースとして検出し選択する。
この後、ステップＳ１６において、過渡解析部２５は、図９の左下一段目に示すように、ステップＳ１５で選択されたワーストケースについて信号波形の過渡解析（波形解析）を一回だけ行ない、当該ワーストケースについてのアイパターンを生成する。なお、過渡解析部２５は、コンボリューション（畳込み積分）による解析、または、ＳＰＩＣＥ解析を行なって、過渡波形を算出し、アイパターンを描画する。ここで、ＳＰＩＣＥは、Simulation Program with Integrated Circuit Emphasisの略記であり、電子回路のアナログ動作をシミュレーションするソフトウェアである。
そして、ステップＳ１７において、図９の左下二段目に示すように、取得されたワーストケースのアイパターンの開口電圧等に基づき、信号波形の品質の良否判定（自動判定または目視判定）が実行され、動作ＯＫか動作ＮＧかの判定が一回だけ実行される。
このとき、信号波形の品質の判定をユーザの目視によって行なう場合、ステップＳ１７において、表示制御部２４は、ステップＳ１６で生成されたワーストケースについてのアイパターンを表示部５０に表示させる。そして、ユーザは、表示部５０に表示されたアイパターンを参照することで、目視によって信号波形の品質を検証し、動作ＯＫか動作ＮＧかを判定する。
一方、信号波形の品質の自動判定を行なう場合、ステップＳ１７において、品質判定部２５は、ステップＳ１６で生成されたワーストケースについてのアイパターンの開口電圧（電位差）を、予め設定された判定閾値と比較することで、ワーストケースについての信号波形の品質を自動判定する。例えば、判定閾値が予め設定され、品質判定部２７は、開口電圧が判定閾値を下回る場合に判定対象の信号波形の品質が悪いと判定する一方、開口電圧が判定閾値以上の場合に判定対象の信号波形の品質が良いと判定する。
〔５−２〕本実施形態のインパルス応答波形算出手順
ついで、図５に示すフローチャート（ステップＳ２１〜Ｓ２４）に従って、本実施形態のインパルス応答波形算出手順（図４のステップＳ１２でインパルス応答波形算出部２２が実行する処理手順）について説明する。
ついで、図５に示すフローチャート（ステップＳ２１〜Ｓ２４）に従って、本実施形態のインパルス応答波形算出手順（図４のステップＳ１２でインパルス応答波形算出部２２が実行する処理手順）について説明する。
ステップＳ２１において、インパルス応答波形算出部２２は、ｎ番目のばらつきモデル（解析モデル）から検証対象の電子回路のＳＰＩＣＥネットリストを生成する。
この後、ステップＳ２２において、インパルス応答波形算出部２２は、ＳＰＩＣＥネットリストの入力波形にステップ応答波形を設定し、ステップＳ２３において、ＳＰＩＣＥ解析を実行する。
そして、ステップＳ２４において、インパルス応答波形算出部２２は、ステップＳ２３でのＳＰＩＣＥ解析の結果の時間微分波形を算出し、当該算出結果をｎ番目のインパルス応答波形（伝送特性）として出力する。
〔５−３〕本実施形態のノイズ量算出手順
ついで、図６に示すフローチャート（ステップＳ３１〜Ｓ３５）に従って、図７，図８（Ａ）および図８（Ｂ）を参照しながら、本実施形態のノイズ量算出手順（図４のステップＳ１４でノイズ量算出部２３が実行する処理手順）について説明する。図６に示すノイズ量算出処理は、ばらつき組合せ毎に、つまり１番目〜Ｎ番目のばらつき組合せ（ばらつきモデル）のそれぞれについて実行される。なお、図７は、本実施形態のノイズ量算出手順におけるパルス応答波形算出処理を説明する図である。また、図８（Ａ）および図８（Ｂ）は、それぞれ、本実施形態のノイズ量算出手順におけるパルス応答波形の区切り処理の第１例および第２例を説明する図である。
ついで、図６に示すフローチャート（ステップＳ３１〜Ｓ３５）に従って、図７，図８（Ａ）および図８（Ｂ）を参照しながら、本実施形態のノイズ量算出手順（図４のステップＳ１４でノイズ量算出部２３が実行する処理手順）について説明する。図６に示すノイズ量算出処理は、ばらつき組合せ毎に、つまり１番目〜Ｎ番目のばらつき組合せ（ばらつきモデル）のそれぞれについて実行される。なお、図７は、本実施形態のノイズ量算出手順におけるパルス応答波形算出処理を説明する図である。また、図８（Ａ）および図８（Ｂ）は、それぞれ、本実施形態のノイズ量算出手順におけるパルス応答波形の区切り処理の第１例および第２例を説明する図である。
ステップＳ３１において、ノイズ量算出部２３は、まず、図７に示すよう、ｎ番目のばらつき組合せについて算出されたインパルス応答波形と所定ＵＩ幅を有する単位パルス波形との畳込み積分を行なうことで、ｎ番目の組合せについてのパルス応答波形（ｎ番目の伝送特性）を算出する。
そして、ステップＳ３２において、ノイズ量算出部２３は、ステップＳ３１で算出されたパルス応答波形のＬＯＷレベル安定状態のレベル（ＬＯＷ安定レベル；図８（Ｂ）参照）を求める。また、ステップＳ３３において、ノイズ量算出部２３は、図７の下段に示すように、最初のパルス応答波形と０Ｖのレベルとの２つの交点の中心をＵＩの中心として求める。
この後、ステップＳ３４において、ノイズ量算出部２３は、図８（Ａ）に示すパルス応答波形の区切り処理（第１例）、または、図８（Ｂ）に示すパルス応答波形の区切り処理（第２例）を行なう。
パルス応答波形の区切り処理の第１例において、ノイズ量算出部２３は、ステップＳ３３で算出したパルス応答波形の最初のパルスの中心から、図８（Ａ）に点線で示すようにパルス応答波形を所定ＵＩ幅毎に区切る。このようにして区切ったパルス応答波形の位置（上記点線位置）は、アイ中心に対応する位置である。ここで、アイ中心は、アイパターンの中心位置であり、図１１（Ｃ）に示すアイパターンの開口電圧に対応する位置に相当する。
そして、ステップＳ３５において、ノイズ量算出部２３は、パルス応答波形を区切った位置（アイ中心）における信号値（電圧値）に基づいて、以下のようにして、ｎ番目のばらつき組合せについてのノイズ量ＲＮ(n)を算出する。
ここで、図８（Ａ）の下段に示すように、ステップＳ３２で求めたＬＯＷ安定レベルに対して、信号値の符号が正である場合の信号値（実線矢印参照）を、順番にISI(n)＋(1)，ISI(n)＋(2)，…，ISI(n)＋(m)，…，ISI(n)＋(Ｍ)と定義する。同様に、上記ＬＯＷ安定レベルに対して、信号値の符号が負である場合の信号値（点線矢印参照）を、順番にISI(n)−(1)，ISI(n)−(2)，…，ISI(n)−(m)，…，ISI(n)−(Ｍ)と定義する。Ｍは１以上の整数であり、ｍは１〜Ｍの整数である。
このとき、ノイズ量算出部２３は、ｎ番目のばらつきモデルについてのノイズ量を、例えば下式（１）に従って算出する。
ＲＮ(n)＝ΣｍISI(n)＋(m)−ΣｍISI(n)−(m) （１）
上式（１）において、ΣｍISI(n)＋(m)＝ISI(n)＋(1)＋ISI(n)＋(2)＋…＋ISI(n)＋(m)＋…＋ISI(n)＋(Ｍ)であり、ΣｍISI(n)−(m)＝ISI(n)−(1)＋ISI(n)−(2)＋…＋ISI(n)−(m)＋…＋ISI(n)−(Ｍ)である。
ＲＮ(n)＝ΣｍISI(n)＋(m)−ΣｍISI(n)−(m) （１）
上式（１）において、ΣｍISI(n)＋(m)＝ISI(n)＋(1)＋ISI(n)＋(2)＋…＋ISI(n)＋(m)＋…＋ISI(n)＋(Ｍ)であり、ΣｍISI(n)−(m)＝ISI(n)−(1)＋ISI(n)−(2)＋…＋ISI(n)−(m)＋…＋ISI(n)−(Ｍ)である。
そして、ワーストケース選択部２４は、１番目〜Ｎ番目のばらつきモデルについて得られたＮ個のノイズ量ＲＮ(1)〜ＲＮ(Ｎ)の中で最大のものに対応するケース番号Ｑ（Ｑは１〜Ｎの整数；ワーストケースのケース番号）を求める。つまり、max（ＲＮ(1), …, ＲＮ(N)）＝ＲＮ(n)となるｎを上記ケース番号Ｑとして求める。この後、過渡解析部２５は、ケース番号Ｑ（Ｑ番目）のばらつきモデル（ばらつき組合せ；ワーストケース）について信号波形の過渡解析を行なって、ワーストケースについてのアイパターンを生成する。
パルス応答波形の区切り処理の第１例においては、上述した通り、パルス応答波形を区切った位置における信号値に基づいてノイズ量が算出されている。これに対して、パルス応答波形の区切り処理の第２例において、ノイズ量算出部２３は、図８（Ｂ）に示すように、第１例のごとく区切った位置（破線参照）を中心とする揺らぎ幅（斜線領域参照）を設定する（ステップＳ３４）。そして、ノイズ量算出部２３は、当該揺らぎ幅内における最大信号値（正値）を上式（１）のISI(n)＋(m)として、もしくは、当該揺らぎ幅内における最小信号値（負値）を上式（１）のISI(n)−(m)として、上式（１）に従ってノイズ量ＲＮ(n)を算出してもよい（ステップＳ３５）。
〔６〕本実施形態の効果
このように、本実施形態によれば、図９に示すように、ワーストケースのアイパターンに基づく信号波形の品質検証が行なわれる。したがって、検証対象のばらつきの組合せの数が多くても、信号波形の品質の検証を短時間で行なうことができる。また、検証漏れの発生を確実に抑止することができるので、検証漏れとなった組合せによる実機障害の発生も確実に抑止することができる。
このように、本実施形態によれば、図９に示すように、ワーストケースのアイパターンに基づく信号波形の品質検証が行なわれる。したがって、検証対象のばらつきの組合せの数が多くても、信号波形の品質の検証を短時間で行なうことができる。また、検証漏れの発生を確実に抑止することができるので、検証漏れとなった組合せによる実機障害の発生も確実に抑止することができる。
ここで、図１０（Ａ）および図１０（Ｂ）を参照しながら、既存技術および本実施形態の波形検証動作に要する処理時間を具体的に対比させて説明する。ここでは、図１３を参照しながら前述した例と同様、１ネットについて８１０個のばらつき組合せを解析するのに要する処理時間を説明する。
図１０（Ａ）に示す既存技術の例では、８１０個のばらつき解析モデルが生成された後、各解析モデルに基づき８１０個の伝送特性（インパルス応答波形）を算出するのに要する処理時間は、［一つの伝送特性算出に要する時間４秒］×８１０＝５４分である。そして、８１０個の伝送特性（インパルス応答波形）に基づく８１０ケースの波形解析に要する処理時間は、［一ケースの波形解析に要する時間３分］×８１０＝２４３０分である。したがって、既存技術に要する処理時間は、５４＋２４３０＝２４８４分となる。
図１０（Ｂ）に示す本実施形態の波形検証動作の例では、８１０個のばらつき解析モデル（ケース１〜ケースＮ）が生成された後、各解析モデルに基づき８１０個の伝送特性（インパルス応答波形）を算出するのに要する処理時間は、［一つの伝送特性算出に要する時間４秒］×８１０＝５４分である。そして、ノイズ量算出部２３およびワーストケース選択部２４によるワースト特性検出処理に要する時間は、おおよそ７分であり、ワーストケースについての波形解析に要する時間は３分である。したがって、本実施形態の波形検証動作に要する処理時間は、５４＋７＋３＝６４分となり、本実施形態によれば、既存技術の約３８．８倍の速さで、波形検証を行なうことが可能になる。
〔７〕その他
以上、本発明の好ましい実施形態について詳述したが、本発明は、係る特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は、係る特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
〔８〕付記
以上の実施形態に関し、さらに以下の付記を開示する。
以上の実施形態に関し、さらに以下の付記を開示する。
（付記１）
基板上の着目配線を伝搬する信号波形の品質を検証するコンピュータに、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、
処理を実行させる、波形検証プログラム。
基板上の着目配線を伝搬する信号波形の品質を検証するコンピュータに、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、
処理を実行させる、波形検証プログラム。
（付記２）
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記１に記載の波形検証プログラム。
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記１に記載の波形検証プログラム。
（付記３）
前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記２に記載の波形検証プログラム。
前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記２に記載の波形検証プログラム。
（付記４）
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記１に記載の波形検証プログラム。
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記１に記載の波形検証プログラム。
（付記５）
前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記４に記載の波形検証プログラム。
前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、付記４に記載の波形検証プログラム。
（付記６）
前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、
処理を前記コンピュータに実行させる、付記１〜付記５のいずれか一項に記載の波形検証プログラム。
前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、
処理を前記コンピュータに実行させる、付記１〜付記５のいずれか一項に記載の波形検証プログラム。
（付記７）
前記信号波形の品質を判定する際、前記ワーストケースについてのアイパターンの開口電圧と閾値とを比較して判定する、
処理を前記コンピュータに実行させる、付記６に記載の波形検証プログラム。
前記信号波形の品質を判定する際、前記ワーストケースについてのアイパターンの開口電圧と閾値とを比較して判定する、
処理を前記コンピュータに実行させる、付記６に記載の波形検証プログラム。
（付記８）
基板上の着目配線を伝搬する信号波形の品質を検証する処理部と、
前記信号波形の品質の検証に用いられる情報を記憶する記憶部と、を有し、
前記処理部は、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、情報処理装置。
基板上の着目配線を伝搬する信号波形の品質を検証する処理部と、
前記信号波形の品質の検証に用いられる情報を記憶する記憶部と、を有し、
前記処理部は、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、情報処理装置。
（付記９）
前記処理部は、
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記８に記載の情報処理装置。
前記処理部は、
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記８に記載の情報処理装置。
（付記１０）
前記処理部は、
前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記９に記載の情報処理装置。
前記処理部は、
前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記９に記載の情報処理装置。
（付記１１）
前記処理部は、
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記８に記載の情報処理装置。
前記処理部は、
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記８に記載の情報処理装置。
（付記１２）
前記処理部は、
前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記１１に記載の情報処理装置。
前記処理部は、
前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記１１に記載の情報処理装置。
（付記１３）
前記処理部は、
前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、付記８〜付記１２のいずれか一項に記載の情報処理装置。
前記処理部は、
前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、付記８〜付記１２のいずれか一項に記載の情報処理装置。
（付記１４）
前記処理部は、
前記信号波形の品質を判定する際、前記ワーストケースについてのアイパターンの開口電圧と閾値とを比較して判定する、付記１３に記載の情報処理装置。
前記処理部は、
前記信号波形の品質を判定する際、前記ワーストケースについてのアイパターンの開口電圧と閾値とを比較して判定する、付記１３に記載の情報処理装置。
（付記１５）
コンピュータにより、基板上の着目配線を伝搬する信号波形の品質を検証する波形検証方法であって、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、波形検証方法。
コンピュータにより、基板上の着目配線を伝搬する信号波形の品質を検証する波形検証方法であって、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、波形検証方法。
（付記１６）
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記１５に記載の波形検証方法。
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記１５に記載の波形検証方法。
（付記１７）
前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記１６に記載の波形検証方法。
前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記１６に記載の波形検証方法。
（付記１８）
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記１５に記載の波形検証方法。
前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、付記１５に記載の波形検証方法。
（付記１９）
前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記１８に記載の波形検証方法。
前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、付記１８に記載の波形検証方法。
（付記２０）
前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、付記１５〜付記１９のいずれか一項に記載の波形検証方法。
前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、付記１５〜付記１９のいずれか一項に記載の波形検証方法。
１０ コンピュータ（波形検証機能を有する情報処理装置）
１１ プロセッサ（処理部）
１２ ＲＡＭ（記憶部）
１３ ＨＤＤ（記憶部）
１４ グラフィック処理装置
１４ａ モニタ（表示部）
１５ 入力インタフェース
１５ａ キーボード（入力部）
１５ｂ マウス（入力部）
１６ 光学ドライブ装置
１６ａ 光ディスク
１７ 機器接続インタフェース
１７ａ メモリ装置
１７ｂ メモリリーダライタ
１７ｃ メモリカード
１８ ネットワークインタフェース
１８ａ ネットワーク
１９ バス
２０ 処理部
２１ 解析モデル生成部
２２ インパルス応答波形算出部
２３ ノイズ量算出部
２４ ワーストケース選択部
２５ 過渡解析部（波形解析部）
２６ 表示制御部
２７ 品質判定部
３０ 記憶部
３１ 波形検証プログラム
３２ 基板層構成情報
３３ ＰＣＢの配線設計情報
３４ 信号情報
３５ 解析モデル
３５−１〜３５−Ｎ 解析モデル
４０ 入力部
５０ 表示部
１１ プロセッサ（処理部）
１２ ＲＡＭ（記憶部）
１３ ＨＤＤ（記憶部）
１４ グラフィック処理装置
１４ａ モニタ（表示部）
１５ 入力インタフェース
１５ａ キーボード（入力部）
１５ｂ マウス（入力部）
１６ 光学ドライブ装置
１６ａ 光ディスク
１７ 機器接続インタフェース
１７ａ メモリ装置
１７ｂ メモリリーダライタ
１７ｃ メモリカード
１８ ネットワークインタフェース
１８ａ ネットワーク
１９ バス
２０ 処理部
２１ 解析モデル生成部
２２ インパルス応答波形算出部
２３ ノイズ量算出部
２４ ワーストケース選択部
２５ 過渡解析部（波形解析部）
２６ 表示制御部
２７ 品質判定部
３０ 記憶部
３１ 波形検証プログラム
３２ 基板層構成情報
３３ ＰＣＢの配線設計情報
３４ 信号情報
３５ 解析モデル
３５−１〜３５−Ｎ 解析モデル
４０ 入力部
５０ 表示部
Claims (9)
- 基板上の着目配線を伝搬する信号波形の品質を検証するコンピュータに、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、
処理を実行させる、波形検証プログラム。 - 前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置における信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、請求項１に記載の波形検証プログラム。 - 前記信号値のうち正の信号値を加算するとともに前記信号値のうち負の信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、請求項２に記載の波形検証プログラム。 - 前記ノイズ量を算出する際、
各組合せについて算出した前記インパルス応答波形と所定ＵＩ（unit interval）幅を有するパルス波形との畳込み積分を行なうことで、前記各組合せについてのパルス応答波形を算出し、
算出した前記パルス応答波形の最初のパルスの中心から前記所定ＵＩ幅毎に区切った前記パルス応答波形の位置を中心とする揺らぎ幅内における最大信号値または最小信号値に基づいて、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、請求項１に記載の波形検証プログラム。 - 前記最大信号値を加算するとともに前記最小信号値を減算することにより、前記各組合せについての前記ノイズ量を算出する、
処理を、前記コンピュータに実行させる、請求項４に記載の波形検証プログラム。 - 前記ワーストケースについて前記信号波形の過渡解析を行なうことによってアイパターンを生成し、
生成した前記アイパターンに基づき、前記信号波形の品質を判定する、
処理を前記コンピュータに実行させる、請求項１〜請求項５のいずれか一項に記載の波形検証プログラム。 - 前記信号波形の品質を判定する際、前記ワーストケースについてのアイパターンの開口電圧と閾値とを比較して判定する、
処理を前記コンピュータに実行させる、請求項６に記載の波形検証プログラム。
- 基板上の着目配線を伝搬する信号波形の品質を検証する処理部と、
前記信号波形の品質の検証に用いられる情報を記憶する記憶部と、を有し、
前記処理部は、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、情報処理装置。 - コンピュータにより、基板上の着目配線を伝搬する信号波形の品質を検証する波形検証方法であって、
前記信号波形の品質に影響を与える複数種類の要素のばらつきの複数の組合せのそれぞれについて、解析モデルを生成し、
生成した前記解析モデルを用いて、前記複数の組合せのそれぞれについてのインパルス応答波形を算出し、
算出した前記インパルス応答波形に基づいて、前記複数の組合せのそれぞれについてのノイズ量を算出し、
前記複数の組合せのうち、算出した前記ノイズ量が最大になる組合せをワーストケースとして選択し、
選択した前記ワーストケースについて前記信号波形の過渡解析を行なう、波形検証方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015098819A JP6485203B2 (ja) | 2015-05-14 | 2015-05-14 | 波形検証プログラム、情報処理装置、および波形検証方法 |
| US15/133,368 US9928325B2 (en) | 2015-05-14 | 2016-04-20 | Information processing device and waveform verification method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015098819A JP6485203B2 (ja) | 2015-05-14 | 2015-05-14 | 波形検証プログラム、情報処理装置、および波形検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016218500A JP2016218500A (ja) | 2016-12-22 |
| JP6485203B2 true JP6485203B2 (ja) | 2019-03-20 |
Family
ID=57277163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015098819A Expired - Fee Related JP6485203B2 (ja) | 2015-05-14 | 2015-05-14 | 波形検証プログラム、情報処理装置、および波形検証方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9928325B2 (ja) |
| JP (1) | JP6485203B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107045576B (zh) * | 2017-04-18 | 2020-04-28 | 浙江中烟工业有限责任公司 | 一种判断送丝风机抖振的综合分析及其验证方法 |
| CN109471060B (zh) * | 2018-11-13 | 2021-02-23 | 国网天津市电力公司 | 一种在线监测数字电能表计量准确性的装置 |
| CN116737485A (zh) * | 2023-05-12 | 2023-09-12 | 中科可控信息产业有限公司 | 信号处理方法、系统、装置、计算机设备和存储介质 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3655106B2 (ja) * | 1998-05-14 | 2005-06-02 | 富士通株式会社 | ノイズチェック装置 |
| JP2003216676A (ja) | 2002-01-17 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 回路システムのシミュレーション方法 |
| JP2004184301A (ja) | 2002-12-05 | 2004-07-02 | Fujitsu Ltd | 伝送線路解析方法 |
| JP4202222B2 (ja) * | 2003-09-26 | 2008-12-24 | シャープ株式会社 | 伝送線路解析方法及び装置 |
| JP4401135B2 (ja) | 2003-09-30 | 2010-01-20 | 富士通株式会社 | 解析モデル作成装置 |
| JP4509699B2 (ja) * | 2004-08-30 | 2010-07-21 | 富士通株式会社 | 回路解析方法および回路解析装置 |
| US7983368B2 (en) * | 2006-12-11 | 2011-07-19 | International Business Machines Corporation | Systems and arrangements for clock and data recovery in communications |
| US8239432B2 (en) * | 2007-10-05 | 2012-08-07 | Micron Technology, Inc. | Incorporating noise and/or jitter into waveform generation |
| US7917347B2 (en) * | 2007-10-30 | 2011-03-29 | International Business Machines Corporation | Generating a worst case current waveform for testing of integrated circuit devices |
| JP5195177B2 (ja) * | 2008-09-01 | 2013-05-08 | 富士通株式会社 | 信号伝送システム評価装置、信号伝送システム評価方法、信号伝送システム評価プログラム |
| JP5347839B2 (ja) * | 2009-03-25 | 2013-11-20 | 富士ゼロックス株式会社 | 電源ノイズ解析装置 |
-
2015
- 2015-05-14 JP JP2015098819A patent/JP6485203B2/ja not_active Expired - Fee Related
-
2016
- 2016-04-20 US US15/133,368 patent/US9928325B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20160335382A1 (en) | 2016-11-17 |
| US9928325B2 (en) | 2018-03-27 |
| JP2016218500A (ja) | 2016-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8938376B2 (en) | Simulating the transmission and simultaneous switching output noise of signals in a computer system | |
| JP2006107517A (ja) | クロストークを考慮したタイミング分析のためのシステム、方法及び論理装置 | |
| JP6485203B2 (ja) | 波形検証プログラム、情報処理装置、および波形検証方法 | |
| JP5716604B2 (ja) | 回路シミュレータプログラム，装置およびアイパターン生成方法 | |
| US8910101B1 (en) | Systems and methods for determining effective capacitance to facilitate a timing analysis | |
| US9218447B2 (en) | Automatic test pattern generation (ATPG) considering crosstalk effects | |
| US9916415B2 (en) | Integrated circuit performance modeling that includes substrate-generated signal distortions | |
| JP5785725B2 (ja) | 電力見積装置、電力見積方法及びプログラム | |
| US7958471B2 (en) | Structure for couple noise characterization using a single oscillator | |
| JP6798263B2 (ja) | シミュレーション支援装置、シミュレーション支援方法、およびシミュレーション支援プログラム | |
| JP6481498B2 (ja) | 波形検証プログラム、情報処理装置、および波形検証方法 | |
| US6865725B2 (en) | Method and system for integrated circuit design | |
| US8904328B2 (en) | Support apparatus and design support method | |
| JP6636968B2 (ja) | プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム | |
| US20160179634A1 (en) | Design structure for reducing power consumption for memory device | |
| US20150154343A1 (en) | Systems and methods for determining effective capacitance to facilitate a timing analysis | |
| US20170046472A1 (en) | Computer-readable storage medium having electro-static discharge verification program stored therein, information processing apparatus, and method of verifying electro-static discharge | |
| US7299437B2 (en) | Method and apparatus for detecting timing exception path and computer product | |
| JP5799645B2 (ja) | 電源電圧設定方法及び電源電圧設定プログラム | |
| JP5402356B2 (ja) | 電源ノイズ解析方法及び電源ノイズ解析プログラム | |
| US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
| US10452799B1 (en) | System and method for electronic design space tuning | |
| US8095902B2 (en) | Design structure for couple noise characterization using a single oscillator | |
| JP2000331043A (ja) | 回路シミュレーション装置、方法及び記録媒体 | |
| JP2006171818A (ja) | クロストーク検証装置およびクロストーク検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6485203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |