JP5895647B2 - 情報処理装置、ハイインピーダンス状態検出方法およびプログラム - Google Patents

情報処理装置、ハイインピーダンス状態検出方法およびプログラム Download PDF

Info

Publication number
JP5895647B2
JP5895647B2 JP2012069044A JP2012069044A JP5895647B2 JP 5895647 B2 JP5895647 B2 JP 5895647B2 JP 2012069044 A JP2012069044 A JP 2012069044A JP 2012069044 A JP2012069044 A JP 2012069044A JP 5895647 B2 JP5895647 B2 JP 5895647B2
Authority
JP
Japan
Prior art keywords
voltage
voltage source
detection target
high impedance
circuit model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012069044A
Other languages
English (en)
Other versions
JP2013200744A (ja
Inventor
駿 五木田
駿 五木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012069044A priority Critical patent/JP5895647B2/ja
Publication of JP2013200744A publication Critical patent/JP2013200744A/ja
Application granted granted Critical
Publication of JP5895647B2 publication Critical patent/JP5895647B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は情報処理装置、ハイインピーダンス状態検出方法およびプログラムに関する。
回路シミュレータを用いて設計対象回路の動作検証を行う技術が知られている。回路シミュレータで使用される素子の特性は実際の特性よりも理想状態に近いため、シミュレーション上では、ハイインピーダンスが発生しても回路が正常に動作することがある。
ところが、実際の回路でハイインピーダンスが発生すると、そのハイインピーダンスが発生したノードに接続するトランジスタ素子に貫通電流が流れたり、回路動作が不安定になったりする。そのため、ハイインピーダンスが発生するノードを回路の設計段階で検出技術が知られている。
特開2006−171919号公報
DC電圧源の電圧値と、ハイインピーダンス状態時の電圧値が同じになってしまうような状況を考える。この状況では、DC電圧源の電圧値を変えたハイインピーダンス検出モデルが複数必要になる。このため、シミュレーション回数が増加し、大規模な回路への適用が難しいという問題がある。
1つの側面では、本発明は、少ないシミュレーション回数でハイインピーダンス状態のノードを検出することを目的とする。
上記目的を達成するために、開示の情報処理装置が提供される。この情報処理装置は、接続部と、計測部と、判定部とを有している。接続部は、検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続する。計測部は、電圧源モデルが電圧を発生した状態で検証対象回路モデルを動作させて検出対象ノードの出力波形を計測する。判定部は、計測部が計測した出力波形に電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する。
1態様では、少ないシミュレーション回数でハイインピーダンス状態のノードを検出することができる。
実施の形態の情報処理装置を示す図である。 検出対象ノードの一例を示す図である。 ハイインピーダンス状態の判定処理の一例を示す図である。 実施の形態の情報処理装置の処理を示すフローチャートである。 実施の形態の情報処理装置のハードウェア構成を示す図である。 変形例の検証対象回路モデルを示す図である。 計測部の計測結果を示す図である。
以下、実施の形態の情報処理装置を、図面を参照して詳細に説明する。
図1は、実施の形態の情報処理装置を示す図である。
実施の形態の情報処理装置(コンピュータ)1は、回路モデル記憶部1aと、検出用回路接続部1bと、計測部1cと、判定部1dとを有している。
回路モデル記憶部1aには、検証対象となる半導体集積回路モデル(検証対象回路モデル)が記憶されている。
設計者は、後述するキーボードやマウスを用いて情報処理装置1を操作し、回路モデル記憶部1aに記憶されている検証対象回路モデルの中から、ハイインピーダンス状態の検出対象ノードを含む検証対象回路モデルを1つまたは複数選択することができる。なお、検出対象ノードは、1つの検証対象回路モデル内に複数含まれていてもよい。
検出用回路接続部1bは、検証対象回路モデルが選択されると、選択された検証対象モデルの検出対象ノードとグランド(GND)との間に検出対象ノードのハイインピーダンス状態を検出するために用いる検出用回路モデルを接続する。
図2は、検出対象ノードの一例を示す図である。
図2には、検出対象ノードN1を含む検証対象回路モデル2を図示している。図2に示す検証対象回路モデル2は、増幅器の一部である。増幅器2aは、トランジスタTr1、Tr2と、コンデンサC1とを有している。コンデンサC1の容量は、例えば12pFである。増幅器2aに印加する駆動電圧は、2.8Vである。この増幅器2aの出力段に検出対象ノードN1が設定されている。
検出用回路接続部1bは、受け付けた検出対象ノードN1とGND間に、ハイインピーダンス状態を検出する検出用回路モデル3を接続する。検出用回路モデル3は、周期的に変動する電圧を出力する電圧源V1と抵抗R1とを有する。
抵抗R1の抵抗値は、検出対象ノードN1がハイインピーダンス状態になれば抵抗R1にはほとんど電流が流れないが、検出対象ノードN1がハイインピーダンス状態にならなければ抵抗R1には電位差に応じた電流が流れるように設計者が設定する。また、抵抗値R1は、トランジスタTr1、Tr2のオフ抵抗よりも低くオン抵抗よりも高い値であるのが好ましい。本実施の形態では、抵抗R1の抵抗値は、一例として10MΩに設定されている。
電圧源V1は、周波数fV1、振幅A1の正弦波を出力する。振幅A1は自由に設定できるが、検証対象回路モデル2の駆動電圧の1%〜2%に設定されるのが好ましい。本実施の形態では、振幅A1は、一例として駆動電圧の1%の33mVに設定されている。また、電圧源V1が出力する電圧パターンは、図2に示す正弦波の他にも、三角波および矩形波を例示することができる。挿入する電圧源V1の種別は、設計者が設定することができる。
なお、電圧源V1が出力する電圧の周波数fV1は、検証対象回路モデル2が使用しない周波数帯であるのが好ましい。これにより、判定部1dが、検証対象回路モデル2がハイインピーダンス状態か否かを判定する際に、より確実に判定することができる。
計測部1cは、電圧源V1に周波数fV1、振幅A1の正弦波を発生させた状態で検証対象回路モデル2を動作させて回路シミュレーションを実行し、検出対象ノードN1の電圧を計測する。
判定部1dは、計測部1cが実行した回路シミュレーションの計測結果を取得する。判定部1dは、計測結果に電圧源の周波数成分が観測できる区間が含まれていれば、その区間をハイインピーダンス状態であると判定する。判定部1dは、計測結果に電圧源の周波数成分が観測できる区間が含まれていなければ、ハイインピーダンス状態ではない(通常状態である)と判定する。
図3は、ハイインピーダンス状態の判定処理の一例を示す図である。
図3に示す波形は、上から、増幅器2aのトランジスタTr2に入力するゲート電圧、電圧源V1が出力する電圧、および検出対象ノードN1の出力電圧を示している。
検出対象ノードN1に駆動電圧が印加されていれば、抵抗R1の影響により、電圧源V1が出力する電圧の影響は見られない。しかしながら、図3に示すように、検出対象ノードN1がハイインピーダンス状態になり、駆動電圧から検出対象ノードN1に印加される電圧がなくなると、代わりに電圧源V1が出力する電圧が検出対象ノードN1に印加される。この場合、検出対象ノードN1の出力電圧の振幅は、駆動電圧の振幅2.8Vの1%である28mVとなる。このため、出力電圧に、振幅28mV、周波数fv1の周波数成分を検出した場合、判定部1dは、検出対象ノードN1は、ハイインピーダンス状態であると判定する。
この情報処理装置1によれば、1つの検出対象ノードN1に対し1度のシミュレーションを実行することによりハイインピーダンス状態を検出することができる。従って、少ないシミュレーション回数でハイインピーダンス状態のノードを検出することができる。
また、電圧源V1が印加する電圧の振幅を駆動電圧の1%程度の周期関数にすることにより、検証対象回路モデル2の後段の回路に与える影響を低減することができる。
次に、情報処理装置1の処理を、フローチャートを用いて説明する。
図4は、実施の形態の情報処理装置の処理を示すフローチャートである。
[ステップS1] 検出用回路接続部1bは、設計対象回路の中から検出対象ノードの指定を受け付ける。その後、ステップS2に遷移する。
[ステップS2] 検出用回路接続部1bは、ステップS1にて受け付けた検出対象ノードを1つ選択する。その後、ステップS3に遷移する。
[ステップS3] 検出用回路接続部1bは、検出用回路モデルの電圧源に、発生する電圧の種類と周波数を設定する。その後、ステップS4に遷移する。
[ステップS4] 検出用回路接続部1bは、ステップS2にて選択した検出対象ノードの出力端子−GND間に検出用回路モデルを接続する。その後、ステップS5に遷移する。
[ステップS5] 検出用回路接続部1bは、全ての検出対象ノードに検出用回路モデルの接続が完了したか否かを判断する。全ての検出対象ノードに検出用回路モデルの接続が完了した場合(ステップS5のYes)、ステップS6に遷移する。全ての検出対象ノードに検出用回路モデルの接続が完了していない場合(ステップS5のNo)、ステップS2に遷移する。
[ステップS6] 計測部1cは、検出用回路モデルの電圧源にステップS3にて設定した種類および周波数の電圧を発生させた状態で検証対象回路モデル2を動作させて回路シミュレーションを実行し、検出対象ノードの電圧を計測する。その後、ステップS7に遷移する。
[ステップS7] 判定部1dは、検出対象ノードを1つ選択し、選択した検出対象ノードの出力波形を1つ取得する。その後、ステップS8に遷移する。
[ステップS8] 判定部1dは、ステップS7にて取得した出力波形の周波数成分を分析する。その後、ステップS9に遷移する。
[ステップS9] 判定部1dは、ステップS8の分析により、出力波形に検出用回路モデルが有する電圧源の周波数成分が存在するか否かを判断する。出力波形に検出用回路モデルが有する電圧源の周波数成分が存在する場合(ステップS9のYes)、ステップS10に遷移する。出力波形に検出用回路モデルが有する電圧源の周波数成分が存在しない場合(ステップS9のNo)、ステップS11に遷移する。
[ステップS10] 判定部1dは、検出用回路モデルが有する電圧源の周波数成分が存在する区間をハイインピーダンス状態であると判定する。その後、ステップS11に遷移する。
[ステップS11] 判定部1dは、全ての検出対象ノードについてステップS8〜S10の処理が終了したか否かを判断する。全ての検出対象ノードについてステップS8〜S10の処理が終了した場合(ステップS11のYes)、図4の処理を終了する。全ての検出対象ノードについてステップS8〜S10の処理が終了していない場合(ステップS11のNo)、ステップS7に遷移し、ステップS7以降の処理を引き続き実行する。
次に、情報処理装置1のハードウェア構成を説明する。
図5は、実施の形態の情報処理装置のハードウェア構成を示す図である。
情報処理装置1は、CPU(Central Processing Unit)101によって装置全体が制御されている。CPU101には、バス108を介してRAM(Random Access Memory)102と複数の周辺機器が接続されている。
RAM102は、情報処理装置1の主記憶装置として使用される。RAM102には、CPU101に実行させるOS(Operating System)のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、RAM102には、CPU101による処理に使用する各種データが格納される。
バス108には、ハードディスクドライブ(HDD:Hard Disk Drive)103、グラフィック処理装置104、入力インタフェース105、ドライブ装置106、および通信インタフェース107が接続されている。
ハードディスクドライブ103は、内蔵したディスクに対して、磁気的にデータの書き込みおよび読み出しを行う。ハードディスクドライブ103は、情報処理装置1の二次記憶装置として使用される。ハードディスクドライブ103には、OSのプログラム、アプリケーションプログラム、および各種データが格納される。なお、二次記憶装置としては、フラッシュメモリ等の半導体記憶装置を使用することもできる。
グラフィック処理装置104には、モニタ104aが接続されている。グラフィック処理装置104は、CPU101からの命令に従って、画像をモニタ104aの画面に表示させる。モニタ104aとしては、CRT(Cathode Ray Tube)を用いた表示装置や、液晶表示装置等が挙げられる。
入力インタフェース105には、キーボード105aとマウス105bとが接続されている。入力インタフェース105は、キーボード105aやマウス105bから送られてくる信号をCPU101に送信する。なお、マウス105bは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、例えばタッチパネル、タブレット、タッチパッド、トラックボール等が挙げられる。
ドライブ装置106は、例えば、光の反射によって読み取り可能なようにデータが記録された光ディスクや、USB(Universal Serial Bus)メモリ等の持ち運び可能な記録媒体に記録されたデータの読み取りを行う。例えば、ドライブ装置106が光学ドライブ装置である場合、レーザ光等を利用して、光ディスク200に記録されたデータの読み取りを行う。光ディスク200には、Blu−ray(登録商標)、DVD(Digital Versatile Disc)、DVD−RAM、CD−ROM(Compact Disc Read Only Memory)、CD−R(Recordable)/RW(ReWritable)等が挙げられる。
通信インタフェース107は、ネットワーク50に接続されている。通信インタフェース107は、ネットワーク50を介して、他のコンピュータまたは通信機器との間でデータを送受信する。
以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
<変形例>
以下、検証対象回路モデルおよび検出用回路モデルの変形例を説明する。
図6は、変形例の検証対象回路モデルを示す図である。
図6に示す検証対象回路モデル4は、トランスミッションゲートである。トランスミッションゲート4aは、トランジスタTr3、Tr4を有している。このトランスミッションゲート4aの出力段に検出対象ノードN2が設定されている。
計測部1cは、検証対象回路モデル4のシミュレーションに際し、入力端子4bにDC電圧を入力する。電圧源V2が出力する電圧の波形は、三角波または矩形波のいずれかが選択可能である。
図7は、計測部の計測結果を示す図である。
図7(a)に示す波形は、上から、検証対象回路モデル4のトランジスタTr3に入力するゲート電圧、電圧源V2が出力する三角波、および検出対象ノードN2の出力電圧Xを示している。また、図7(b)に示す波形は、上から、検証対象回路モデル4のトランジスタTr3に入力するゲート電圧、電圧源V2が出力する矩形波、および検出対象ノードN2の出力電圧を示している。
図3に示す計測結果と同様に、検出対象ノードN2に駆動電圧が印加されていれば、抵抗R1の影響により、電圧源V2が出力する電圧の影響は見られない。しかしながら、図7に示すように、検出対象ノードN2がハイインピーダンス状態になり、駆動電圧から検出対象ノードN2に印加される電圧がなくなると、代わりに電圧源V2の電圧が検出対象ノードN2に印加される。なお、ハイインピーダンス状態の検出に三角波を使用した場合、正弦波に比べ周波数成分はやや複雑になるが、信号の変化が正弦波よりも単純であるため、シミュレーションの時間を、正弦波を用いる場合に比べ短くすることができる。また、ハイインピーダンス状態の検出に矩形波を使用した場合、三角波に比べ周波数成分はやや複雑になるが、信号の変化点が三角波よりも少なくなるため、シミュレーションの時間を、三角波を用いる場合に比べ短くすることができる。
ところで、情報処理装置1が行った処理が、複数の装置によって分散処理されるようにしてもよい。例えば、1つの装置が、シミュレーションまでを行って対象ノードの印加電圧を計測しておき、他の装置が、その計測結果を用いてハイインピーダンス状態か否かを判定するようにしてもよい。
以上、本発明の情報処理装置、ハイインピーダンス状態検出方法およびプログラムを、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
また、本発明は、前述した各実施の形態のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、情報処理装置1が有する機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記憶装置には、ハードディスクドライブ、フレキシブルディスク(FD)、磁気テープ等が挙げられる。光ディスクには、DVD、DVD−RAM、CD−ROM/RW等が挙げられる。光磁気記録媒体には、MO(Magneto-Optical disk)等が挙げられる。
プログラムを流通させる場合には、例えば、そのプログラムが記録されたDVD、CD−ROM等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。
また、上記の処理機能の少なくとも一部を、DSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、PLD(Programmable Logic Device)等の電子回路で実現することもできる。
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記1) 検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続する接続部と、
前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測する計測部と、
前記計測部が計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する判定部と、
を有することを特徴とする情報処理装置。
(付記2) 前記計測部は、前記電圧源モデルが印加する電圧の振幅を、自由に設定できることを特徴とする付記1記載の情報処理装置。
(付記3) 前記計測部は、前記電圧源モデルが印加する電圧の周波数を、前記電圧源モデルが印加する電圧以外に前記検出対象ノードに印加される電圧の周波数とは異なる周波数に設定することを特徴とする付記1記載の情報処理装置。
(付記4) 前記接続部は、前記ハイインピーダンス検出用回路モデルを、前記検出対象ノードとグランドとの間に接続することを特徴とする付記1記載の情報処理装置。
(付記5) コンピュータが、
検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続し、
前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測し、
計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する、
ことを特徴とするハイインピーダンス状態検出方法。
(付記6) コンピュータに、
検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続し、
前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測し、
計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する、
処理を実行させることを特徴とするプログラム。
1 情報処理装置
1a 回路モデル記憶部
1b 検出用回路接続部
1c 計測部
1d 判定部
2、4 検証対象回路モデル
3 検出用回路モデル
N1、N2 検出対象ノード

Claims (5)

  1. 検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続する接続部と、
    前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測する計測部と、
    前記計測部が計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する判定部と、
    を有することを特徴とする情報処理装置。
  2. 前記計測部は、前記電圧源モデルが印加する電圧の振幅を、自由に設定できることを特徴とする請求項1記載の情報処理装置。
  3. 前記計測部は、前記電圧源モデルが印加する電圧の周波数を、前記電圧源モデルが印加する電圧以外に前記検出対象ノードに印加される電圧の周波数とは異なる周波数に設定することを特徴とする請求項1記載の情報処理装置。
  4. コンピュータが、
    検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続し、
    前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測し、
    計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する、
    ことを特徴とするハイインピーダンス状態検出方法。
  5. コンピュータに、
    検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続し、
    前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測し、
    計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する、
    処理を実行させることを特徴とするプログラム。
JP2012069044A 2012-03-26 2012-03-26 情報処理装置、ハイインピーダンス状態検出方法およびプログラム Expired - Fee Related JP5895647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012069044A JP5895647B2 (ja) 2012-03-26 2012-03-26 情報処理装置、ハイインピーダンス状態検出方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012069044A JP5895647B2 (ja) 2012-03-26 2012-03-26 情報処理装置、ハイインピーダンス状態検出方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2013200744A JP2013200744A (ja) 2013-10-03
JP5895647B2 true JP5895647B2 (ja) 2016-03-30

Family

ID=49520931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012069044A Expired - Fee Related JP5895647B2 (ja) 2012-03-26 2012-03-26 情報処理装置、ハイインピーダンス状態検出方法およびプログラム

Country Status (1)

Country Link
JP (1) JP5895647B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594490A (ja) * 1991-10-02 1993-04-16 Hitachi Ltd ミツクスモードシミユレーシヨン信号変換方法
JP2003296389A (ja) * 2002-04-04 2003-10-17 Matsushita Electric Ind Co Ltd ネットリスト変換装置
JP2005189911A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd シミュレーション方法
JP2006171919A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 異常状態発生ノード検出方法

Also Published As

Publication number Publication date
JP2013200744A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
US9218447B2 (en) Automatic test pattern generation (ATPG) considering crosstalk effects
US7856608B2 (en) Method and apparatus for generating current source noise model for creating semiconductor device model used in power supply noise analysis
CN111190089B (zh) 抖动时间的确定方法及装置、存储介质和电子设备
CN116501415B (zh) 命令执行方法及装置、电子设备、计算机可读存储介质
KR20090094247A (ko) 칩-패키지 시뮬레이션
JP5895647B2 (ja) 情報処理装置、ハイインピーダンス状態検出方法およびプログラム
JP2012104091A (ja) 電力見積装置、電力見積方法及びプログラム
JP4664222B2 (ja) 許容値算出方法及び検証方法
JP2023140331A (ja) 自動化されたプロセスフローテストシステム
JP6036429B2 (ja) 設計支援装置、設計支援プログラム、および設計支援方法
CN110032629A (zh) 一种对话式交互处理方法及装置
US9928325B2 (en) Information processing device and waveform verification method
JP6318976B2 (ja) デバッグ回路、デバッガ装置、半導体装置及びデバッグ方法
US20140337812A1 (en) Circuit verification method and circuit verification apparatus
US20120123724A1 (en) Detecting an Unstable Input to an IC
JP2013148968A (ja) テストデータ生成装置、テストデータ生成プログラムおよびテストデータ生成方法
JP2017167744A (ja) 情報処理装置、情報処理システム、プログラム及び情報処理方法
JP2013037472A (ja) 電源電圧設定方法及び電源電圧設定プログラム
JP2017073046A (ja) レイアウト検証方法、レイアウト検証装置及びプログラム
JP2016206948A (ja) 設計方法、設計装置及びプログラム
CN115455876B (zh) 用于调试逻辑系统设计的方法及电子设备
US20020111784A1 (en) Method of suggesting configuration commands based on E-CAD tool output
JP5481272B2 (ja) 測定方法
CN110888045B (zh) 抖动确定方法及装置、存储介质和电子设备
TW201024995A (en) Testing device for simulating storage devices and testing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5895647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees