JP5895647B2 - 情報処理装置、ハイインピーダンス状態検出方法およびプログラム - Google Patents
情報処理装置、ハイインピーダンス状態検出方法およびプログラム Download PDFInfo
- Publication number
- JP5895647B2 JP5895647B2 JP2012069044A JP2012069044A JP5895647B2 JP 5895647 B2 JP5895647 B2 JP 5895647B2 JP 2012069044 A JP2012069044 A JP 2012069044A JP 2012069044 A JP2012069044 A JP 2012069044A JP 5895647 B2 JP5895647 B2 JP 5895647B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage source
- detection target
- high impedance
- circuit model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1は、実施の形態の情報処理装置を示す図である。
実施の形態の情報処理装置(コンピュータ)1は、回路モデル記憶部1aと、検出用回路接続部1bと、計測部1cと、判定部1dとを有している。
設計者は、後述するキーボードやマウスを用いて情報処理装置1を操作し、回路モデル記憶部1aに記憶されている検証対象回路モデルの中から、ハイインピーダンス状態の検出対象ノードを含む検証対象回路モデルを1つまたは複数選択することができる。なお、検出対象ノードは、1つの検証対象回路モデル内に複数含まれていてもよい。
図2には、検出対象ノードN1を含む検証対象回路モデル2を図示している。図2に示す検証対象回路モデル2は、増幅器の一部である。増幅器2aは、トランジスタTr1、Tr2と、コンデンサC1とを有している。コンデンサC1の容量は、例えば12pFである。増幅器2aに印加する駆動電圧は、2.8Vである。この増幅器2aの出力段に検出対象ノードN1が設定されている。
図3に示す波形は、上から、増幅器2aのトランジスタTr2に入力するゲート電圧、電圧源V1が出力する電圧、および検出対象ノードN1の出力電圧を示している。
次に、情報処理装置1の処理を、フローチャートを用いて説明する。
[ステップS1] 検出用回路接続部1bは、設計対象回路の中から検出対象ノードの指定を受け付ける。その後、ステップS2に遷移する。
[ステップS3] 検出用回路接続部1bは、検出用回路モデルの電圧源に、発生する電圧の種類と周波数を設定する。その後、ステップS4に遷移する。
[ステップS8] 判定部1dは、ステップS7にて取得した出力波形の周波数成分を分析する。その後、ステップS9に遷移する。
図5は、実施の形態の情報処理装置のハードウェア構成を示す図である。
情報処理装置1は、CPU(Central Processing Unit)101によって装置全体が制御されている。CPU101には、バス108を介してRAM(Random Access Memory)102と複数の周辺機器が接続されている。
<変形例>
以下、検証対象回路モデルおよび検出用回路モデルの変形例を説明する。
図6に示す検証対象回路モデル4は、トランスミッションゲートである。トランスミッションゲート4aは、トランジスタTr3、Tr4を有している。このトランスミッションゲート4aの出力段に検出対象ノードN2が設定されている。
図7(a)に示す波形は、上から、検証対象回路モデル4のトランジスタTr3に入力するゲート電圧、電圧源V2が出力する三角波、および検出対象ノードN2の出力電圧Xを示している。また、図7(b)に示す波形は、上から、検証対象回路モデル4のトランジスタTr3に入力するゲート電圧、電圧源V2が出力する矩形波、および検出対象ノードN2の出力電圧を示している。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、情報処理装置1が有する機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記憶装置には、ハードディスクドライブ、フレキシブルディスク(FD)、磁気テープ等が挙げられる。光ディスクには、DVD、DVD−RAM、CD−ROM/RW等が挙げられる。光磁気記録媒体には、MO(Magneto-Optical disk)等が挙げられる。
(付記1) 検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続する接続部と、
前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測する計測部と、
前記計測部が計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する判定部と、
を有することを特徴とする情報処理装置。
(付記3) 前記計測部は、前記電圧源モデルが印加する電圧の周波数を、前記電圧源モデルが印加する電圧以外に前記検出対象ノードに印加される電圧の周波数とは異なる周波数に設定することを特徴とする付記1記載の情報処理装置。
(付記5) コンピュータが、
検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続し、
前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測し、
計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する、
ことを特徴とするハイインピーダンス状態検出方法。
検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続し、
前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測し、
計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する、
処理を実行させることを特徴とするプログラム。
1a 回路モデル記憶部
1b 検出用回路接続部
1c 計測部
1d 判定部
2、4 検証対象回路モデル
3 検出用回路モデル
N1、N2 検出対象ノード
Claims (5)
- 検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続する接続部と、
前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測する計測部と、
前記計測部が計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する判定部と、
を有することを特徴とする情報処理装置。 - 前記計測部は、前記電圧源モデルが印加する電圧の振幅を、自由に設定できることを特徴とする請求項1記載の情報処理装置。
- 前記計測部は、前記電圧源モデルが印加する電圧の周波数を、前記電圧源モデルが印加する電圧以外に前記検出対象ノードに印加される電圧の周波数とは異なる周波数に設定することを特徴とする請求項1記載の情報処理装置。
- コンピュータが、
検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続し、
前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測し、
計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する、
ことを特徴とするハイインピーダンス状態検出方法。 - コンピュータに、
検証対象回路モデルが備えるハイインピーダンス状態の検出対象の検出対象ノードに、周期的に変動する電圧を発生する電圧源モデルを含むハイインピーダンス検出用回路モデルを接続し、
前記電圧源モデルが電圧を発生した状態で前記検証対象回路モデルを動作させて前記検出対象ノードの出力波形を計測し、
計測した前記出力波形に前記電圧源モデルが発生する電圧の周波数成分が含まれているか否かを判定する、
処理を実行させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069044A JP5895647B2 (ja) | 2012-03-26 | 2012-03-26 | 情報処理装置、ハイインピーダンス状態検出方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069044A JP5895647B2 (ja) | 2012-03-26 | 2012-03-26 | 情報処理装置、ハイインピーダンス状態検出方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013200744A JP2013200744A (ja) | 2013-10-03 |
JP5895647B2 true JP5895647B2 (ja) | 2016-03-30 |
Family
ID=49520931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012069044A Expired - Fee Related JP5895647B2 (ja) | 2012-03-26 | 2012-03-26 | 情報処理装置、ハイインピーダンス状態検出方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5895647B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0594490A (ja) * | 1991-10-02 | 1993-04-16 | Hitachi Ltd | ミツクスモードシミユレーシヨン信号変換方法 |
JP2003296389A (ja) * | 2002-04-04 | 2003-10-17 | Matsushita Electric Ind Co Ltd | ネットリスト変換装置 |
JP2005189911A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | シミュレーション方法 |
JP2006171919A (ja) * | 2004-12-14 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 異常状態発生ノード検出方法 |
-
2012
- 2012-03-26 JP JP2012069044A patent/JP5895647B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013200744A (ja) | 2013-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9218447B2 (en) | Automatic test pattern generation (ATPG) considering crosstalk effects | |
US7856608B2 (en) | Method and apparatus for generating current source noise model for creating semiconductor device model used in power supply noise analysis | |
CN111190089B (zh) | 抖动时间的确定方法及装置、存储介质和电子设备 | |
CN116501415B (zh) | 命令执行方法及装置、电子设备、计算机可读存储介质 | |
KR20090094247A (ko) | 칩-패키지 시뮬레이션 | |
JP5895647B2 (ja) | 情報処理装置、ハイインピーダンス状態検出方法およびプログラム | |
JP2012104091A (ja) | 電力見積装置、電力見積方法及びプログラム | |
JP4664222B2 (ja) | 許容値算出方法及び検証方法 | |
JP2023140331A (ja) | 自動化されたプロセスフローテストシステム | |
JP6036429B2 (ja) | 設計支援装置、設計支援プログラム、および設計支援方法 | |
CN110032629A (zh) | 一种对话式交互处理方法及装置 | |
US9928325B2 (en) | Information processing device and waveform verification method | |
JP6318976B2 (ja) | デバッグ回路、デバッガ装置、半導体装置及びデバッグ方法 | |
US20140337812A1 (en) | Circuit verification method and circuit verification apparatus | |
US20120123724A1 (en) | Detecting an Unstable Input to an IC | |
JP2013148968A (ja) | テストデータ生成装置、テストデータ生成プログラムおよびテストデータ生成方法 | |
JP2017167744A (ja) | 情報処理装置、情報処理システム、プログラム及び情報処理方法 | |
JP2013037472A (ja) | 電源電圧設定方法及び電源電圧設定プログラム | |
JP2017073046A (ja) | レイアウト検証方法、レイアウト検証装置及びプログラム | |
JP2016206948A (ja) | 設計方法、設計装置及びプログラム | |
CN115455876B (zh) | 用于调试逻辑系统设计的方法及电子设备 | |
US20020111784A1 (en) | Method of suggesting configuration commands based on E-CAD tool output | |
JP5481272B2 (ja) | 測定方法 | |
CN110888045B (zh) | 抖动确定方法及装置、存储介质和电子设备 | |
TW201024995A (en) | Testing device for simulating storage devices and testing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5895647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |