JP2003296389A - ネットリスト変換装置 - Google Patents
ネットリスト変換装置Info
- Publication number
- JP2003296389A JP2003296389A JP2002102329A JP2002102329A JP2003296389A JP 2003296389 A JP2003296389 A JP 2003296389A JP 2002102329 A JP2002102329 A JP 2002102329A JP 2002102329 A JP2002102329 A JP 2002102329A JP 2003296389 A JP2003296389 A JP 2003296389A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate electrode
- type transistor
- power supply
- impedance load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 開放状態もしくはハイインピーダンス状態と
なっているトランジスタのゲート電極・論理ゲート回路
の入力端子・スイッチ回路の開閉制御端子等によるリー
ク電流が困難である。 【解決手段】 トランジスタのゲート電極・論理ゲート
回路の入力端子・スイッチ回路の開閉制御端子にハイイ
ンピーダンス負荷を付加し、それぞれの電極・端子の電
位を電源電圧からグランド電圧の間の電位に固定するこ
とにより、リーク電流の検出を可能にする。
なっているトランジスタのゲート電極・論理ゲート回路
の入力端子・スイッチ回路の開閉制御端子等によるリー
ク電流が困難である。 【解決手段】 トランジスタのゲート電極・論理ゲート
回路の入力端子・スイッチ回路の開閉制御端子にハイイ
ンピーダンス負荷を付加し、それぞれの電極・端子の電
位を電源電圧からグランド電圧の間の電位に固定するこ
とにより、リーク電流の検出を可能にする。
Description
【０００１】
【発明の属する技術分野】本発明は回路が静止状態の
時、リーク電流を検出することを目的としたネットリス
ト変換装置に関するものである。
時、リーク電流を検出することを目的としたネットリス
ト変換装置に関するものである。
【０００２】
【従来の技術】近年の半導体プロセス技術の向上に伴
い、ＬＳＩの大規模化・高集積化が進んでいる。一方、
ＬＳＩの大規模化・高集積化に伴いリーク電流の増大が
懸念される。
い、ＬＳＩの大規模化・高集積化が進んでいる。一方、
ＬＳＩの大規模化・高集積化に伴いリーク電流の増大が
懸念される。
【０００３】リーク電流の主な発生原因は、１）論理ゲ
ート回路入力端子・トランジスタのゲート電極の開放状
態、２）ハイインピーダンス状態となっている接点へ論
理ゲート回路入力端子・トランジスタのゲート電極が接
続された状態などにより、論理ゲート回路入力端子・ト
ランジスタのゲート電極と電源電圧−グランド電圧の中
間電位とが浮遊容量・寄生抵抗等によって電気的に結合
され、トランジスタに貫通電流が流れることが挙げられ
る。
ート回路入力端子・トランジスタのゲート電極の開放状
態、２）ハイインピーダンス状態となっている接点へ論
理ゲート回路入力端子・トランジスタのゲート電極が接
続された状態などにより、論理ゲート回路入力端子・ト
ランジスタのゲート電極と電源電圧−グランド電圧の中
間電位とが浮遊容量・寄生抵抗等によって電気的に結合
され、トランジスタに貫通電流が流れることが挙げられ
る。
【０００４】近年では半導体集積回路の設計においてＥ
ｌｅｃｔｒｏｎｉｃ ＤｅｓｉｇｎＡｕｔｏｍａｔｉｏ
ｎ（ＥＤＡ）の発達が目覚しく、シミュレーション速度
の高速化、設計自動処理化が進んでいる。これにより、
高速シミュレーションによるリーク電流検出、ネットリ
スト内におけるゲート電極が開放状態となっているトラ
ンジスタの検索が可能となり、リーク電流の発生防止に
貢献している。
ｌｅｃｔｒｏｎｉｃ ＤｅｓｉｇｎＡｕｔｏｍａｔｉｏ
ｎ（ＥＤＡ）の発達が目覚しく、シミュレーション速度
の高速化、設計自動処理化が進んでいる。これにより、
高速シミュレーションによるリーク電流検出、ネットリ
スト内におけるゲート電極が開放状態となっているトラ
ンジスタの検索が可能となり、リーク電流の発生防止に
貢献している。
【０００５】シミュレーションによるリーク電流の検出
方法の例を示す。まず、図１２（ａ）に示す回路を第１
の例として挙げる。
方法の例を示す。まず、図１２（ａ）に示す回路を第１
の例として挙げる。
【０００６】図１２（ａ）に示す回路は電源電圧：ＶＤ
Ｄ、抵抗性負荷：Ｒ、Ｎｃｈ型トランジスタ：ＭＮ、グ
ランド電圧：ＧＮＤからなる。図１２（ａ）に示す回路
はＶＤＤとＲの一端とが接続され、Ｒの残りの一端とＭ
Ｎのドレイン電極とが接続され、ＭＮのソース電極とＧ
ＮＤが接続され、ＭＮのゲート電極が本回路の入力端
子：ＩＮとなっている。なお、ＩｄｓはＭＮのドレイン
電極−ソース電極間に流れる電流である。
Ｄ、抵抗性負荷：Ｒ、Ｎｃｈ型トランジスタ：ＭＮ、グ
ランド電圧：ＧＮＤからなる。図１２（ａ）に示す回路
はＶＤＤとＲの一端とが接続され、Ｒの残りの一端とＭ
Ｎのドレイン電極とが接続され、ＭＮのソース電極とＧ
ＮＤが接続され、ＭＮのゲート電極が本回路の入力端
子：ＩＮとなっている。なお、ＩｄｓはＭＮのドレイン
電極−ソース電極間に流れる電流である。
【０００７】図１２（ｂ）はＮｃｈ型トランジスタＭＮ
のゲート電極−ソース電極間電圧：Ｖｇｓに対するドレ
イン電極−ソース電極間電流：Ｉｄｓの特性を示してい
る。ドレイン電極−ソース電極間電流：Ｉｄｓは、ゲー
ト電極−ソース電極間電圧：ＶｇｓがＭＮの閾値：Ｖｔ
ｈを超えると流れ始めることを示している。
のゲート電極−ソース電極間電圧：Ｖｇｓに対するドレ
イン電極−ソース電極間電流：Ｉｄｓの特性を示してい
る。ドレイン電極−ソース電極間電流：Ｉｄｓは、ゲー
ト電極−ソース電極間電圧：ＶｇｓがＭＮの閾値：Ｖｔ
ｈを超えると流れ始めることを示している。
【０００８】シミュレーションによるリーク電流の検出
方法は下記１）〜３）である。
方法は下記１）〜３）である。
【０００９】１）まず、本回路に対して静止時の特性を
与える。例として、電源電圧：ＶＤＤ＝５Ｖ、グランド
電圧：ＧＮＤ＝０Ｖ、入力端子電圧：ＩＮ＝０Ｖとす
る。
与える。例として、電源電圧：ＶＤＤ＝５Ｖ、グランド
電圧：ＧＮＤ＝０Ｖ、入力端子電圧：ＩＮ＝０Ｖとす
る。
【００１０】２）本回路に対して直流信号特性シミュレ
ーションを行う。
ーションを行う。
【００１１】３）ＭＮのドレイン電極−ソース電極間の
電流つまり、Ｉｄｓをモニタする。
電流つまり、Ｉｄｓをモニタする。
【００１２】前記に示す静止時の特性の場合、入力端子
電圧：ＩＮ、即ちＭＮのＶｇｓが０Ｖであり、ＭＮの閾
値電圧をＶｔｈとすると、〔Ｖｇｓ＜Ｖｔｈ〕であるた
めＭＮはＯＦＦ状態となり、Ｉｄｓはほぼ０Ａとなる
（図１２（ｂ）参照）。
電圧：ＩＮ、即ちＭＮのＶｇｓが０Ｖであり、ＭＮの閾
値電圧をＶｔｈとすると、〔Ｖｇｓ＜Ｖｔｈ〕であるた
めＭＮはＯＦＦ状態となり、Ｉｄｓはほぼ０Ａとなる
（図１２（ｂ）参照）。
【００１３】ここで、何らかの原因により、回路静止時
に入力端子電圧：ＩＮ、即ちＭＮのＶｇｓに対し、ＭＮ
の閾値電圧：Ｖｔｈを超える電圧が加えられたとする
と、〔Ｖｇｓ＞Ｖｔｈ〕であるためＭＮはＯＮ状態とな
り、ＶＤＤ−Ｒ−ＭＮ−ＧＮＤ間に電流が流れる（図１
２（ｂ）参照）。つまりＩｄｓをモニタすることにより
リーク電流を検出することが出来る。
に入力端子電圧：ＩＮ、即ちＭＮのＶｇｓに対し、ＭＮ
の閾値電圧：Ｖｔｈを超える電圧が加えられたとする
と、〔Ｖｇｓ＞Ｖｔｈ〕であるためＭＮはＯＮ状態とな
り、ＶＤＤ−Ｒ−ＭＮ−ＧＮＤ間に電流が流れる（図１
２（ｂ）参照）。つまりＩｄｓをモニタすることにより
リーク電流を検出することが出来る。
【００１４】なお、本例ではＮｃｈ型トランジスタの場
合を例に挙げたが、Ｐｃｈ型トランジスタにおいても極
性が逆になることを考慮すると、同様にしてリーク電流
を検出することが出来る。また、さらに複雑な回路に対
しても同様の方法でリーク電流を検出することが出来
る。
合を例に挙げたが、Ｐｃｈ型トランジスタにおいても極
性が逆になることを考慮すると、同様にしてリーク電流
を検出することが出来る。また、さらに複雑な回路に対
しても同様の方法でリーク電流を検出することが出来
る。
【００１５】次に、図１３（ａ）に示す回路を第２の例
として挙げる。図１３（ａ）に示す回路はインバータ回
路１であり、代表的な実回路は図１３（ｂ）に示される
様に、電源電圧：ＶＤＤ、Ｐｃｈ型トランジスタ：Ｍ
Ｐ、Ｎｃｈ型トランジスタ：ＭＮ、グランド電圧：ＧＮ
Ｄからなる。
として挙げる。図１３（ａ）に示す回路はインバータ回
路１であり、代表的な実回路は図１３（ｂ）に示される
様に、電源電圧：ＶＤＤ、Ｐｃｈ型トランジスタ：Ｍ
Ｐ、Ｎｃｈ型トランジスタ：ＭＮ、グランド電圧：ＧＮ
Ｄからなる。
【００１６】図１３（ｂ）に示す回路はＶＤＤとＭＰの
ソース電極とが接続され、ＭＰのドレイン電極とＭＮの
ドレイン電極とが接続され、ＭＮのソース電極とＧＮＤ
とが接続されており、ＭＰのゲート電極とＭＮのゲート
電極とが接続され入力端子：ＩＮとなり、ＭＰのドレイ
ン電極即ちＭＮのドレイン電極が出力端子：ＯＵＴとな
っている。なお、Ｉはインバータ回路１に流れる貫通電
流、ＩｄｓｎはＭＮのドレイン電極−ソース電極間に流
れる電流、ＩｄｓｐはＭＰのドレイン電極−ソース電極
間に流れる電流である。
ソース電極とが接続され、ＭＰのドレイン電極とＭＮの
ドレイン電極とが接続され、ＭＮのソース電極とＧＮＤ
とが接続されており、ＭＰのゲート電極とＭＮのゲート
電極とが接続され入力端子：ＩＮとなり、ＭＰのドレイ
ン電極即ちＭＮのドレイン電極が出力端子：ＯＵＴとな
っている。なお、Ｉはインバータ回路１に流れる貫通電
流、ＩｄｓｎはＭＮのドレイン電極−ソース電極間に流
れる電流、ＩｄｓｐはＭＰのドレイン電極−ソース電極
間に流れる電流である。
【００１７】図１３（ｃ）はインバータ回路１の入力端
子電圧：ＩＮに対する、インバータ回路１の出力端子電
圧：ＯＵＴおよびインバータ回路１の貫通電流：Ｉの特
性を示している。インバータ回路１の出力端子電圧：Ｏ
ＵＴは、インバータ回路１の入力端子電圧：ＩＮが０か
らＶＤＤ／２の間はＶＤＤを、また、インバータ回路１
の入力端子電圧：ＩＮがＶＤＤ／２からＶＤＤの間は０
を出力することを示している。一方、インバータ回路１
の貫通電流：Ｉはインバータ回路１の入力端子電圧：Ｉ
ＮがＶＤＤ／２付近で最大となり、０もしくはＶＤＤ付
近ではほぼ０になることを示している。
子電圧：ＩＮに対する、インバータ回路１の出力端子電
圧：ＯＵＴおよびインバータ回路１の貫通電流：Ｉの特
性を示している。インバータ回路１の出力端子電圧：Ｏ
ＵＴは、インバータ回路１の入力端子電圧：ＩＮが０か
らＶＤＤ／２の間はＶＤＤを、また、インバータ回路１
の入力端子電圧：ＩＮがＶＤＤ／２からＶＤＤの間は０
を出力することを示している。一方、インバータ回路１
の貫通電流：Ｉはインバータ回路１の入力端子電圧：Ｉ
ＮがＶＤＤ／２付近で最大となり、０もしくはＶＤＤ付
近ではほぼ０になることを示している。
【００１８】シミュレーションによるリーク電流の検出
方法は下記１）〜３）である。
方法は下記１）〜３）である。
【００１９】１）まず、本回路に対して静止時の特性を
与える。例として、電源電圧：ＶＤＤ＝５Ｖ、グランド
電圧：ＧＮＤ＝０Ｖ、入力端子電圧：ＩＮ＝ＧＮＤ（Ｌ
ｏｗ）とする。
与える。例として、電源電圧：ＶＤＤ＝５Ｖ、グランド
電圧：ＧＮＤ＝０Ｖ、入力端子電圧：ＩＮ＝ＧＮＤ（Ｌ
ｏｗ）とする。
【００２０】２）本回路に対して直流信号特性シミュレ
ーションを行う。
ーションを行う。
【００２１】３）インバータ貫通電流：Ｉ、あるいはＭ
Ｎのドレイン電極−ソース電極間電流：Ｉｄｓｎ、ある
いはＭＰのドレイン電極−ソース電極間電流：Ｉｄｓｐ
をモニタする。
Ｎのドレイン電極−ソース電極間電流：Ｉｄｓｎ、ある
いはＭＰのドレイン電極−ソース電極間電流：Ｉｄｓｐ
をモニタする。
【００２２】前記に示す静止時の特性の場合、入力端子
電圧：ＩＮがＧＮＤ（Ｌｏｗ）であり、Ｉはほぼ０とな
る。同様に、入力端子電圧：ＩＮがＶＤＤ（Ｈｉｇｈ）
であるときもＩはほぼ０となる（図１３（ｃ）参照）。
電圧：ＩＮがＧＮＤ（Ｌｏｗ）であり、Ｉはほぼ０とな
る。同様に、入力端子電圧：ＩＮがＶＤＤ（Ｈｉｇｈ）
であるときもＩはほぼ０となる（図１３（ｃ）参照）。
【００２３】ここで、何らかの原因により、回路静止時
に入力端子電圧：ＩＮに対し、ＶＤＤ−ＧＮＤ間の中間
電圧が加えられたとすると、インバータ回路１に貫通電
流：Ｉが流れる（図１３（ｃ）参照）。つまりインバー
タ回路１の貫通電流：Ｉをモニタすることによりリーク
電流を検出することが出来る。また、〔Ｉ＝Ｉｄｓｎ＝
−Ｉｄｓｐ〕であるため、ＩｄｓｎもしくはＩｄｓｐを
モニタすることによりリーク電流を検出することが出来
る。
に入力端子電圧：ＩＮに対し、ＶＤＤ−ＧＮＤ間の中間
電圧が加えられたとすると、インバータ回路１に貫通電
流：Ｉが流れる（図１３（ｃ）参照）。つまりインバー
タ回路１の貫通電流：Ｉをモニタすることによりリーク
電流を検出することが出来る。また、〔Ｉ＝Ｉｄｓｎ＝
−Ｉｄｓｐ〕であるため、ＩｄｓｎもしくはＩｄｓｐを
モニタすることによりリーク電流を検出することが出来
る。
【００２４】なお、本例ではインバータ回路の場合を例
に挙げたが、ＮＡＮＤ回路、ＮＯＲ回路、あるいはフリ
ップ−フロップ回路等においても、同様にしてリーク電
流を検出することが出来る。
に挙げたが、ＮＡＮＤ回路、ＮＯＲ回路、あるいはフリ
ップ−フロップ回路等においても、同様にしてリーク電
流を検出することが出来る。
【００２５】次に、図１４（ａ）に示す回路を第３の例
として挙げる。図１４（ａ）に示す回路はスイッチ回路
２であり、代表的な実回路は図１４（ｂ）中スイッチ回
路２に示される様に、Ｐｃｈ型トランジスタ：ＭＰ、Ｎ
ｃｈ型トランジスタ：ＭＮからなる。なお、図１４
（ｂ）は例としてスイッチ回路２、電源電圧：ＶＤＤ、
抵抗性負荷：Ｒ、グランド電圧：ＧＮＤからなる回路を
示している。
として挙げる。図１４（ａ）に示す回路はスイッチ回路
２であり、代表的な実回路は図１４（ｂ）中スイッチ回
路２に示される様に、Ｐｃｈ型トランジスタ：ＭＰ、Ｎ
ｃｈ型トランジスタ：ＭＮからなる。なお、図１４
（ｂ）は例としてスイッチ回路２、電源電圧：ＶＤＤ、
抵抗性負荷：Ｒ、グランド電圧：ＧＮＤからなる回路を
示している。
【００２６】図１４（ｂ）に示す回路はＶＤＤとＲの一
端とが接続され、Ｒの残りの一端とＭＮおよびＭＰのド
レイン電極とが接続されスイッチの入出力端子：Ａとな
り、ＭＮおよびＭＰのソース電極とが接続されスイッチ
の入出力端子：Ｂとなり、ＢとＧＮＤとが接続されてお
り、ＭＮとＭＰとによってＣＭＯＳタイプのスイッチ回
路２を構成しており、ＭＮのゲート電極がスイッチ開閉
制御端子：Ｓ、ＭＰのゲート電極がスイッチ開閉制御端
子：となっている。なお、ＩはＲに流れる貫通電流、Ｉ
ｄｓｎはＭＮのドレイン電極−ソース電極間に流れる電
流、ＩｄｓｐはＭＰのドレイン電極−ソース電極間に流
れる電流である。なお、通常、Ｓおよびはそれぞれ逆相
信号が入力される。
端とが接続され、Ｒの残りの一端とＭＮおよびＭＰのド
レイン電極とが接続されスイッチの入出力端子：Ａとな
り、ＭＮおよびＭＰのソース電極とが接続されスイッチ
の入出力端子：Ｂとなり、ＢとＧＮＤとが接続されてお
り、ＭＮとＭＰとによってＣＭＯＳタイプのスイッチ回
路２を構成しており、ＭＮのゲート電極がスイッチ開閉
制御端子：Ｓ、ＭＰのゲート電極がスイッチ開閉制御端
子：となっている。なお、ＩはＲに流れる貫通電流、Ｉ
ｄｓｎはＭＮのドレイン電極−ソース電極間に流れる電
流、ＩｄｓｐはＭＰのドレイン電極−ソース電極間に流
れる電流である。なお、通常、Ｓおよびはそれぞれ逆相
信号が入力される。
【００２７】シミュレーションによるリーク電流の検出
方法は下記１）〜３）である。
方法は下記１）〜３）である。
【００２８】１）まず、本回路に対して静止時の特性を
与える。例として、電源電圧：ＶＤＤ＝５Ｖ、グランド
電圧：ＧＮＤ＝０Ｖ、スイッチ開閉制御端子：Ｓ＝ＧＮ
Ｄ（Ｌｏｗ）、スイッチ開閉制御端子：＝ＶＤＤ（Ｈｉ
ｇｈ）、とする。
与える。例として、電源電圧：ＶＤＤ＝５Ｖ、グランド
電圧：ＧＮＤ＝０Ｖ、スイッチ開閉制御端子：Ｓ＝ＧＮ
Ｄ（Ｌｏｗ）、スイッチ開閉制御端子：＝ＶＤＤ（Ｈｉ
ｇｈ）、とする。
【００２９】２）本回路に対して直流信号特性シミュレ
ーションを行う。
ーションを行う。
【００３０】３）ＶＤＤ−ＧＮＤ間に流れる電流Ｉ、あ
るいはＭＮもしくはＭＰのドレイン電極−ソース電極間
電流つまりＩｄｓｎもしくはＩｄｓｐをモニタする。
るいはＭＮもしくはＭＰのドレイン電極−ソース電極間
電流つまりＩｄｓｎもしくはＩｄｓｐをモニタする。
【００３１】前記に示す静止時の特性の場合、スイッチ
回路２はＯＦＦ状態となるため、Ｉはほぼ０となる。こ
こで、何らかの原因により、スイッチ開閉制御端子：Ｓ
に対しＶＤＤ（Ｈｉｇｈ）もしくは、スイッチ開閉制御
端子：に対しＧＮＤ（Ｌｏｗ）もしくは、スイッチ開閉
制御端子：Ｓあるいはスイッチ開閉制御端子：に対しＶ
ＤＤ−ＧＮＤ間の中間電圧が加えられたとすると、スイ
ッチがＯＮ状態となり貫通電流：Ｉが流れる。つまりＩ
をモニタすることによりリーク電流を検出することが出
来る。また〔Ｉ＝Ｉｄｓｎ＋Ｉｄｓｐ〕であるため、Ｉ
ｄｓｎおよびＩｄｓｐをモニタすることによりリーク電
流を検出することが出来る。
回路２はＯＦＦ状態となるため、Ｉはほぼ０となる。こ
こで、何らかの原因により、スイッチ開閉制御端子：Ｓ
に対しＶＤＤ（Ｈｉｇｈ）もしくは、スイッチ開閉制御
端子：に対しＧＮＤ（Ｌｏｗ）もしくは、スイッチ開閉
制御端子：Ｓあるいはスイッチ開閉制御端子：に対しＶ
ＤＤ−ＧＮＤ間の中間電圧が加えられたとすると、スイ
ッチがＯＮ状態となり貫通電流：Ｉが流れる。つまりＩ
をモニタすることによりリーク電流を検出することが出
来る。また〔Ｉ＝Ｉｄｓｎ＋Ｉｄｓｐ〕であるため、Ｉ
ｄｓｎおよびＩｄｓｐをモニタすることによりリーク電
流を検出することが出来る。
【００３２】なお、本例ではＣＭＯＳスイッチ回路の場
合を例に挙げたが、Ｎｃｈ型トランジスタのみのスイッ
チ回路、あるいはＰｃｈ型トランジスタのみのスイッチ
回路等においても、同様にしてリーク電流を検出するこ
とが出来る。
合を例に挙げたが、Ｎｃｈ型トランジスタのみのスイッ
チ回路、あるいはＰｃｈ型トランジスタのみのスイッチ
回路等においても、同様にしてリーク電流を検出するこ
とが出来る。
【００３３】次にネットリスト内を検索することによ
り、ゲート電極が開放状態となっておりリーク電流が発
生する疑いのあるトランジスタを検出する方法の例を示
す。
り、ゲート電極が開放状態となっておりリーク電流が発
生する疑いのあるトランジスタを検出する方法の例を示
す。
【００３４】まず、図１２（ａ）に示す回路を第１の例
として挙げる。図１２（ａ）に示す回路構成は前述の通
りである。ここで、図１２（ａ）のＭＮの入力端子：Ｉ
Ｎが開放状態であるとする。
として挙げる。図１２（ａ）に示す回路構成は前述の通
りである。ここで、図１２（ａ）のＭＮの入力端子：Ｉ
Ｎが開放状態であるとする。
【００３５】ネットリスト内を検索することにより、ゲ
ート電極が開放状態となっておりリーク電流が発生する
疑いのあるトランジスタを検出する方法は下記１）〜
３）である。
ート電極が開放状態となっておりリーク電流が発生する
疑いのあるトランジスタを検出する方法は下記１）〜
３）である。
【００３６】１）ネットリスト内つまり回路内に含まれ
るトランジスタを検索する。
るトランジスタを検索する。
【００３７】２）前記検出されたトランジスタのゲート
電極のネット名を抽出する。
電極のネット名を抽出する。
【００３８】３）前記抽出されたネット名が前記検出さ
れたトランジスタのゲート電極以外に接続されていない
場合、トランジスタのゲート電極が開放状態となってお
り、該トランジスタはリーク電流が発生する疑いのある
トランジスタである。
れたトランジスタのゲート電極以外に接続されていない
場合、トランジスタのゲート電極が開放状態となってお
り、該トランジスタはリーク電流が発生する疑いのある
トランジスタである。
【００３９】なお、本例ではＮｃｈ型トランジスタの場
合を例に挙げたが、Ｐｃｈ型トランジスタにおいても、
同様にしてリーク電流が発生する疑いのあるトランジス
タを検出することが出来る。また、さらに複雑な回路に
対しても同様の方法でリーク電流が発生する疑いのある
トランジスタを検出することが出来る。
合を例に挙げたが、Ｐｃｈ型トランジスタにおいても、
同様にしてリーク電流が発生する疑いのあるトランジス
タを検出することが出来る。また、さらに複雑な回路に
対しても同様の方法でリーク電流が発生する疑いのある
トランジスタを検出することが出来る。
【００４０】次に、図１３（ａ）に示す回路を第２の例
として挙げる。図１３（ａ）に示す回路はインバータ回
路１であり、回路構成は前述の通りである。ここで、図
１３（ａ）のインバータ回路１の入力端子：ＩＮが開放
状態であるとする。
として挙げる。図１３（ａ）に示す回路はインバータ回
路１であり、回路構成は前述の通りである。ここで、図
１３（ａ）のインバータ回路１の入力端子：ＩＮが開放
状態であるとする。
【００４１】ネットリスト内を検索することにより、イ
ンバータ回路１の入力端子が開放状態となっておりリー
ク電流が発生する疑いのあるインバータ回路を検出する
方法は下記１）〜３）である。
ンバータ回路１の入力端子が開放状態となっておりリー
ク電流が発生する疑いのあるインバータ回路を検出する
方法は下記１）〜３）である。
【００４２】１）ネットリスト内に含まれるインバータ
回路を検索する。
回路を検索する。
【００４３】２）前記検出されたインバータ回路の入力
端子のネット名を抽出する。
端子のネット名を抽出する。
【００４４】３）前記抽出されたネット名が、前記検出
されたインバータ回路の入力端子以外に接続されていな
い場合、インバータ回路の入力端子が開放状態となって
おり、該インバータ回路はリーク電流が発生する疑いの
あるインバータ回路である。
されたインバータ回路の入力端子以外に接続されていな
い場合、インバータ回路の入力端子が開放状態となって
おり、該インバータ回路はリーク電流が発生する疑いの
あるインバータ回路である。
【００４５】なお、本例ではインバータ回路の場合を例
に挙げたが、ＮＡＮＤ回路、ＮＯＲ回路、あるいはフリ
ップ−フロップ回路等においても、同様にしてリーク電
流が発生する疑いのある論理ゲート回路を検出すること
が出来る。
に挙げたが、ＮＡＮＤ回路、ＮＯＲ回路、あるいはフリ
ップ−フロップ回路等においても、同様にしてリーク電
流が発生する疑いのある論理ゲート回路を検出すること
が出来る。
【００４６】次に、図１４（ａ）に示す回路を第３の例
として挙げる。図１４（ａ）に示す回路はスイッチ回路
２あり、回路構成は前述の通りである。ここで、図１４
（ａ）のスイッチ回路２の開閉制御端子が開放状態であ
るとする。
として挙げる。図１４（ａ）に示す回路はスイッチ回路
２あり、回路構成は前述の通りである。ここで、図１４
（ａ）のスイッチ回路２の開閉制御端子が開放状態であ
るとする。
【００４７】ネットリスト内を検索することにより、ス
イッチ回路の開閉制御端子が開放状態となっておりリー
ク電流が発生する疑いのあるスイッチを検出する方法は
下記１）〜３）である。
イッチ回路の開閉制御端子が開放状態となっておりリー
ク電流が発生する疑いのあるスイッチを検出する方法は
下記１）〜３）である。
【００４８】１）ネットリスト内に含まれるスイッチ回
路を検索する。
路を検索する。
【００４９】２）前記検索されたスイッチ回路の開閉制
御端子のネット名を抽出する。
御端子のネット名を抽出する。
【００５０】３）前記抽出されたネット名が、前記検索
されたスイッチ回路の開閉制御端子以外に接続されてい
ない場合、スイッチ回路の開閉制御端子が開放状態とな
っており、該スイッチ回路はリーク電流が発生する疑い
のあるスイッチ回路である。
されたスイッチ回路の開閉制御端子以外に接続されてい
ない場合、スイッチ回路の開閉制御端子が開放状態とな
っており、該スイッチ回路はリーク電流が発生する疑い
のあるスイッチ回路である。
【００５１】なお、本例ではＣＭＯＳスイッチ回路の場
合を例に挙げたが、Ｎｃｈ型トランジスタのみのスイッ
チ回路、あるいはＰｃｈ型トランジスタのみのスイッチ
回路等においても、同様にしてリーク電流が発生する疑
いのあるスイッチ回路を検出することが出来る。
合を例に挙げたが、Ｎｃｈ型トランジスタのみのスイッ
チ回路、あるいはＰｃｈ型トランジスタのみのスイッチ
回路等においても、同様にしてリーク電流が発生する疑
いのあるスイッチ回路を検出することが出来る。
【００５２】
【発明が解決しようとする課題】前記のシミュレーショ
ンによるリーク電流の検出は非常に有効であるが、これ
は、トランジスタのゲート電極・論理ゲート回路の入力
端子・スイッチ回路の開閉制御端子が開放状態ではない
場合のみに有効である。なぜならば、従来の多くのシミ
ュレーションでは開放状態となっているトランジスタの
ゲート電極・論理ゲート回路の入力端子・スイッチ回路
の開閉制御端子等の電位を擬似的にグランド電圧に接続
してシミュレーションするため、リーク電流を検出でき
ない可能性が非常に高い。
ンによるリーク電流の検出は非常に有効であるが、これ
は、トランジスタのゲート電極・論理ゲート回路の入力
端子・スイッチ回路の開閉制御端子が開放状態ではない
場合のみに有効である。なぜならば、従来の多くのシミ
ュレーションでは開放状態となっているトランジスタの
ゲート電極・論理ゲート回路の入力端子・スイッチ回路
の開閉制御端子等の電位を擬似的にグランド電圧に接続
してシミュレーションするため、リーク電流を検出でき
ない可能性が非常に高い。
【００５３】また、図１５に示す様に、スイッチ回路２
の入出力端子：Ｂとインバータ回路１の入力端子：ＩＮ
とが接続されている回路において、回路静止時、スイッ
チ回路２のスイッチ開閉制御端子：ＳがＧＮＤ（Ｌｏ
ｗ）、スイッチ回路２のスイッチ開閉制御端子：がＶＤ
Ｄ（Ｈｉｇｈ）となる時、スイッチ回路２はＯＦＦ状態
となり、Ｂはハイインピーダンス状態となり、リーク電
流が発生する原因となるが、従来の多くのシミュレーシ
ョンでは、インバータ回路１の入力端子：ＩＮを擬似的
にグランド電圧等に接続してシミュレーションするた
め、リーク電流を検出できない可能性が非常に高い。
の入出力端子：Ｂとインバータ回路１の入力端子：ＩＮ
とが接続されている回路において、回路静止時、スイッ
チ回路２のスイッチ開閉制御端子：ＳがＧＮＤ（Ｌｏ
ｗ）、スイッチ回路２のスイッチ開閉制御端子：がＶＤ
Ｄ（Ｈｉｇｈ）となる時、スイッチ回路２はＯＦＦ状態
となり、Ｂはハイインピーダンス状態となり、リーク電
流が発生する原因となるが、従来の多くのシミュレーシ
ョンでは、インバータ回路１の入力端子：ＩＮを擬似的
にグランド電圧等に接続してシミュレーションするた
め、リーク電流を検出できない可能性が非常に高い。
【００５４】一方、ネットリスト内において、開放状態
となっているトランジスタのゲート電極・論理ゲート回
路の入力端子・スイッチ回路の開閉制御端子の検索を行
いリーク電流が発生する疑いのあるトランジスタを検出
する方法においても、図１４に示すようにスイッチ回路
２の入出力端子：Ｂがインバータ回路１の入力端子：Ｉ
Ｎに接続されているため、リーク電流が発生する疑いの
あるトランジスタを検出することは困難である。
となっているトランジスタのゲート電極・論理ゲート回
路の入力端子・スイッチ回路の開閉制御端子の検索を行
いリーク電流が発生する疑いのあるトランジスタを検出
する方法においても、図１４に示すようにスイッチ回路
２の入出力端子：Ｂがインバータ回路１の入力端子：Ｉ
Ｎに接続されているため、リーク電流が発生する疑いの
あるトランジスタを検出することは困難である。
【００５５】以上の様に、従来のシミュレーション方法
および、ネットリスト検索方法ではリーク電流が発生す
る疑いのあるトランジスタを全て検出することは困難で
あるという問題があった。
および、ネットリスト検索方法ではリーク電流が発生す
る疑いのあるトランジスタを全て検出することは困難で
あるという問題があった。
【００５６】
【課題を解決するための手段】そこで、本発明のネット
リスト変換装置は、この問題を解決するために、トラン
ジスタのゲート電極あるいは論理ゲート回路入力端子あ
るいはスイッチの開閉制御端子に対して、ハイインピー
ダンス負荷もしくは、ハイインピーダンス負荷および電
圧源を付加する。これによって、トランジスタのゲート
電極あるいは論理ゲート回路入力端子あるいはスイッチ
の開閉制御端子が開放状態、もしくは、これらの電極・
端子がハイインピーダンス点へ接続されていた場合、こ
れらの電極・端子の電位を電源−グランド間のある電圧
に固定することになり、直流信号特性シミュレーション
を行うことによって、トランジスタのゲート電極あるい
は論理ゲート回路入力端子あるいはスイッチの開閉制御
端子が開放状態、もしくは、これらの電極・端子がハイ
インピーダンス点へ接続されていたとしても、リーク電
流を検索することを可能とする。
リスト変換装置は、この問題を解決するために、トラン
ジスタのゲート電極あるいは論理ゲート回路入力端子あ
るいはスイッチの開閉制御端子に対して、ハイインピー
ダンス負荷もしくは、ハイインピーダンス負荷および電
圧源を付加する。これによって、トランジスタのゲート
電極あるいは論理ゲート回路入力端子あるいはスイッチ
の開閉制御端子が開放状態、もしくは、これらの電極・
端子がハイインピーダンス点へ接続されていた場合、こ
れらの電極・端子の電位を電源−グランド間のある電圧
に固定することになり、直流信号特性シミュレーション
を行うことによって、トランジスタのゲート電極あるい
は論理ゲート回路入力端子あるいはスイッチの開閉制御
端子が開放状態、もしくは、これらの電極・端子がハイ
インピーダンス点へ接続されていたとしても、リーク電
流を検索することを可能とする。
【００５７】
【発明の実施の形態】（実施の形態１）図１は本発明の
実施形態１に関するネットリスト変換装置によるネット
リスト変換実施構成図である。
実施形態１に関するネットリスト変換装置によるネット
リスト変換実施構成図である。
【００５８】図１（ａ）は実施形態１に関するネットリ
スト変換装置に基づくＮｃｈ型トランジスタ：ＭＮに対
するネットリスト変換実施構成図、図１（ｂ）は実施形
態１に関するネットリスト変換装置に基づくＰｃｈ型ト
ランジスタ：ＭＰに対するネットリスト変換実施構成図
を示している。
スト変換装置に基づくＮｃｈ型トランジスタ：ＭＮに対
するネットリスト変換実施構成図、図１（ｂ）は実施形
態１に関するネットリスト変換装置に基づくＰｃｈ型ト
ランジスタ：ＭＰに対するネットリスト変換実施構成図
を示している。
【００５９】本発明の実施形態１に関するネットリスト
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇと電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺを挿入する。また、
Ｐｃｈ型トランジスタ：ＭＰに対して、ＭＰのゲート電
極：Ｇとグランド電圧：ＧＮＤとの間にハイインピーダ
ンス負荷：ＨｉＺを挿入する。以上が、本発明の実施形
態１に関するネットリスト変換装置のネットリスト変換
実施構成である。
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇと電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺを挿入する。また、
Ｐｃｈ型トランジスタ：ＭＰに対して、ＭＰのゲート電
極：Ｇとグランド電圧：ＧＮＤとの間にハイインピーダ
ンス負荷：ＨｉＺを挿入する。以上が、本発明の実施形
態１に関するネットリスト変換装置のネットリスト変換
実施構成である。
【００６０】以上のようなネットリスト変換を実施する
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極は電源電圧電位に、Ｐｃｈ
型トランジスタのゲート電極はグランド電圧電位に固定
される。この状態で直流信号特性シミュレーションを行
うことにより、各トランジスタのドレイン電極−ソース
電極間に電流が流れ、リーク電流を検出することが可能
となる。
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極は電源電圧電位に、Ｐｃｈ
型トランジスタのゲート電極はグランド電圧電位に固定
される。この状態で直流信号特性シミュレーションを行
うことにより、各トランジスタのドレイン電極−ソース
電極間に電流が流れ、リーク電流を検出することが可能
となる。
【００６１】なお、前記ハイインピーダンス負荷：Ｈｉ
Ｚは、それ自身に流れる電流を無視することが出来る程
度の高抵抗負荷であっても同様の効果を得ることが可能
である。なお、前記ハイインピーダンス負荷：ＨｉＺ
は、容量性負荷であっても同様の効果を得ることが可能
である。
Ｚは、それ自身に流れる電流を無視することが出来る程
度の高抵抗負荷であっても同様の効果を得ることが可能
である。なお、前記ハイインピーダンス負荷：ＨｉＺ
は、容量性負荷であっても同様の効果を得ることが可能
である。
【００６２】（実施の形態２）図２は本発明の実施形態
２に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図２（ａ）は実施形態２に関する
ネットリスト変換装置に基づくＮｃｈ型トランジスタ：
ＭＮに対するネットリスト変換実施構成図、図２（ｂ）
は実施形態２に関するネットリスト変換装置に基づくＰ
ｃｈ型トランジスタ：ＭＰに対するネットリスト変換実
施構成図を示している。
２に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図２（ａ）は実施形態２に関する
ネットリスト変換装置に基づくＮｃｈ型トランジスタ：
ＭＮに対するネットリスト変換実施構成図、図２（ｂ）
は実施形態２に関するネットリスト変換装置に基づくＰ
ｃｈ型トランジスタ：ＭＰに対するネットリスト変換実
施構成図を示している。
【００６３】本発明の実施形態２に関するネットリスト
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇと電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺおよび定電圧源：Ｖ
ｂを挿入する。また、Ｐｃｈ型トランジスタ：ＭＰに対
して、ＭＰのゲート電極：Ｇとグランド電圧：ＧＮＤと
の間にハイインピーダンス負荷：ＨｉＺおよび定電圧
源：Ｖｂを挿入する。
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇと電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺおよび定電圧源：Ｖ
ｂを挿入する。また、Ｐｃｈ型トランジスタ：ＭＰに対
して、ＭＰのゲート電極：Ｇとグランド電圧：ＧＮＤと
の間にハイインピーダンス負荷：ＨｉＺおよび定電圧
源：Ｖｂを挿入する。
【００６４】以上が、本発明の実施形態２に関するネッ
トリスト変換装置のネットリスト変換実施構成である。
トリスト変換装置のネットリスト変換実施構成である。
【００６５】以上のようなネットリスト変換を実施する
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極は電源電圧電位：ＶＤＤか
ら定電圧源：Ｖｂを引いた電位に、Ｐｃｈ型トランジス
タのゲート電極はグランド電圧電位：ＧＮＤに定電圧
源：Ｖｂを加えた電位に固定される。この状態で直流信
号特性シミュレーションを行うことにより、各トランジ
スタのゲート電極−ソース電極間電位：Ｖｇｓが各トラ
ンジスタの閾値電圧：Ｖｔｈを超えた時、各トランジス
タのドレイン電極−ソース電極間に電流が流れ、リーク
電流を検出することが可能となる。
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極は電源電圧電位：ＶＤＤか
ら定電圧源：Ｖｂを引いた電位に、Ｐｃｈ型トランジス
タのゲート電極はグランド電圧電位：ＧＮＤに定電圧
源：Ｖｂを加えた電位に固定される。この状態で直流信
号特性シミュレーションを行うことにより、各トランジ
スタのゲート電極−ソース電極間電位：Ｖｇｓが各トラ
ンジスタの閾値電圧：Ｖｔｈを超えた時、各トランジス
タのドレイン電極−ソース電極間に電流が流れ、リーク
電流を検出することが可能となる。
【００６６】なお、前記定電圧源：Ｖｂの電位を０とす
ることで本発明の実施形態１と同様の効果を得られる。
なお、前記ハイインピーダンス負荷：ＨｉＺは、それ自
身に流れる電流を無視することが出来る程度の高抵抗負
荷であっても同様の効果を得ることが可能である。な
お、前記ハイインピーダンス負荷：ＨｉＺは、容量性負
荷であっても同様の効果を得ることが可能である。
ることで本発明の実施形態１と同様の効果を得られる。
なお、前記ハイインピーダンス負荷：ＨｉＺは、それ自
身に流れる電流を無視することが出来る程度の高抵抗負
荷であっても同様の効果を得ることが可能である。な
お、前記ハイインピーダンス負荷：ＨｉＺは、容量性負
荷であっても同様の効果を得ることが可能である。
【００６７】なお、定電圧源：Ｖｂとハイインピーダン
ス負荷：ＨｉＺの接続順は図２に示す限りでなく、その
接続順は逆でも同様の効果を得ることが可能である。
ス負荷：ＨｉＺの接続順は図２に示す限りでなく、その
接続順は逆でも同様の効果を得ることが可能である。
【００６８】（実施の形態３）図３は本発明の実施形態
３に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図３（ａ）は実施形態３に関する
ネットリスト変換装置に基づくＮｃｈ型トランジスタ：
ＭＮに対するネットリスト変換実施構成図、図３（ｂ）
は実施形態３に関するネットリスト変換装置に基づくＰ
ｃｈ型トランジスタ：ＭＰに対するネットリスト変換実
施構成図を示している。
３に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図３（ａ）は実施形態３に関する
ネットリスト変換装置に基づくＮｃｈ型トランジスタ：
ＭＮに対するネットリスト変換実施構成図、図３（ｂ）
は実施形態３に関するネットリスト変換装置に基づくＰ
ｃｈ型トランジスタ：ＭＰに対するネットリスト変換実
施構成図を示している。
【００６９】本発明の実施形態３に関するネットリスト
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇとグランド電圧：ＧＮＤと
の間にハイインピーダンス負荷：ＨｉＺおよび定電圧
源：Ｖｂを挿入する。また、Ｐｃｈ型トランジスタ：Ｍ
Ｐに対して、ＭＰのゲート電極：Ｇと電源電圧：ＶＤＤ
との間にハイインピーダンス負荷：ＨｉＺおよび定電圧
源：Ｖｂを挿入する。
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇとグランド電圧：ＧＮＤと
の間にハイインピーダンス負荷：ＨｉＺおよび定電圧
源：Ｖｂを挿入する。また、Ｐｃｈ型トランジスタ：Ｍ
Ｐに対して、ＭＰのゲート電極：Ｇと電源電圧：ＶＤＤ
との間にハイインピーダンス負荷：ＨｉＺおよび定電圧
源：Ｖｂを挿入する。
【００７０】以上が、本発明の実施形態３に関するネッ
トリスト変換装置のネットリスト変換実施構成である。
トリスト変換装置のネットリスト変換実施構成である。
【００７１】以上のようなネットリスト変換を実施する
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極は定電圧源電位：Ｖｂに、
Ｐｃｈ型トランジスタのゲート電極は電源電圧電位：Ｖ
ＤＤから定電圧源電位：Ｖｂを引いた電位に固定され
る。この状態で直流信号特性シミュレーションを行うこ
とにより、各トランジスタのゲート電極−ソース電極間
電位：Ｖｇｓが各トランジスタの閾値電圧：Ｖｔｈを超
えた時、各トランジスタのドレイン電極−ソース電極間
に電流が流れ、リーク電流を検出することが可能とな
る。
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極は定電圧源電位：Ｖｂに、
Ｐｃｈ型トランジスタのゲート電極は電源電圧電位：Ｖ
ＤＤから定電圧源電位：Ｖｂを引いた電位に固定され
る。この状態で直流信号特性シミュレーションを行うこ
とにより、各トランジスタのゲート電極−ソース電極間
電位：Ｖｇｓが各トランジスタの閾値電圧：Ｖｔｈを超
えた時、各トランジスタのドレイン電極−ソース電極間
に電流が流れ、リーク電流を検出することが可能とな
る。
【００７２】なお、前記ハイインピーダンス負荷：Ｈｉ
Ｚは、それ自身に流れる電流を無視することが出来る程
度の高抵抗負荷であっても同様の効果を得ることが可能
である。なお、前記ハイインピーダンス負荷：ＨｉＺ
は、容量性負荷であっても同様の効果を得ることが可能
である。なお、定電圧源：Ｖｂとハイインピーダンス負
荷：ＨｉＺの接続順は図３に示す限りでなく、その接続
順は逆でも同様の効果を得ることが可能である。
Ｚは、それ自身に流れる電流を無視することが出来る程
度の高抵抗負荷であっても同様の効果を得ることが可能
である。なお、前記ハイインピーダンス負荷：ＨｉＺ
は、容量性負荷であっても同様の効果を得ることが可能
である。なお、定電圧源：Ｖｂとハイインピーダンス負
荷：ＨｉＺの接続順は図３に示す限りでなく、その接続
順は逆でも同様の効果を得ることが可能である。
【００７３】（実施の形態４）図４は本発明の実施形態
４に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図４（ａ）は実施形態４に関する
ネットリスト変換装置に基づくＮｃｈ型トランジスタ：
ＭＮに対するネットリスト変換実施構成図、図４（ｂ）
は実施形態４に関するネットリスト変換装置に基づくＰ
ｃｈ型トランジスタ：ＭＰに対するネットリスト変換実
施構成図を示している。
４に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図４（ａ）は実施形態４に関する
ネットリスト変換装置に基づくＮｃｈ型トランジスタ：
ＭＮに対するネットリスト変換実施構成図、図４（ｂ）
は実施形態４に関するネットリスト変換装置に基づくＰ
ｃｈ型トランジスタ：ＭＰに対するネットリスト変換実
施構成図を示している。
【００７４】本発明の実施形態４に関するネットリスト
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇと電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺ１、ゲート電極：Ｇ
とグランド電圧：ＧＮＤとの間にハイインピーダンス負
荷：ＨｉＺ２を挿入する。また、Ｐｃｈ型トランジス
タ：ＭＰに対して、ＭＰのゲート電極：Ｇと電源電圧：
ＶＤＤとの間にハイインピーダンス負荷：ＨｉＺ１、ゲ
ート電極：Ｇとグランド電圧：ＧＮＤとの間にハイイン
ピーダンス負荷：ＨｉＺ２を挿入する。以上が、本発明
の実施形態４に関するネットリスト変換装置のネットリ
スト変換実施構成である。
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇと電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺ１、ゲート電極：Ｇ
とグランド電圧：ＧＮＤとの間にハイインピーダンス負
荷：ＨｉＺ２を挿入する。また、Ｐｃｈ型トランジス
タ：ＭＰに対して、ＭＰのゲート電極：Ｇと電源電圧：
ＶＤＤとの間にハイインピーダンス負荷：ＨｉＺ１、ゲ
ート電極：Ｇとグランド電圧：ＧＮＤとの間にハイイン
ピーダンス負荷：ＨｉＺ２を挿入する。以上が、本発明
の実施形態４に関するネットリスト変換装置のネットリ
スト変換実施構成である。
【００７５】以上のようなネットリスト変換を実施する
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極の電位はハイインピーダン
ス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、ＶＤＤ
×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に、同様にＰｃｈ
型トランジスタのゲート電極の電位はハイインピーダン
ス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、ＶＤＤ
×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定される。こ
の状態で直流信号特性シミュレーションを行うことによ
り、各トランジスタのゲート電極−ソース電極間電位：
Ｖｇｓが各トランジスタの閾値電圧：Ｖｔｈを超えた
時、各トランジスタのドレイン電極−ソース電極間に電
流が流れ、リーク電流を検出することが可能となる。
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極の電位はハイインピーダン
ス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、ＶＤＤ
×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に、同様にＰｃｈ
型トランジスタのゲート電極の電位はハイインピーダン
ス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、ＶＤＤ
×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定される。こ
の状態で直流信号特性シミュレーションを行うことによ
り、各トランジスタのゲート電極−ソース電極間電位：
Ｖｇｓが各トランジスタの閾値電圧：Ｖｔｈを超えた
時、各トランジスタのドレイン電極−ソース電極間に電
流が流れ、リーク電流を検出することが可能となる。
【００７６】なお、前記ハイインピーダンス負荷：Ｈｉ
Ｚ１、ＨｉＺ２は、それ自身に流れる電流を無視するこ
とが出来る程度の高抵抗負荷であっても同様の効果を得
ることが可能である。なお、前記ハイインピーダンス負
荷：ＨｉＺ１、ＨｉＺ２は、容量性負荷であっても同様
の効果を得ることが可能である。
Ｚ１、ＨｉＺ２は、それ自身に流れる電流を無視するこ
とが出来る程度の高抵抗負荷であっても同様の効果を得
ることが可能である。なお、前記ハイインピーダンス負
荷：ＨｉＺ１、ＨｉＺ２は、容量性負荷であっても同様
の効果を得ることが可能である。
【００７７】（実施の形態５）図５は本発明の実施形態
５に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図５（ａ）は実施形態５に関する
ネットリスト変換装置に基づくＮｃｈ型トランジスタ：
ＭＮに対するネットリスト変換実施構成図、図５（ｂ）
は実施形態５に関するネットリスト変換装置に基づくＰ
ｃｈ型トランジスタ：ＭＰに対するネットリスト変換実
施構成図を示している。
５に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図５（ａ）は実施形態５に関する
ネットリスト変換装置に基づくＮｃｈ型トランジスタ：
ＭＮに対するネットリスト変換実施構成図、図５（ｂ）
は実施形態５に関するネットリスト変換装置に基づくＰ
ｃｈ型トランジスタ：ＭＰに対するネットリスト変換実
施構成図を示している。
【００７８】本発明の実施形態５に関するネットリスト
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇと電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺ１および定電圧源：
Ｖｂ１、ゲート電極：Ｇとグランド電圧：ＧＮＤとの間
にハイインピーダンス負荷：ＨｉＺ２および定電圧源：
Ｖｂ２を挿入する。また、Ｐｃｈ型トランジスタ：ＭＰ
に対して、ＭＰのゲート電極：Ｇと電源電圧：ＶＤＤと
の間にハイインピーダンス負荷：ＨｉＺ１および定電圧
源：Ｖｂ１、ゲート電極：Ｇとグランド電圧：ＧＮＤと
の間にハイインピーダンス負荷：ＨｉＺ２および定電圧
源：Ｖｂ２を挿入する。以上が、本発明の実施形態５に
関するネットリスト変換装置のネットリスト変換実施構
成である。
変換装置においては、Ｎｃｈ型トランジスタ：ＭＮに対
して、ＭＮのゲート電極：Ｇと電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺ１および定電圧源：
Ｖｂ１、ゲート電極：Ｇとグランド電圧：ＧＮＤとの間
にハイインピーダンス負荷：ＨｉＺ２および定電圧源：
Ｖｂ２を挿入する。また、Ｐｃｈ型トランジスタ：ＭＰ
に対して、ＭＰのゲート電極：Ｇと電源電圧：ＶＤＤと
の間にハイインピーダンス負荷：ＨｉＺ１および定電圧
源：Ｖｂ１、ゲート電極：Ｇとグランド電圧：ＧＮＤと
の間にハイインピーダンス負荷：ＨｉＺ２および定電圧
源：Ｖｂ２を挿入する。以上が、本発明の実施形態５に
関するネットリスト変換装置のネットリスト変換実施構
成である。
【００７９】以上のようなネットリスト変換を実施する
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極の電位はハイインピーダン
ス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、（（Ｖ
ＤＤ−Ｖｂ１）−Ｖｂ２）×ＨｉＺ２／（ＨｉＺ１＋Ｈ
ｉＺ２）＋Ｖｂ２に、同様にＰｃｈ型トランジスタのゲ
ート電極の電位はハイインピーダンス負荷：ＨｉＺ１と
ＨｉＺ２の分圧効果により、（（ＶＤＤ−Ｖｂ１）−Ｖ
ｂ２）×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）＋Ｖｂ２に
固定される。この状態で直流信号特性シミュレーション
を行うことにより、各トランジスタのゲート電極−ソー
ス電極間電位：Ｖｇｓが各トランジスタの閾値電圧：Ｖ
ｔｈを超えた時、各トランジスタのドレイン電極−ソー
ス電極間に電流が流れ、リーク電流を検出することが可
能となる。
ことにより、トランジスタのゲート電極が開放状態、も
しくは、ハイインピーダンス状態であった場合、Ｎｃｈ
型トランジスタのゲート電極の電位はハイインピーダン
ス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、（（Ｖ
ＤＤ−Ｖｂ１）−Ｖｂ２）×ＨｉＺ２／（ＨｉＺ１＋Ｈ
ｉＺ２）＋Ｖｂ２に、同様にＰｃｈ型トランジスタのゲ
ート電極の電位はハイインピーダンス負荷：ＨｉＺ１と
ＨｉＺ２の分圧効果により、（（ＶＤＤ−Ｖｂ１）−Ｖ
ｂ２）×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）＋Ｖｂ２に
固定される。この状態で直流信号特性シミュレーション
を行うことにより、各トランジスタのゲート電極−ソー
ス電極間電位：Ｖｇｓが各トランジスタの閾値電圧：Ｖ
ｔｈを超えた時、各トランジスタのドレイン電極−ソー
ス電極間に電流が流れ、リーク電流を検出することが可
能となる。
【００８０】なお、定電圧源：Ｖｂ１および定電圧源：
Ｖｂ２の電位を０とすることで本発明の実施形態４と同
様の効果を得られる。なお、前記ハイインピーダンス負
荷：ＨｉＺ１、ＨｉＺ２は、それ自身に流れる電流を無
視することが出来る程度の高抵抗負荷であっても同様の
効果を得ることが可能である。なお、前記ハイインピー
ダンス負荷：ＨｉＺ１、ＨｉＺ２は、容量性負荷であっ
ても同様の効果を得ることが可能である。なお、定電圧
源：Ｖｂ１とハイインピーダンス負荷：ＨｉＺ１、およ
びの定電圧源：Ｖｂ２とハイインピーダンス負荷：Ｈｉ
Ｚ２の接続順は図５に示す限りでなく、その接続順は逆
でも同様の効果を得ることが可能である。
Ｖｂ２の電位を０とすることで本発明の実施形態４と同
様の効果を得られる。なお、前記ハイインピーダンス負
荷：ＨｉＺ１、ＨｉＺ２は、それ自身に流れる電流を無
視することが出来る程度の高抵抗負荷であっても同様の
効果を得ることが可能である。なお、前記ハイインピー
ダンス負荷：ＨｉＺ１、ＨｉＺ２は、容量性負荷であっ
ても同様の効果を得ることが可能である。なお、定電圧
源：Ｖｂ１とハイインピーダンス負荷：ＨｉＺ１、およ
びの定電圧源：Ｖｂ２とハイインピーダンス負荷：Ｈｉ
Ｚ２の接続順は図５に示す限りでなく、その接続順は逆
でも同様の効果を得ることが可能である。
【００８１】（実施の形態６）図６は本発明の実施形態
６に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図６（ａ）は実施形態６に関する
ネットリスト変換装置に基づくインバータ回路１に対す
るネットリスト変換実施構成図を示している。図６
（ｂ）はインバータ回路１を代表的な実回路として示し
たものである。
６に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図６（ａ）は実施形態６に関する
ネットリスト変換装置に基づくインバータ回路１に対す
るネットリスト変換実施構成図を示している。図６
（ｂ）はインバータ回路１を代表的な実回路として示し
たものである。
【００８２】本発明の実施形態６に関するネットリスト
変換装置においては、インバータ回路１に対して、イン
バータ回路１の入力端子：ＩＮと電源電圧：ＶＤＤとの
間にハイインピーダンス負荷：ＨｉＺ１、インバータ回
路１の入力端子：ＩＮとグランド電圧：ＧＮＤとの間に
ハイインピーダンス負荷：ＨｉＺ２を挿入する。図６
（ｂ）を用いてさらに詳細に説明すると、インバータ回
路１はＮｃｈ型トランジスタ：ＭＮのソース電極：ｎＳ
とグランド電圧：ＧＮＤとが接続され、ＭＮのドレイン
電極：ｎＤとＰｃｈ型トランジスタ：ＭＰのドレイン電
極：ｐＤとが接続されこれがインバータ回路１の出力端
子：ＯＵＴとなり、ＭＰのソース電極：ｐＳと電源電
圧：ＶＤＤとが接続され、ＭＮのゲート電極：ｎＧとＭ
Ｐのゲート電極：ｐＧとが接続されこれがインバータ回
路１の入力端子：ＩＮとなる。インバータ回路１の入力
端子：ＩＮと電源電圧：ＶＤＤとの間にハイインピーダ
ンス負荷：ＨｉＺ１、インバータ回路１の入力端子：Ｉ
Ｎとグランド電圧：ＧＮＤとの間にハイインピーダンス
負荷：ＨｉＺ２を挿入する。以上が、本発明の実施形態
６に関するネットリスト変換装置のネットリスト変換実
施構成である。
変換装置においては、インバータ回路１に対して、イン
バータ回路１の入力端子：ＩＮと電源電圧：ＶＤＤとの
間にハイインピーダンス負荷：ＨｉＺ１、インバータ回
路１の入力端子：ＩＮとグランド電圧：ＧＮＤとの間に
ハイインピーダンス負荷：ＨｉＺ２を挿入する。図６
（ｂ）を用いてさらに詳細に説明すると、インバータ回
路１はＮｃｈ型トランジスタ：ＭＮのソース電極：ｎＳ
とグランド電圧：ＧＮＤとが接続され、ＭＮのドレイン
電極：ｎＤとＰｃｈ型トランジスタ：ＭＰのドレイン電
極：ｐＤとが接続されこれがインバータ回路１の出力端
子：ＯＵＴとなり、ＭＰのソース電極：ｐＳと電源電
圧：ＶＤＤとが接続され、ＭＮのゲート電極：ｎＧとＭ
Ｐのゲート電極：ｐＧとが接続されこれがインバータ回
路１の入力端子：ＩＮとなる。インバータ回路１の入力
端子：ＩＮと電源電圧：ＶＤＤとの間にハイインピーダ
ンス負荷：ＨｉＺ１、インバータ回路１の入力端子：Ｉ
Ｎとグランド電圧：ＧＮＤとの間にハイインピーダンス
負荷：ＨｉＺ２を挿入する。以上が、本発明の実施形態
６に関するネットリスト変換装置のネットリスト変換実
施構成である。
【００８３】以上のようなネットリスト変換を実施する
ことにより、インバータ回路１の入力端子が開放状態、
もしくは、ハイインピーダンス状態であった場合、イン
バータ回路１の入力端子：ＩＮの電位はハイインピーダ
ンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、ＶＤ
Ｄ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定される。
例えば、ＨｉＺ１＝ＨｉＺ２とした時、インバータ回路
１の入力端子：ＩＮの電位は、電源電圧：ＶＤＤとグラ
ンド電圧：ＧＮＤ間との中間電位となる。この時、ＭＮ
およびＭＰは同時にＯＮ状態となる。
ことにより、インバータ回路１の入力端子が開放状態、
もしくは、ハイインピーダンス状態であった場合、イン
バータ回路１の入力端子：ＩＮの電位はハイインピーダ
ンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、ＶＤ
Ｄ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定される。
例えば、ＨｉＺ１＝ＨｉＺ２とした時、インバータ回路
１の入力端子：ＩＮの電位は、電源電圧：ＶＤＤとグラ
ンド電圧：ＧＮＤ間との中間電位となる。この時、ＭＮ
およびＭＰは同時にＯＮ状態となる。
【００８４】この状態で直流信号特性シミュレーション
を行うことにより、インバータ回路１に貫通電流が流
れ、リーク電流を検出することが可能となる（図１３
（ｃ）参照）。
を行うことにより、インバータ回路１に貫通電流が流
れ、リーク電流を検出することが可能となる（図１３
（ｃ）参照）。
【００８５】なお、ＮＯＲ回路、ＮＡＮＤ回路にも同様
の効果を得ることが可能である。図７（ａ）は実施形態
６に関するネットリスト変換装置に基づくＮＯＲ回路３
に対するネットリスト変換実施構成図を示している。図
７（ｂ）はＮＯＲ回路３を代表的な実回路として示した
ものである。
の効果を得ることが可能である。図７（ａ）は実施形態
６に関するネットリスト変換装置に基づくＮＯＲ回路３
に対するネットリスト変換実施構成図を示している。図
７（ｂ）はＮＯＲ回路３を代表的な実回路として示した
ものである。
【００８６】本発明の実施形態６に関するネットリスト
変換装置においては、ＮＯＲ回路３に対して、ＮＯＲ回
路３の入力端子：ＡおよびＢと電源電圧：ＶＤＤとの間
にそれぞれハイインピーダンス負荷：ＨｉＺ１、ＮＯＲ
回路３の入力端子：ＡおよびＢとグランド電圧：ＧＮＤ
との間にそれぞれハイインピーダンス負荷：ＨｉＺ２を
挿入する。図７（ｂ）を用いてさらに詳細に説明する
と、ＮＯＲ回路３はＮｃｈ型トランジスタ：ＭＮａ、Ｍ
Ｎｂのソース電極：ｎａＳ、ｎｂＳとグランド電圧：Ｇ
ＮＤとが接続され、ＭＮａ、ＭＮｂのドレイン電極：ｎ
ａＤ、ｎｂＤとＰｃｈ型トランジスタ：ＭＰｂのドレイ
ン電極：ｐｂＤとが接続されこれがＮＯＲ回路３の出力
端子：ＯＵＴとなり、Ｐｃｈ型トランジスタ：ＭＰａの
ソース電極：ｐａＳと電源電圧：ＶＤＤとが接続され、
ＭＰａのドレイン電極：ｐａＤとＭＰｂのソース電極：
ｐｂＳとが接続され、ＭＰａのゲート電極：ｐａＧとＭ
Ｎａのゲート電極：ｎａＧとが接続されこれがＮＯＲ回
路３の一入力端子：Ａとなり、ＭＰｂのゲート電極：ｐ
ｂＧとＭＮｂのゲート電極：ｎｂＧとが接続されこれが
ＮＯＲ回路３の一入力端子：Ｂとなり、ＮＯＲ回路３の
入力端子：ＡおよびＢと電源電圧：ＶＤＤとの間にそれ
ぞれハイインピーダンス負荷：ＨｉＺ１、ＮＯＲ回路３
の入力端子：ＡおよびＢとグランド電圧：ＧＮＤとの間
にそれぞれハイインピーダンス負荷：ＨｉＺ２を挿入す
る。以上が、本発明の実施形態６に関するネットリスト
変換装置のネットリスト変換実施構成である。
変換装置においては、ＮＯＲ回路３に対して、ＮＯＲ回
路３の入力端子：ＡおよびＢと電源電圧：ＶＤＤとの間
にそれぞれハイインピーダンス負荷：ＨｉＺ１、ＮＯＲ
回路３の入力端子：ＡおよびＢとグランド電圧：ＧＮＤ
との間にそれぞれハイインピーダンス負荷：ＨｉＺ２を
挿入する。図７（ｂ）を用いてさらに詳細に説明する
と、ＮＯＲ回路３はＮｃｈ型トランジスタ：ＭＮａ、Ｍ
Ｎｂのソース電極：ｎａＳ、ｎｂＳとグランド電圧：Ｇ
ＮＤとが接続され、ＭＮａ、ＭＮｂのドレイン電極：ｎ
ａＤ、ｎｂＤとＰｃｈ型トランジスタ：ＭＰｂのドレイ
ン電極：ｐｂＤとが接続されこれがＮＯＲ回路３の出力
端子：ＯＵＴとなり、Ｐｃｈ型トランジスタ：ＭＰａの
ソース電極：ｐａＳと電源電圧：ＶＤＤとが接続され、
ＭＰａのドレイン電極：ｐａＤとＭＰｂのソース電極：
ｐｂＳとが接続され、ＭＰａのゲート電極：ｐａＧとＭ
Ｎａのゲート電極：ｎａＧとが接続されこれがＮＯＲ回
路３の一入力端子：Ａとなり、ＭＰｂのゲート電極：ｐ
ｂＧとＭＮｂのゲート電極：ｎｂＧとが接続されこれが
ＮＯＲ回路３の一入力端子：Ｂとなり、ＮＯＲ回路３の
入力端子：ＡおよびＢと電源電圧：ＶＤＤとの間にそれ
ぞれハイインピーダンス負荷：ＨｉＺ１、ＮＯＲ回路３
の入力端子：ＡおよびＢとグランド電圧：ＧＮＤとの間
にそれぞれハイインピーダンス負荷：ＨｉＺ２を挿入す
る。以上が、本発明の実施形態６に関するネットリスト
変換装置のネットリスト変換実施構成である。
【００８７】以上のようなネットリスト変換を実施する
ことにより、ＮＯＲ回路３の一入力端子が（Ｌｏｗ）に
固定され、残りの一入力端子が開放状態、もしくは、ハ
イインピーダンス状態であった場合、あるいは、ＮＯＲ
回路３の両入力端子が開放状態、もしくは、ハイインピ
ーダンス状態であった場合、開放状態、もしくは、ハイ
インピーダンス状態である入力端子の電位はハイインピ
ーダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、
ＶＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定され
る。例えば、ＨｉＺ１＝ＨｉＺ２とした時、入力端子の
電位は、電源電圧：ＶＤＤとグランド電圧：ＧＮＤ間と
の中間電位となる。この時、ＭＰａおよびＭＰｂおよび
ＭＮａ、もしくは、ＭＰａおよびＭＰｂおよびＭＮｂ、
もしくは、ＭＰａおよびＭＰｂおよびＭＮａおよびＭＮ
ｂが同時にＯＮ状態となる。
ことにより、ＮＯＲ回路３の一入力端子が（Ｌｏｗ）に
固定され、残りの一入力端子が開放状態、もしくは、ハ
イインピーダンス状態であった場合、あるいは、ＮＯＲ
回路３の両入力端子が開放状態、もしくは、ハイインピ
ーダンス状態であった場合、開放状態、もしくは、ハイ
インピーダンス状態である入力端子の電位はハイインピ
ーダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、
ＶＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定され
る。例えば、ＨｉＺ１＝ＨｉＺ２とした時、入力端子の
電位は、電源電圧：ＶＤＤとグランド電圧：ＧＮＤ間と
の中間電位となる。この時、ＭＰａおよびＭＰｂおよび
ＭＮａ、もしくは、ＭＰａおよびＭＰｂおよびＭＮｂ、
もしくは、ＭＰａおよびＭＰｂおよびＭＮａおよびＭＮ
ｂが同時にＯＮ状態となる。
【００８８】この状態で直流信号特性シミュレーション
を行うことにより、ＮＯＲ回路３に貫通電流が流れ、リ
ーク電流を検出することが可能となる。
を行うことにより、ＮＯＲ回路３に貫通電流が流れ、リ
ーク電流を検出することが可能となる。
【００８９】図８（ａ）は実施形態６に関するネットリ
スト変換装置に基づくＮＡＮＤ回路４に対するネットリ
スト変換実施構成図を示している。図８（ｂ）はＮＡＮ
Ｄ回路４を代表的な実回路として示したものである。
スト変換装置に基づくＮＡＮＤ回路４に対するネットリ
スト変換実施構成図を示している。図８（ｂ）はＮＡＮ
Ｄ回路４を代表的な実回路として示したものである。
【００９０】本発明の実施形態６に関するネットリスト
変換装置においては、ＮＡＮＤ回路４に対して、ＮＡＮ
Ｄ回路４の入力端子：ＡおよびＢと電源電圧：ＶＤＤと
の間にそれぞれハイインピーダンス負荷：ＨｉＺ１、Ｎ
ＡＮＤ回路４の入力端子：ＡおよびＢとグランド電圧：
ＧＮＤとの間にそれぞれハイインピーダンス負荷：Ｈｉ
Ｚ２を挿入する。図８（ｂ）を用いてさらに詳細に説明
すると、ＮＡＮＤ回路４はＰｃｈ型トランジスタ：ＭＰ
ａ、ＭＰｂのソース電極：ｐａＳ、ｐｂＳと電源電圧：
ＶＤＤとが接続され、ＭＰａ、ＭＰｂのドレイン電極：
ｐａＤ、ｐｂＤとＮｃｈ型トランジスタ：ＭＮａのドレ
イン電極：ｎａＤとが接続されこれがＮＡＮＤ回路４の
出力端子：ＯＵＴとなり、Ｎｃｈ型トランジスタ：ＭＮ
ｂのソース電極：ｎｂＳとグランド電圧：ＧＮＤとが接
続され、ＭＮｂのドレイン電極：ｎｂＤとＭＮａのソー
ス電極：ｎａＳとが接続され、ＭＰａのゲート電極：ｐ
ａＧとＭＮａのゲート電極：ｎａＧとが接続されこれが
ＮＡＮＤ回路４の一入力端子：Ａとなり、ＭＰｂのゲー
ト電極：ｐｂＧとＭＮｂのゲート電極：ｎｂＧとが接続
されこれがＮＡＮＤ回路４の一入力端子：Ｂとなり、Ｎ
ＡＮＤ回路４の入力端子：ＡおよびＢと電源電圧：ＶＤ
Ｄとの間にそれぞれハイインピーダンス負荷：ＨｉＺ
１、ＮＡＮＤ回路４の入力端子：ＡおよびＢとグランド
電圧：ＧＮＤとの間にそれぞれハイインピーダンス負
荷：ＨｉＺ２を挿入する。以上が、本発明の実施形態６
に関するネットリスト変換装置のネットリスト変換実施
構成である。
変換装置においては、ＮＡＮＤ回路４に対して、ＮＡＮ
Ｄ回路４の入力端子：ＡおよびＢと電源電圧：ＶＤＤと
の間にそれぞれハイインピーダンス負荷：ＨｉＺ１、Ｎ
ＡＮＤ回路４の入力端子：ＡおよびＢとグランド電圧：
ＧＮＤとの間にそれぞれハイインピーダンス負荷：Ｈｉ
Ｚ２を挿入する。図８（ｂ）を用いてさらに詳細に説明
すると、ＮＡＮＤ回路４はＰｃｈ型トランジスタ：ＭＰ
ａ、ＭＰｂのソース電極：ｐａＳ、ｐｂＳと電源電圧：
ＶＤＤとが接続され、ＭＰａ、ＭＰｂのドレイン電極：
ｐａＤ、ｐｂＤとＮｃｈ型トランジスタ：ＭＮａのドレ
イン電極：ｎａＤとが接続されこれがＮＡＮＤ回路４の
出力端子：ＯＵＴとなり、Ｎｃｈ型トランジスタ：ＭＮ
ｂのソース電極：ｎｂＳとグランド電圧：ＧＮＤとが接
続され、ＭＮｂのドレイン電極：ｎｂＤとＭＮａのソー
ス電極：ｎａＳとが接続され、ＭＰａのゲート電極：ｐ
ａＧとＭＮａのゲート電極：ｎａＧとが接続されこれが
ＮＡＮＤ回路４の一入力端子：Ａとなり、ＭＰｂのゲー
ト電極：ｐｂＧとＭＮｂのゲート電極：ｎｂＧとが接続
されこれがＮＡＮＤ回路４の一入力端子：Ｂとなり、Ｎ
ＡＮＤ回路４の入力端子：ＡおよびＢと電源電圧：ＶＤ
Ｄとの間にそれぞれハイインピーダンス負荷：ＨｉＺ
１、ＮＡＮＤ回路４の入力端子：ＡおよびＢとグランド
電圧：ＧＮＤとの間にそれぞれハイインピーダンス負
荷：ＨｉＺ２を挿入する。以上が、本発明の実施形態６
に関するネットリスト変換装置のネットリスト変換実施
構成である。
【００９１】以上のようなネットリスト変換を実施する
ことにより、ＮＡＮＤ回路４の一入力端子が（Ｈｉｇ
ｈ）に固定され、残りの一入力端子が開放状態、もしく
は、ハイインピーダンス状態であった場合、あるいは、
ＮＡＮＤ回路４の両入力端子が開放状態、もしくは、ハ
イインピーダンス状態であった場合、開放状態、もしく
は、ハイインピーダンス状態である入力端子の電位はハ
イインピーダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果
により、ＶＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に
固定される。例えば、ＨｉＺ１＝ＨｉＺ２とした時、入
力端子の電位は、電源電圧：ＶＤＤとグランド電圧：Ｇ
ＮＤ間との中間電位となる。この時、ＭＮａおよびＭＮ
ｂおよびＭＰａ、もしくは、ＭＮａおよびＭＮｂおよび
ＭＰｂ、もしくは、ＭＮａおよびＭＮｂおよびＭＰａお
よびＭＰｂが同時にＯＮ状態となる。
ことにより、ＮＡＮＤ回路４の一入力端子が（Ｈｉｇ
ｈ）に固定され、残りの一入力端子が開放状態、もしく
は、ハイインピーダンス状態であった場合、あるいは、
ＮＡＮＤ回路４の両入力端子が開放状態、もしくは、ハ
イインピーダンス状態であった場合、開放状態、もしく
は、ハイインピーダンス状態である入力端子の電位はハ
イインピーダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果
により、ＶＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に
固定される。例えば、ＨｉＺ１＝ＨｉＺ２とした時、入
力端子の電位は、電源電圧：ＶＤＤとグランド電圧：Ｇ
ＮＤ間との中間電位となる。この時、ＭＮａおよびＭＮ
ｂおよびＭＰａ、もしくは、ＭＮａおよびＭＮｂおよび
ＭＰｂ、もしくは、ＭＮａおよびＭＮｂおよびＭＰａお
よびＭＰｂが同時にＯＮ状態となる。
【００９２】この状態で直流信号特性シミュレーション
を行うことにより、ＮＡＮＤ回路４に貫通電流が流れ、
リーク電流を検出することが可能となる。
を行うことにより、ＮＡＮＤ回路４に貫通電流が流れ、
リーク電流を検出することが可能となる。
【００９３】なお、前記ハイインピーダンス負荷：Ｈｉ
Ｚ１、ＨｉＺ２は、それ自身に流れる電流を無視するこ
とが出来る程度の高抵抗負荷であっても同様の効果を得
ることが可能である。なお、前記ハイインピーダンス負
荷：ＨｉＺ１、ＨｉＺ２は、容量性負荷であっても同様
の効果を得ることが可能である。
Ｚ１、ＨｉＺ２は、それ自身に流れる電流を無視するこ
とが出来る程度の高抵抗負荷であっても同様の効果を得
ることが可能である。なお、前記ハイインピーダンス負
荷：ＨｉＺ１、ＨｉＺ２は、容量性負荷であっても同様
の効果を得ることが可能である。
【００９４】なお、他の論理回路、フリップ−フロップ
回路等においても同様の効果を得ることが可能である。
回路等においても同様の効果を得ることが可能である。
【００９５】（実施の形態７）図９は本発明の実施形態
７に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図９（ａ）は実施形態７に関する
ネットリスト変換装置に基づくスイッチ回路２１に対す
るネットリスト変換実施構成図を示している。図９
（ｂ）はスイッチ回路２１を代表的な実回路として示し
たものである。
７に関するネットリスト変換装置によるネットリスト変
換実施構成図である。図９（ａ）は実施形態７に関する
ネットリスト変換装置に基づくスイッチ回路２１に対す
るネットリスト変換実施構成図を示している。図９
（ｂ）はスイッチ回路２１を代表的な実回路として示し
たものである。
【００９６】本発明の実施形態７に関するネットリスト
変換装置においては、スイッチ回路２１に対して、スイ
ッチ回路２１の開閉制御端子：Ｓ、と電源電圧：ＶＤＤ
との間にハイインピーダンス負荷：ＨｉＺ１、スイッチ
回路２１の開閉制御端子：Ｓ、とグランド電圧：ＧＮＤ
との間にハイインピーダンス負荷：ＨｉＺ２を挿入す
る。図９（ｂ）を用いてさらに詳細に説明すると、スイ
ッチ回路２１はＮｃｈ型トランジスタ：ＭＮのソース電
極とＰｃｈ型トランジスタ：ＭＰのソース電極とが接続
されこれがスイッチ回路２１の一入出力端子Ａとなり、
ＭＮのドレイン電極とＭＰのドレイン電極とが接続され
これがスイッチ回路２１の残りの一入出力端子Ｂとな
り、ＭＮのゲート電極が開閉制御端子：Ｓ、ＭＰのゲー
ト電極が開閉制御端子：となり、スイッチ回路２１の開
閉制御端子：Ｓ、と電源電圧：ＶＤＤとの間にハイイン
ピーダンス負荷：ＨｉＺ１、スイッチ回路２１の開閉制
御端子：Ｓ、とグランド電圧：ＧＮＤとの間にハイイン
ピーダンス負荷：ＨｉＺ２を挿入する。
変換装置においては、スイッチ回路２１に対して、スイ
ッチ回路２１の開閉制御端子：Ｓ、と電源電圧：ＶＤＤ
との間にハイインピーダンス負荷：ＨｉＺ１、スイッチ
回路２１の開閉制御端子：Ｓ、とグランド電圧：ＧＮＤ
との間にハイインピーダンス負荷：ＨｉＺ２を挿入す
る。図９（ｂ）を用いてさらに詳細に説明すると、スイ
ッチ回路２１はＮｃｈ型トランジスタ：ＭＮのソース電
極とＰｃｈ型トランジスタ：ＭＰのソース電極とが接続
されこれがスイッチ回路２１の一入出力端子Ａとなり、
ＭＮのドレイン電極とＭＰのドレイン電極とが接続され
これがスイッチ回路２１の残りの一入出力端子Ｂとな
り、ＭＮのゲート電極が開閉制御端子：Ｓ、ＭＰのゲー
ト電極が開閉制御端子：となり、スイッチ回路２１の開
閉制御端子：Ｓ、と電源電圧：ＶＤＤとの間にハイイン
ピーダンス負荷：ＨｉＺ１、スイッチ回路２１の開閉制
御端子：Ｓ、とグランド電圧：ＧＮＤとの間にハイイン
ピーダンス負荷：ＨｉＺ２を挿入する。
【００９７】以上が、本発明の実施形態７に関するネッ
トリスト変換装置のネットリスト変換実施構成である。
トリスト変換装置のネットリスト変換実施構成である。
【００９８】以上のようなネットリスト変換を実施する
ことにより、スイッチ回路２１の開閉制御端子：Ｓ、あ
るいは、開閉制御端子：、あるいは、Ｓおよびが開放状
態、もしくは、ハイインピーダンス状態であった場合、
スイッチ回路２１の開閉制御端子：Ｓ、あるいは、開閉
制御端子：、あるいは、Ｓおよびの電位はハイインピー
ダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、Ｖ
ＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定され
る。例えば、ＨｉＺ１＝ＨｉＺ２とした時、開放状態、
もしくは、ハイインピーダンス状態である開閉制御端子
の電位は、電源電圧：ＶＤＤとグランド電圧：ＧＮＤ間
との中間電位となる。この時、開放状態、もしくは、ハ
イインピーダンス状態である開閉制御端子をゲート電極
とするトランジスタはＯＮ状態となる。
ことにより、スイッチ回路２１の開閉制御端子：Ｓ、あ
るいは、開閉制御端子：、あるいは、Ｓおよびが開放状
態、もしくは、ハイインピーダンス状態であった場合、
スイッチ回路２１の開閉制御端子：Ｓ、あるいは、開閉
制御端子：、あるいは、Ｓおよびの電位はハイインピー
ダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果により、Ｖ
ＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定され
る。例えば、ＨｉＺ１＝ＨｉＺ２とした時、開放状態、
もしくは、ハイインピーダンス状態である開閉制御端子
の電位は、電源電圧：ＶＤＤとグランド電圧：ＧＮＤ間
との中間電位となる。この時、開放状態、もしくは、ハ
イインピーダンス状態である開閉制御端子をゲート電極
とするトランジスタはＯＮ状態となる。
【００９９】この状態で直流信号特性シミュレーション
を行うことにより、スイッチの開閉制御端子：Ｓ、ある
いは、開閉制御端子：、あるいは、Ｓおよびが開放状
態、もしくは、ハイインピーダンス状態であった場合、
スイッチ回路２１がＯＮ状態となり、リーク電流を検出
することが可能となる。
を行うことにより、スイッチの開閉制御端子：Ｓ、ある
いは、開閉制御端子：、あるいは、Ｓおよびが開放状
態、もしくは、ハイインピーダンス状態であった場合、
スイッチ回路２１がＯＮ状態となり、リーク電流を検出
することが可能となる。
【０１００】なお、本例ではＣＭＯＳスイッチ回路の場
合を例に挙げたが、Ｎｃｈ型トランジスタのみのスイッ
チ回路、あるいはＰｃｈ型トランジスタのみのスイッチ
回路等においても、同様にしてリーク電流を検出するこ
とが出来る。
合を例に挙げたが、Ｎｃｈ型トランジスタのみのスイッ
チ回路、あるいはＰｃｈ型トランジスタのみのスイッチ
回路等においても、同様にしてリーク電流を検出するこ
とが出来る。
【０１０１】図１０（ａ）は実施形態７に関するネット
リスト変換装置に基づくＮｃｈ型トランジスタのみで構
成されるスイッチ回路２２に対するネットリスト変換実
施構成図を示している。図１０（ｂ）はスイッチ回路２
２を代表的な実回路として示したものである。
リスト変換装置に基づくＮｃｈ型トランジスタのみで構
成されるスイッチ回路２２に対するネットリスト変換実
施構成図を示している。図１０（ｂ）はスイッチ回路２
２を代表的な実回路として示したものである。
【０１０２】本発明の実施形態７に関するネットリスト
変換装置においては、スイッチ回路２２に対して、スイ
ッチ回路２２の開閉制御端子：Ｓと電源電圧：ＶＤＤと
の間にハイインピーダンス負荷：ＨｉＺ１、スイッチ回
路２２の開閉制御端子：Ｓとグランド電圧：ＧＮＤとの
間にハイインピーダンス負荷：ＨｉＺ２を挿入する。図
１０（ｂ）を用いてさらに詳細に説明すると、スイッチ
回路２２はＮｃｈ型トランジスタ：ＭＮのソース電極が
スイッチ回路２２の一入出力端子Ａとなり、ＭＮのドレ
イン電極がスイッチ回路２２の残りの一入出力端子Ｂと
なり、ＭＮのゲート電極が開閉制御端子：Ｓとなり、ス
イッチ回路２２の開閉制御端子：Ｓと電源電圧：ＶＤＤ
との間にハイインピーダンス負荷：ＨｉＺ１、スイッチ
回路２２の開閉制御端子：Ｓとグランド電圧：ＧＮＤと
の間にハイインピーダンス負荷：ＨｉＺ２を挿入する。
以上が、本発明の実施形態７に関するネットリスト変換
装置のネットリスト変換実施構成である。
変換装置においては、スイッチ回路２２に対して、スイ
ッチ回路２２の開閉制御端子：Ｓと電源電圧：ＶＤＤと
の間にハイインピーダンス負荷：ＨｉＺ１、スイッチ回
路２２の開閉制御端子：Ｓとグランド電圧：ＧＮＤとの
間にハイインピーダンス負荷：ＨｉＺ２を挿入する。図
１０（ｂ）を用いてさらに詳細に説明すると、スイッチ
回路２２はＮｃｈ型トランジスタ：ＭＮのソース電極が
スイッチ回路２２の一入出力端子Ａとなり、ＭＮのドレ
イン電極がスイッチ回路２２の残りの一入出力端子Ｂと
なり、ＭＮのゲート電極が開閉制御端子：Ｓとなり、ス
イッチ回路２２の開閉制御端子：Ｓと電源電圧：ＶＤＤ
との間にハイインピーダンス負荷：ＨｉＺ１、スイッチ
回路２２の開閉制御端子：Ｓとグランド電圧：ＧＮＤと
の間にハイインピーダンス負荷：ＨｉＺ２を挿入する。
以上が、本発明の実施形態７に関するネットリスト変換
装置のネットリスト変換実施構成である。
【０１０３】以上のようなネットリスト変換を実施する
ことにより、スイッチ回路２２の開閉制御端子：Ｓが開
放状態、もしくは、ハイインピーダンス状態であった場
合、スイッチ回路２２の開閉制御端子：Ｓの電位はハイ
インピーダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果に
より、ＶＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固
定される。例えば、ＨｉＺ１＝ＨｉＺ２とした時、開放
状態、もしくは、ハイインピーダンス状態である開閉制
御端子の電位は、電源電圧：ＶＤＤとグランド電圧：Ｇ
ＮＤ間との中間電位となる。この時、スイッチ回路２２
はＯＮ状態となる。
ことにより、スイッチ回路２２の開閉制御端子：Ｓが開
放状態、もしくは、ハイインピーダンス状態であった場
合、スイッチ回路２２の開閉制御端子：Ｓの電位はハイ
インピーダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果に
より、ＶＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固
定される。例えば、ＨｉＺ１＝ＨｉＺ２とした時、開放
状態、もしくは、ハイインピーダンス状態である開閉制
御端子の電位は、電源電圧：ＶＤＤとグランド電圧：Ｇ
ＮＤ間との中間電位となる。この時、スイッチ回路２２
はＯＮ状態となる。
【０１０４】この状態で直流信号特性シミュレーション
を行うことにより、スイッチの開閉制御端子：Ｓが開放
状態、もしくは、ハイインピーダンス状態であった場
合、スイッチ回路２２がＯＮ状態となり、リーク電流を
検出することが可能となる。
を行うことにより、スイッチの開閉制御端子：Ｓが開放
状態、もしくは、ハイインピーダンス状態であった場
合、スイッチ回路２２がＯＮ状態となり、リーク電流を
検出することが可能となる。
【０１０５】図１１（ａ）は実施形態７に関するネット
リスト変換装置に基づくＰｃｈ型トランジスタのみで構
成されるスイッチ回路２３に対するネットリスト変換実
施構成図を示している。図１１（ｂ）はスイッチ回路２
３を代表的な実回路として示したものである。
リスト変換装置に基づくＰｃｈ型トランジスタのみで構
成されるスイッチ回路２３に対するネットリスト変換実
施構成図を示している。図１１（ｂ）はスイッチ回路２
３を代表的な実回路として示したものである。
【０１０６】本発明の実施形態７に関するネットリスト
変換装置においては、スイッチ回路２３に対して、スイ
ッチ回路２３の開閉制御端子：と電源電圧：ＶＤＤとの
間にハイインピーダンス負荷：ＨｉＺ１、スイッチ回路
２２の開閉制御端子：とグランド電圧：ＧＮＤとの間に
ハイインピーダンス負荷：ＨｉＺ２を挿入する。図１１
（ｂ）を用いてさらに詳細に説明すると、スイッチ回路
２３はＰｃｈ型トランジスタ：ＭＰのソース電極がスイ
ッチ回路２３の一入出力端子Ａとなり、ＭＰのドレイン
電極がスイッチ回路２３の残りの一入出力端子Ｂとな
り、ＭＰのゲート電極が開閉制御端子：となり、スイッ
チ回路２３の開閉制御端子：と電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺ１、スイッチ回路２
３の開閉制御端子：とグランド電圧：ＧＮＤとの間にハ
イインピーダンス負荷：ＨｉＺ２を挿入する。以上が、
本発明の実施形態７に関するネットリスト変換装置のネ
ットリスト変換実施構成である。
変換装置においては、スイッチ回路２３に対して、スイ
ッチ回路２３の開閉制御端子：と電源電圧：ＶＤＤとの
間にハイインピーダンス負荷：ＨｉＺ１、スイッチ回路
２２の開閉制御端子：とグランド電圧：ＧＮＤとの間に
ハイインピーダンス負荷：ＨｉＺ２を挿入する。図１１
（ｂ）を用いてさらに詳細に説明すると、スイッチ回路
２３はＰｃｈ型トランジスタ：ＭＰのソース電極がスイ
ッチ回路２３の一入出力端子Ａとなり、ＭＰのドレイン
電極がスイッチ回路２３の残りの一入出力端子Ｂとな
り、ＭＰのゲート電極が開閉制御端子：となり、スイッ
チ回路２３の開閉制御端子：と電源電圧：ＶＤＤとの間
にハイインピーダンス負荷：ＨｉＺ１、スイッチ回路２
３の開閉制御端子：とグランド電圧：ＧＮＤとの間にハ
イインピーダンス負荷：ＨｉＺ２を挿入する。以上が、
本発明の実施形態７に関するネットリスト変換装置のネ
ットリスト変換実施構成である。
【０１０７】以上のようなネットリスト変換を実施する
ことにより、スイッチ回路２３の開閉制御端子：が開放
状態、もしくは、ハイインピーダンス状態であった場
合、スイッチ回路２３の開閉制御端子：の電位はハイイ
ンピーダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果によ
り、ＶＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定
される。例えば、ＨｉＺ１＝ＨｉＺ２とした時、開放状
態、もしくは、ハイインピーダンス状態である開閉制御
端子の電位は、電源電圧：ＶＤＤとグランド電圧：ＧＮ
Ｄ間との中間電位となる。この時、スイッチ回路２３は
ＯＮ状態となる。
ことにより、スイッチ回路２３の開閉制御端子：が開放
状態、もしくは、ハイインピーダンス状態であった場
合、スイッチ回路２３の開閉制御端子：の電位はハイイ
ンピーダンス負荷：ＨｉＺ１とＨｉＺ２の分圧効果によ
り、ＶＤＤ×ＨｉＺ２／（ＨｉＺ１＋ＨｉＺ２）に固定
される。例えば、ＨｉＺ１＝ＨｉＺ２とした時、開放状
態、もしくは、ハイインピーダンス状態である開閉制御
端子の電位は、電源電圧：ＶＤＤとグランド電圧：ＧＮ
Ｄ間との中間電位となる。この時、スイッチ回路２３は
ＯＮ状態となる。
【０１０８】この状態で直流信号特性シミュレーション
を行うことにより、スイッチの開閉制御端子：が開放状
態、もしくは、ハイインピーダンス状態であった場合、
スイッチ回路２３がＯＮ状態となり、リーク電流を検出
することが可能となる。
を行うことにより、スイッチの開閉制御端子：が開放状
態、もしくは、ハイインピーダンス状態であった場合、
スイッチ回路２３がＯＮ状態となり、リーク電流を検出
することが可能となる。
【０１０９】
【発明の効果】以上のように、本発明のネットリスト変
換装置を用いてネットリストに対して変換を施し、直流
信号特性シミュレーションを行うことにより、トランジ
スタのゲート電極・論理ゲート回路の入力端子・スイッ
チ回路の開閉制御端子等が開放状態もしくは、ハイイン
ピーダンス状態となっている場合においても、リーク電
流を検出することが可能となる。
換装置を用いてネットリストに対して変換を施し、直流
信号特性シミュレーションを行うことにより、トランジ
スタのゲート電極・論理ゲート回路の入力端子・スイッ
チ回路の開閉制御端子等が開放状態もしくは、ハイイン
ピーダンス状態となっている場合においても、リーク電
流を検出することが可能となる。
【図１】本発明の実施形態１に関するネットリスト変換
装置によるネットリスト変換実施構成図
装置によるネットリスト変換実施構成図
【図２】本発明の実施形態２に関するネットリスト変換
装置によるネットリスト変換実施構成図
装置によるネットリスト変換実施構成図
【図３】本発明の実施形態３に関するネットリスト変換
装置によるネットリスト変換実施構成図
装置によるネットリスト変換実施構成図
【図４】本発明の実施形態４に関するネットリスト変換
装置によるネットリスト変換実施構成図
装置によるネットリスト変換実施構成図
【図５】本発明の実施形態５に関するネットリスト変換
装置によるネットリスト変換実施構成図
装置によるネットリスト変換実施構成図
【図６】本発明の実施形態６に関するネットリスト変換
装置によるインバータ回路に対するネットリスト変換実
施構成図
装置によるインバータ回路に対するネットリスト変換実
施構成図
【図７】本発明の実施形態６に関するネットリスト変換
装置によるＮＯＲ回路に対するネットリスト変換実施構
成図
装置によるＮＯＲ回路に対するネットリスト変換実施構
成図
【図８】本発明の実施形態６に関するネットリスト変換
装置によるＮＡＮＤ回路に対するネットリスト変換実施
構成図
装置によるＮＡＮＤ回路に対するネットリスト変換実施
構成図
【図９】本発明の実施形態７に関するネットリスト変換
装置によるＣＭＯＳスイッチ回路に対するネットリスト
変換実施構成図
装置によるＣＭＯＳスイッチ回路に対するネットリスト
変換実施構成図
【図１０】本発明の実施形態７に関するネットリスト変
換装置によるＮｃｈ型トランジスタスイッチ回路に対す
るネットリスト変換実施構成図
換装置によるＮｃｈ型トランジスタスイッチ回路に対す
るネットリスト変換実施構成図
【図１１】本発明の実施形態７に関するネットリスト変
換装置によるＰｃｈ型トランジスタスイッチ回路に対す
るネットリスト変換実施構成図
換装置によるＰｃｈ型トランジスタスイッチ回路に対す
るネットリスト変換実施構成図
【図１２】従来のシミュレーション・ネットリスト内検
索によるリーク電流検出方法を説明する図
索によるリーク電流検出方法を説明する図
【図１３】従来のシミュレーション・ネットリスト内検
索によるインバータ回路に関するリーク電流検出方法を
説明する図
索によるインバータ回路に関するリーク電流検出方法を
説明する図
【図１４】従来のシミュレーション・ネットリスト内検
索によるスイッチ回路に関するリーク電流検出方法を説
明する図
索によるスイッチ回路に関するリーク電流検出方法を説
明する図
【図１５】従来のシミュレーション・ネットリスト内検
索によるリーク電流検出方法の問題点を説明する図
索によるリーク電流検出方法の問題点を説明する図
１ インバータ回路
２ スイッチ回路
３ ＮＯＲ回路
４ ＮＡＮＤ回路
２１ ＣＭＯＳスイッチ回路
２２ Ｎｃｈ型トランジスタスイッチ回路
２３ Ｐｃｈ型トランジスタスイッチ回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 岡 浩二
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5B046 AA08 BA03 JA04
5F064 BB05 BB06 BB07 BB35 BB37
CC09 CC12 HH06 HH09 HH10
Claims (10)
- 【請求項１】 トランジスタのゲート電極に、ハイイン
ピーダンス負荷と、電源電圧とグランド電圧との間の電
圧を発生させる電圧源とを接続し、直流信号特性シミュ
レーションを行い、リーク電流を検出することを目的と
したネットリスト変換装置。 - 【請求項２】 Ｎｃｈ型トランジスタのゲート電極と電
源電圧との間に、ハイインピーダンス負荷を接続し、Ｐ
ｃｈ型トランジスタのゲート電極とグランド電圧との間
に、ハイインピーダンス負荷を接続し、直流信号特性シ
ミュレーションを行い、リーク電流を検出することを目
的としたネットリスト変換装置。 - 【請求項３】 Ｎｃｈ型トランジスタのゲート電極と電
源電圧との間に、ハイインピーダンス負荷と正電極側を
前記電源電圧側、負電極側を前記Ｎｃｈ型トランジスタ
の前記ゲート電極側となるように、前記電源電圧とグラ
ンド電圧との間の電圧を発生させる電圧源とを接続し、
Ｐｃｈ型トランジスタのゲート電極と前記グランド電圧
との間に、ハイインピーダンス負荷と正電極側を前記Ｐ
ｃｈ型トランジスタの前記ゲート電極側、負電極側を前
記グランド電圧側となるように、前記電源電圧と前記グ
ランド電圧との間の電圧を発生させる電圧源とを接続
し、直流信号特性シミュレーションを行い、リーク電流
を検出することを目的としたネットリスト変換装置。 - 【請求項４】 Ｎｃｈ型トランジスタのゲート電極とグ
ランド電圧との間に、ハイインピーダンス負荷と、正電
極側を前記Ｎｃｈ型トランジスタの前記ゲート電極側、
負電極側を前記グランド電圧側となるように、電源電圧
と前記グランド電圧との間の電圧を発生させる電圧源と
を接続し、Ｐｃｈ型トランジスタのゲート電極と前記グ
ランド電圧との間に、ハイインピーダンス負荷と、正電
極側を前記電源電圧側、負電極側を前記Ｐｃｈ型トラン
ジスタの前記ゲート電極側となるように、電源電圧とグ
ランド電圧との間の電圧を発生させる電圧源とを接続
し、直流信号特性シミュレーションを行い、リーク電流
を検出することを目的としたネットリスト変換装置。 - 【請求項５】 Ｎｃｈ型トランジスタのゲート電極と電
源電圧との間に、ハイインピーダンス負荷を接続し、前
記Ｎｃｈ型トランジスタの前記ゲート電極とグランド電
圧との間に、ハイインピーダンス負荷を接続し、Ｐｃｈ
型トランジスタのゲート電極と前記電源電圧との間に、
ハイインピーダンス負荷を接続し、前記Ｐｃｈ型トラン
ジスタの前記ゲート電極と前記グランド電圧との間に、
ハイインピーダンス負荷を接続し、直流信号特性シミュ
レーションを行いリーク電流を検出することを目的とし
たネットリスト変換装置。 - 【請求項６】 Ｎｃｈ型トランジスタのゲート電極と電
源電圧との間に、ハイインピーダンス負荷と、正電極側
を前記電源電圧側、負電極側を前記Ｎｃｈ型トランジス
タの前記ゲート電極側となるように、前記電源電圧とグ
ランド電圧との間の電圧を発生させる電圧源とを接続
し、前記Ｎｃｈ型トランジスタの前記ゲート電極と前記
グランド電圧との間に、ハイインピーダンス負荷と、正
電極側を前記Ｎｃｈ型トランジスタの前記ゲート電極
側、負電極側を前記グランド電圧側となるように、前記
電源電圧と前記グランド電圧との間の電圧を発生させる
電圧源とを接続し、Ｐｃｈ型トランジスタのゲート電極
と前記電源電圧との間に、ハイインピーダンス負荷と、
正電極側を前記電源電圧側、負電極側を前記Ｐｃｈ型ト
ランジスタの前記ゲート電極側となるように、前記電源
電圧と前記グランド電圧との間の電圧を発生させる電圧
源とを接続し、前記Ｐｃｈ型トランジスタの前記ゲート
電極と前記グランド電圧との間に、ハイインピーダンス
負荷と、正電極側を前記Ｐｃｈ型トランジスタの前記ゲ
ート電極側、負電極側を前記グランド電圧側となるよう
に、前記電源電圧と前記グランド電圧との間の電圧を発
生させる電圧源とを接続し、直流信号特性シミュレーシ
ョンを行い、リーク電流を検出することを目的としたネ
ットリスト変換装置。 - 【請求項７】 論理ゲート回路のそれぞれの入力端子と
電源電圧との間に、ハイインピーダンス負荷を接続し、
前記論理ゲート回路の前記それぞれの入力端子とグラン
ド電圧との間に、ハイインピーダンス負荷を接続し、直
流信号特性シミュレーションを行い、リーク電流を検出
することを目的としたネットリスト変換装置。 - 【請求項８】 トランジスタで構成されたスイッチ回路
のそれぞれのスイッチ開閉制御端子と電源電圧との間
に、ハイインピーダンス負荷を接続し、前記トランジス
タで構成されたスイッチ回路の前記それぞれのスイッチ
開閉制御端子とグランド電圧との間に、ハイインピーダ
ンス負荷を接続し、直流信号特性シミュレーションを行
い、リーク電流を検出することを目的としたネットリス
ト変換装置。 - 【請求項９】 請求項１から請求項８記載のネットリス
ト変換装置のハイインピーダンス負荷を抵抗性負荷と
し、リーク電流を検出することを目的としたネットリス
ト変換装置。 - 【請求項１０】 請求項１から請求項８記載のネットリ
スト変換装置のハイインピーダンス負荷を容量性負荷と
したリーク電流を検出することを目的としたネットリス
ト変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002102329A JP2003296389A (ja) | 2002-04-04 | 2002-04-04 | ネットリスト変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002102329A JP2003296389A (ja) | 2002-04-04 | 2002-04-04 | ネットリスト変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003296389A true JP2003296389A (ja) | 2003-10-17 |
Family
ID=29388903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002102329A Pending JP2003296389A (ja) | 2002-04-04 | 2002-04-04 | ネットリスト変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003296389A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013200744A (ja) * | 2012-03-26 | 2013-10-03 | Fujitsu Ltd | 情報処理装置、ハイインピーダンス状態検出方法およびプログラム |
-
2002
- 2002-04-04 JP JP2002102329A patent/JP2003296389A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013200744A (ja) * | 2012-03-26 | 2013-10-03 | Fujitsu Ltd | 情報処理装置、ハイインピーダンス状態検出方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Adler et al. | Delay and power expressions for a CMOS inverter driving a resistive-capacitive load | |
| CN100495920C (zh) | 电源开启重置电路 | |
| Vierhaus et al. | CMOS bridges and resistive transistor faults: IDDQ versus delay effects | |
| US7486123B2 (en) | Set/reset latch with minimum single event upset | |
| CN107449810A (zh) | 电容测定电路、使用了它的输入装置、电子设备 | |
| US7737757B2 (en) | Low power level shifting latch circuits with gated feedback for high speed integrated circuits | |
| Wang et al. | Design of 2$\times $ VDD-Tolerant Power-Rail ESD Clamp Circuit With Consideration of Gate Leakage Current in 65-nm CMOS Technology | |
| Sharma et al. | Process, voltage and temperature variations aware low leakage approach for nanoscale CMOS circuits | |
| Pretorius et al. | Latched domino CMOS logic | |
| US7304511B2 (en) | Output circuit for interfacing between different power supply voltages | |
| Singh et al. | High speed and low power basic digital logic gates, half-adder and full-adder using modified gate diffusion input technology | |
| Musala et al. | Self testing and fault secure XOR/XNOR circuit using FinFETs | |
| JP2003296389A (ja) | ネットリスト変換装置 | |
| JP2004318748A (ja) | クロック信号検出回路及びそれを用いた半導体集積回路 | |
| CN115425931B (zh) | 摆率增强电路、方法及运算放大器 | |
| JPH0314317A (ja) | ＢｉＭＯＳ論理回路 | |
| JPH01314015A (ja) | 論理ゲート | |
| Aunet et al. | Ultra low power fault tolerant neural inspired CMOS logic | |
| JP5487777B2 (ja) | 故障検出回路，故障検出方法および半導体集積回路 | |
| Shrivastava et al. | Multi-voltage gpio design and its physical implementation | |
| Favalli et al. | Analysis of dynamic effects of resistive bridging faults in CMOS and BiCMOS digital ICs | |
| Kumar et al. | CMOS Implementation of Multivoltage GPIO Driver | |
| Lorenzo et al. | Low leakage and minimum energy consumption in CMOS logic circuits | |
| Torralba et al. | A new compact low-power high slew rate class AB CMOS buffer | |
| Di et al. | Ultra-low power multi-threshold asynchronous circuit design |