CN115425931B - 摆率增强电路、方法及运算放大器 - Google Patents

摆率增强电路、方法及运算放大器 Download PDF

Info

Publication number
CN115425931B
CN115425931B CN202211090574.3A CN202211090574A CN115425931B CN 115425931 B CN115425931 B CN 115425931B CN 202211090574 A CN202211090574 A CN 202211090574A CN 115425931 B CN115425931 B CN 115425931B
Authority
CN
China
Prior art keywords
slew rate
mos tube
mos transistor
mos
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211090574.3A
Other languages
English (en)
Other versions
CN115425931A (zh
Inventor
王九山
刘桂芝
王冬峰
周尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Nanlin Integrated Circuit Co ltd
Original Assignee
Shanghai Nanlin Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Nanlin Integrated Circuit Co ltd filed Critical Shanghai Nanlin Integrated Circuit Co ltd
Priority to CN202211090574.3A priority Critical patent/CN115425931B/zh
Publication of CN115425931A publication Critical patent/CN115425931A/zh
Application granted granted Critical
Publication of CN115425931B publication Critical patent/CN115425931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45058—Indexing scheme relating to differential amplifiers the cascode stage of the differential amplifier comprising a reactive element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种摆率增强电路，包括：阈值检测模块，用于检测差分输入电压的两电压之差是否超出设定阈值，并根据检测结果对第一电流和第二电流进行输出控制；上升沿摆率控制模块，用于在正输入电压与负输入电压之差超出设定阈值时，基于第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率；下降沿摆率控制模块，用于在负输入电压与正输入电压之差超出设定阈值时，基于第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。通过本发明提供的摆率增强电路，解决了现有通过增大运放的偏置电流来增强摆率导致更大功率损耗、减小增益和增大噪声的问题。

Description

摆率增强电路、方法及运算放大器
技术领域
本发明涉及集成电路设计技术领域，特别是涉及一种摆率增强电路、方法及运算放大器。
背景技术
运算放大器(简称“运放”)是具有很高放大倍数的电路单元，是目前很多电子电路应用中的重要组成部分，宽带宽和高摆率是对快速运放最基本的要求。
运放的建立时间(setup)反映了运放瞬态响应能力，是运放应用过程中的重要考察目标。在单位增益下输入方波信号衡量运放的建立时间，如图1所示，输出波形可以被分成3个阶段：死区阶段(Deadtime)、摆率阶段(slewing)和建立阶段(settling)；其中，死区阶段(Deadtime)和建立阶段(settling)是由小信号速度(带宽)确定的，而摆率阶段(slewing)则完全取决于大信号速度(摆率)。
带宽可以通过合适的补偿技术进行提高，摆率的提高可以通过增大运放的偏置电流来实现，但是，增大偏置电流会导致更大的功率损耗、减小增益和增大噪声。因此，提出一种新的增强摆率的技术方案，是本领域技术人员迫切需要解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种摆率增强电路、方法及运算放大器，用于解决现有通过增大运放的偏置电流来增强摆率导致更大功率损耗、减小增益和增大噪声的问题。
为实现上述目的及其他相关目的，本发明提供一种摆率增强电路，所述摆率增强电路包括：阈值检测模块、上升沿摆率控制模块及下降沿摆率控制模块；
所述阈值检测模块用于检测差分输入电压的两电压之差是否超出设定阈值，并根据检测结果对第一电流和第二电流进行输出控制；
所述上升沿摆率控制模块连接所述阈值检测模块的第一输出端，用于在正输入电压与负输入电压之差超出所述设定阈值时，基于所述第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率；
所述下降沿摆率控制模块连接所述阈值检测模块的第二输出端，用于在所述负输入电压与所述正输入电压之差超出所述设定阈值时，基于所述第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。
可选地，所述阈值检测模块包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管及第八MOS管；所述第一MOS管的栅极连接所述第二MOS管的栅极并连接偏置电压，源极连接电源电压，漏极连接所述第三MOS管的源极和所述第四MOS管的源极；所述第二MOS管的源极连接所述电源电压，漏极连接所述第五MOS管的源极；所述第三MOS管的栅极连接所述正输入电压，漏极连接所述第六MOS管的漏极；所述第四MOS管的栅极连接所述第五MOS管的栅极并连接所述负输入电压，漏极连接所述第七MOS管的漏极并作为所述阈值检测模块的第一输出端；所述第五MOS管的漏极连接所述第八MOS管的漏极并作为所述阈值检测模块的第二输出端；所述第六MOS管的栅极连接其漏极并连接所述第七MOS管的栅极和所述第八MOS管的栅极，源极接地；所述第七MOS管的源极和所述第八MOS管的源极接地。
可选地，所述第一MOS管的宽长比和所述第二MOS管的宽长比满足m/(m+1)<(W/L)_M2:(W/L)_M1<1，所述第三MOS管的宽长比和所述第四MOS管的宽长比满足(W/L)_M3:(W/L)_M4＝m:1，所述第六MOS管的宽长比、所述第七MOS管的宽长比和所述第八MOS管的宽长比满足(W/L)_M6:(W/L)_M7:(W/L)_M8＝1:1:1；其中，m>1。
可选地，所述上升沿摆率控制模块包括：第九MOS管及第十MOS管；所述第九MOS管的栅极连接其漏极并连接所述第十MOS管的栅极，源极接地，漏极连接所述阈值检测模块的第一输出端；所述第十MOS管的源极接地，漏极作为所述摆率增强电路的放电端以连接运算放大器输出级PMOS管的栅极。
可选地，所述第九MOS管的宽长比和所述第十MOS管的宽长比满足(W/L)_M9:(W/L)_M10＝1:n，通过设置n的值来控制上升沿摆率的大小；其中，n>0。
可选地，所述下降沿摆率控制模块包括：第十一MOS管及第十二MOS管；所述第十一MOS管的栅极连接其漏极并连接所述第十二MOS管的栅极，源极连接电源电压，漏极连接所述阈值检测模块的第二输出端；所述第十二MOS管的源极连接所述电源电压，漏极作为所述摆率增强电路的充电端以连接运算放大器输出级NMOS管的栅极。
可选地，所述第十一MOS管的宽长比和所述第十二MOS管的宽长比满足(W/L)_M11:(W/L)_M12＝1:p，通过设置p的值来控制下降沿摆率的大小；其中，p>0。
本发明还提供一种运算放大器，所述运算放大器包括：如上任一项所述的摆率增强电路及运放电路；其中，所述摆率增强电路的放电端连接所述运放电路中输出级PMOS管的栅极，所述摆率增强电路的充电端连接所述运放电路中输出级NMOS管的栅极。
可选地，所述运放电路采用密勒电容补偿技术。
本发明还提供一种运算放大器的摆率增强方法，所述摆率增强方法包括：
检测差分输入电压的两电压之差是否超出设定阈值；
若正输入电压与负输入电压之差超出所述设定阈值，则基于第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率；
若所述负输入电压与所述正输入电压之差超出所述设定阈值，则基于第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。
如上所述，本发明的摆率增强电路、方法及运算放大器，通过摆率增强电路的设计，实现当运算放大器处在小信号稳态工作时，不影响运算放大器的增益和带宽大小，并保证较低的工作功耗，只有当运算放大器输入大信号引起瞬态变化时，通过检测差分输入电压的两电压之差是否超出设定阈值，并在超出设定阈值时给相应输出级MOS管的栅极电容充/放电，以此增加输出波形上升沿摆率或下降沿摆率，缩短摆率阶段的时间，使输出快速响应建立。
附图说明
图1显示为现有运算放大器的瞬态响应波形图。
图2显示为本发明摆率增强电路的电路图。
图3显示为本发明运算放大器的电路图。
图4显示为本发明运算放大器的测试电路图。
图5显示为本发明和现有运算放大器的仿真波形图。
元件标号说明
100 摆率增强电路
101 阈值检测模块
102 上升沿摆率控制模块
103 下降沿摆率控制模块
200 运放电路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图2所示，本实施例提供一种摆率增强电路100，该摆率增强电路100包括：阈值检测模块101、上升沿摆率控制模块102及下降沿摆率控制模块103。
阈值检测模块101用于检测差分输入电压的两电压之差是否超出设定阈值，并根据检测结果对第一电流和第二电流进行输出控制。其中，差分输入电压的两电压之差，既包括正输入电压VIP与负输入电压VIN之差(即VIP-VIN)，又包括负输入电压VIN与正输入电压VIP之差(即VIN-VIP)。
具体的，阈值检测模块101包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7及第八MOS管M8；其中，第一MOS管M1的栅极连接第二MOS管M2的栅极并连接偏置电压VB1，源极连接电源电压VDD，漏极连接第三MOS管M3的源极和第四MOS管M4的源极；第二MOS管M2的源极连接电源电压VDD，漏极连接第五MOS管M5的源极；第三MOS管M3的栅极连接正输入电压VIP，漏极连接第六MOS管M6的漏极；第四MOS管M4的栅极连接第五MOS管M5的栅极并连接负输入电压VIN，漏极连接第七MOS管M7的漏极并作为阈值检测模块101的第一输出端；第五MOS管M5的漏极连接第八MOS管M8的漏极并作为阈值检测模块101的第二输出端；第六MOS管M6的栅极连接其漏极并连接第七MOS管M7的栅极和第八MOS管M8的栅极，源极接地VSS；第七MOS管M7的源极和第八MOS管M8的源极接地VSS。
其中，第三MOS管M3的宽长比和第四MOS管M4的宽长比满足(W/L)_M3:(W/L)_M4＝m:1(m>1)，第六MOS管M6的宽长比、第七MOS管M7的宽长比和第八MOS管M8的宽长比满足(W/L)_M6:(W/L)_M7:(W/L)_M8＝1:1:1；第一MOS管M1的宽长比和第二MOS管M2的宽长比满足m/(m+1)<(W/L)_M2:(W/L)_M1<1，以使流过第一MOS管M1的电流与流过第二MOS管M2的电流满足m/(m+1)*ID_M1<ID_M2<ID_M1。
通过设置第三MOS管M3的宽长比和第四MOS管M4的宽长比满足(W/L)_M3:(W/L)_M4＝m:1，来设置设定阈值(即摆率增强电路工作的翻转阈值)的大小；具体如下：
默认条件下，流过第三MOS管M3的电流与流过第四MOS管M4的电流不同，而当流过第三MOS管M3的电流与流过第四MOS管M4的电流相等时，则到达设定阈值；
由饱和区公式
Figure BDA0003836826820000051
可得第三MOS管M3的栅源电压/>
Figure BDA0003836826820000052
其中，第三MOS管M3和第四MOS管M4的阈值电压相同且为Vth，μ为载流子迁移率，Cox为单位面积栅氧化层电容；
由公式
Figure BDA0003836826820000053
可得第四MOS管M4的栅源电压/>
Figure BDA0003836826820000054
由此，设定阈值
Figure BDA0003836826820000055
本实施例中，当差分输入电压的两电压之差未超出设定阈值(即VIP-VIN≤VS或VIN-VIP≤VS)时：
由于(W/L)_M3:(W/L)_M4＝m:1(m>1)，故流过第三MOS管M3的电流大于流过第四MOS管M4的电流，即ID_M3>ID_M4；由于第三MOS管M3与第六MOS管M6串联，流过第三MOS管M3的电流等于流过第六MOS管M6的电流，即ID_M3＝ID_M6；又由于第六MOS管M6、第七MOS管M7和第八MOS管M8构成电流镜结构，且(W/L)_M6:(W/L)_M7:(W/L)_M8＝1:1:1，故流过第六MOS管M6的电流、流过第七MOS管M7的电流和流过第八MOS管M8的电流相等，即ID_M6＝ID_M7＝ID_M8＝ID_M3；因此，流过第七MOS管M7的电流大于流过第四MOS管M4的电流，即ID_M7>ID_M4，此时，阈值检测模块101的第一输出端无第一电流流出，也即无第一电流产生。
由于(W/L)_M3:(W/L)_M4＝m:1(m>1)，故流过第三MOS管M3的电流ID_M3＝m/(m+1)*ID_M1，即ID_M6＝ID_M7＝ID_M8＝ID_M3＝m/(m+1)*ID_M1；又由于m/(m+1)*ID_M1<ID_M2<ID_M1，故ID_M2>ID_M8，即流过第二MOS管M2的电流大于流过第八MOS管M8的电流，此时，阈值检测模块101的第二输出端无第二电流流入，也即，无第二电流产生。
当正输入电压VIP与负输入电压VIN之差超出设定阈值(即VIP-VIN>VS)时：
流过第三MOS管M3的电流远小于流过第四MOS管M4的电流且小于m/(m+1)*ID_M1，即ID_M3<ID_M4，由于ID_M6＝ID_M7＝ID_M8＝ID_M3，因此，流过第七MOS管M7的电流小于流过第四MOS管M4的电流，即ID_M7<ID_M4，此时，阈值检测模块101的第一输出端有第一电流流出，也即，有第一电流产生；其中，第一电流，即流过第九MOS管M9的电流ID_M9＝ID_M4-ID_M7。
由于m/(m+1)*ID_M1<ID_M2<ID_M1，且ID_M6＝ID_M7＝ID_M8＝ID_M3<m/(m+1)*ID_M1，故ID_M2>ID_M8，即流过第二MOS管M2的电流大于流过第八MOS管M8的电流，此时，阈值检测模块101的第二输出端无第二电流流入，也即无第二电流产生。
当负输入电压VIN与正输入电压VIP之差超出设定阈值(即VIN-VIP>VS)时：
流过第三MOS管M3的电流远大于流过第四MOS管M4的电流且接近ID_M1，即ID_M3>ID_M4，由于ID_M6＝ID_M7＝ID_M8＝ID_M3，因此，流过第七MOS管M7的电流大于流过第四MOS管M4的电流，即ID_M7>ID_M4，此时，阈值检测模块101的第一输出端无第一电流流出，也即无第一电流产生。
由于m/(m+1)*ID_M1<ID_M2<ID_M1，且ID_M6＝ID_M7＝ID_M8＝ID_M3≈ID_M1，故ID_M2<ID_M8，即流过第二MOS管M2的电流小于流过第八MOS管M8的电流，此时，阈值检测模块101的第二输出端有第二电流流入，也即有第二电流产生；其中，第二电流，即流过第十一MOS管M11的电流ID_M11＝ID_M8-ID_M2。
上升沿摆率控制模块102连接阈值检测模块101的第一输出端，用于在正输入电压VIP与负输入电压VIN之差超出设定阈值(即VIP-VIN>VS)时，基于第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率。
具体的，上升沿摆率控制模块102包括：第九MOS管M9及第十MOS管M10；其中，第九MOS管M9的栅极连接其漏极并连接第十MOS管M10的栅极，源极接地VSS，漏极连接阈值检测模块101的第一输出端；第十MOS管M10的源极接地VSS，漏极作为摆率增强电路100的放电端以连接运算放大器输出级PMOS管的栅极。其中，第九MOS管M9的宽长比和第十MOS管M10的宽长比满足(W/L)_M9:(W/L)_M10＝1:n(n>0)，通过设置n的值来控制上升沿摆率的大小。
本实施例中，当差分输入电压的两电压之差未超出设定阈值(即VIP-VIN≤VS或VIN-VIP≤VS)或负输入电压VIN与正输入电压VIP之差超出设定阈值(即VIN-VIP>VS)时，由于阈值检测模块101的第一输出端无第一电流流出(即无第一电流产生)，此时，无电流流过第九MOS管M9，由于第九MOS管M9和第十MOS管M10构成电流镜结构，故也没有电流流过第十MOS管M10。
当正输入电压VIP与负输入电压VIN之差超出设定阈值(即VIP-VIN>VS)时，由于阈值检测模块101的第一输出端有第一电流流出(即有第一电流产生)，此时，有电流流过第九MOS管M9，由于第九MOS管M9和第十MOS管M10构成电流镜结构，故也有电流流过第十MOS管M10，相当于直接从X点对运算放大器输出级PMOS管MP1的栅极电容放电，通过将输出级PMOS管MP1的栅极电压拉低以使其导通，以此增强运算放大器输出波形的上升沿摆率，令输出波形快速增加建立；因(W/L)_M9:(W/L)_M10＝1:n，故流过第九MOS管M9的电流和流过第十MOS管M10的电流满足ID_M10＝n*ID_M9，通过设置n的值来控制电容放电电流的大小，以此来控制上升沿摆率的大小。
下降沿摆率控制模块103连接阈值检测模块101的第二输出端，用于在负输入电压VIN与正输入电压VIP之差超出设定阈值(即VIN-VIP>VS)时，基于第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。
具体的，下降沿摆率控制模块103包括：第十一MOS管M11及第十二MOS管M12；其中，第十一MOS管M11的栅极连接其漏极并连接第十二MOS管M12的栅极，源极连接电源电压VDD，漏极连接阈值检测模块101的第二输出端；第十二MOS管M12的源极连接电源电压VDD，漏极作为摆率增强电路100的充电端以连接运算放大器输出级NMOS管的栅极。通过将。其中，第十一MOS管M11的宽长比和第十二MOS管M12的宽长比满足(W/L)_M11:(W/L)_M12＝1:p(p>0)，通过设置p的值来控制下降沿摆率的大小。
本实施例中，当差分输入电压的两电压之差未超出设定阈值(即VIP-VIN≤VS或VIN-VIP≤VS)或正输入电压VIP与负输入电压VIN之差超出设定阈值(即VIP-VIN>VS)时，由于阈值检测模块101的第二输出端无第二电流流入(即无第二电流产生)，此时，没有电流流过第十一MOS管M11，由于第十一MOS管M1和第十二MOS管M12构成电流镜结构，故也没有电流流过第十二MOS管M12。
当负输入电压VIN与正输入电压VIP之差超出设定阈值(即VIN-VIP>VS)时，由于阈值检测模块101的第二输出端有第二电流流入(即有第二电流产生)，此时，有电流流过第十一MOS管M11，由于第十一MOS管M11和第十二MOS管M12构成电流镜结构，故也有电流流过第十二MOS管M12，相当于直接从Y点对运算放大器输出级NMOS管MN1的栅极电容充电，通过将输出级NMOS管MN1的栅极电压拉高以使其导通，以此增强运算放大器输出波形的下降沿摆率，令输出波形快速减小建立；因(W/L)_M11:(W/L)_M12＝1:p，故流过第十一MOS管M11的电流和流过第十二MOS管M12的电流满足ID_M12＝p*ID_M11，通过设置p的值来控制电容充电电流的大小，以此来控制下降沿摆率的大小。
相应的，如图3所示，本实施例还提供一种运算放大器，该运算放大器包括：如上记载的摆率增强电路100及运放电路200；其中，摆率增强电路100的放电端连接运放电路200中输出级PMOS管MP1的栅极，摆率增强电路100的充电端连接运放电路200中输出级NMOS管MN1的栅极。
具体的，运放电路200可以是现有能够实现运放功能的任意一种电路结构，如轨到轨结构、两级运放结构等，本实施例对此不做限制。
更具体的，运放电路200采用密勒电容补偿技术；如图3所示，轨到轨结构的运放电路200在输出级PMOS管MP1的栅极和输出级NMOS管MN1的栅极之间串联第一密勒电容Cm1和第二密勒电容Cm2。
需要说明的是，在运放电路200未采用密勒电容补偿技术时，输出级PMOS管MP1和输出级NMOS管MN1的栅极电容则是各自的栅极寄生电容；而在运放电路200采用密勒电容补偿技术时，输出级PMOS管MP1和输出级NMOS管MN1的栅极电容则是由密勒电容和各自寄生电容共同决定。
相应的，本实施例还提供一种运算放大器的摆率增强方法，该摆率增强方法包括如下步骤：
步骤1)检测差分输入电压的两电压之差是否超出设定阈值。
具体的，基于阈值检测模块101检测差分输入电压的两电压之差是否超出设定阈值，具体方式可参见前文，此处不再赘述。
步骤2.1)若差分输入电压的两电压之差未超出设定阈值，则无第一电流和第二电流产生，此时，不对运算放大器的摆率(包括上升沿摆率和下降沿摆率)进行增强操作。
步骤2.2)若正输入电压与负输入电压之差超出设定阈值(即VIP-VIN>VS)，则有第一电流产生、无第二电流产生，此时，基于第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率。
步骤2.3)若负输入电压与正输入电压之差超出设定阈值(即VIN-VIP>VS)，则无第一电流产生、有第二电流产生，此时，基于第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。
具体的，基于上升沿摆率控制模块102和下降沿摆率控制模块103对上升沿摆率和下降沿摆率进行增强控制；在无第一电流和第二电流产生时，上升沿摆率控制模块102和下降沿摆率控制模块103都不工作，此时，不对运算放大器的摆率(包括上升沿摆率和下降沿摆率)进行增强操作；在有第一电流产生、无第二电流产生时，上升沿摆率控制模块102工作，下降沿摆率控制模块103不工作，此时，对运算放大器的上升沿摆率进行增强操作；在无第一电流产生、有第二电流产生时，上升沿摆率控制模块102不工作，下降沿摆率控制模块103工作，此时，对运算放大器的下降沿摆率进行增强操作，具体方式可参见前文，此处不再赘述。其中，上升沿摆率控制模块102和下降沿摆率控制模块103采用电流镜结构实现，通过设置相应电流镜结构的镜像倍数，来控制相应摆率的大小。
下面请结合图3，参阅图4和图5，基于仿真测试对本实施例的摆率增强电路的性能进行说明。
基于图4所示电路对增设和未增设本实施例摆率增强电路的运算放大器(闭环增益为1)进行摆率仿真测试，仿真结果如图5所示；图5中，上方实线为输入的方波信号，下方实线为增设本实施例所示摆率增强电路的运算放大器的输出波形，下方虚线为未增设本实施例所示摆率增强电路的运算放大器的输出波形。可见，本实施例所示摆率增强电路对运算放大器的摆率有明显提高。
综上所述，本发明的一种摆率增强电路、方法及运算放大器，通过摆率增强电路的设计，实现当运算放大器处在小信号稳态工作时，不影响运算放大器的增益和带宽大小，并保证较低的工作功耗，只有当运算放大器输入大信号引起瞬态变化时，通过检测差分输入电压的两电压之差是否超出设定阈值，并在超出设定阈值时给相应输出级MOS管的栅极电容充/放电，以此增加输出波形上升沿摆率或下降沿摆率，缩短摆率阶段的时间，使输出快速响应建立。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种摆率增强电路，其特征在于，所述摆率增强电路包括：阈值检测模块、上升沿摆率控制模块及下降沿摆率控制模块；
所述阈值检测模块用于检测差分输入电压的两电压之差是否超出设定阈值，并根据检测结果对第一电流和第二电流进行输出控制；
所述上升沿摆率控制模块连接所述阈值检测模块的第一输出端，用于在正输入电压与负输入电压之差超出所述设定阈值时，基于所述第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率；
所述下降沿摆率控制模块连接所述阈值检测模块的第二输出端，用于在所述负输入电压与所述正输入电压之差超出所述设定阈值时，基于所述第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率；
其中，所述阈值检测模块包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管及第八MOS管；所述第一MOS管的栅极连接所述第二MOS管的栅极并连接偏置电压，源极连接电源电压，漏极连接所述第三MOS管的源极和所述第四MOS管的源极；所述第二MOS管的源极连接所述电源电压，漏极连接所述第五MOS管的源极；所述第三MOS管的栅极连接所述正输入电压，漏极连接所述第六MOS管的漏极；所述第四MOS管的栅极连接所述第五MOS管的栅极并连接所述负输入电压，漏极连接所述第七MOS管的漏极并作为所述阈值检测模块的第一输出端；所述第五MOS管的漏极连接所述第八MOS管的漏极并作为所述阈值检测模块的第二输出端；所述第六MOS管的栅极连接其漏极并连接所述第七MOS管的栅极和所述第八MOS管的栅极，源极接地；所述第七MOS管的源极和所述第八MOS管的源极接地。
2.根据权利要求1所述的摆率增强电路，其特征在于，所述第一MOS管的宽长比和所述第二MOS管的宽长比满足m/(m+1)<(W/L)_M2: (W/L)_M1<1，所述第三MOS管的宽长比和所述第四MOS管的宽长比满足(W/L)_M3: (W/L)_M4=m:1，所述第六MOS管的宽长比、所述第七MOS管的宽长比和所述第八MOS管的宽长比满足(W/L)_M6:(W/L)_M7: (W/L)_M8=1:1:1；其中，m>1。
3.根据权利要求1所述的摆率增强电路，其特征在于，所述上升沿摆率控制模块包括：第九MOS管及第十MOS管；
所述第九MOS管的栅极连接其漏极并连接所述第十MOS管的栅极，源极接地，漏极连接所述阈值检测模块的第一输出端；所述第十MOS管的源极接地，漏极作为所述摆率增强电路的放电端以连接运算放大器输出级PMOS管的栅极。
4.根据权利要求3所述的摆率增强电路，其特征在于，所述第九MOS管的宽长比和所述第十MOS管的宽长比满足(W/L)_M9:(W/L)_M10=1:n，通过设置n的值来控制上升沿摆率的大小；其中，n>0。
5.根据权利要求1所述的摆率增强电路，其特征在于，所述下降沿摆率控制模块包括：第十一MOS管及第十二MOS管；
所述第十一MOS管的栅极连接其漏极并连接所述第十二MOS管的栅极，源极连接电源电压，漏极连接所述阈值检测模块的第二输出端；所述第十二MOS管的源极连接所述电源电压，漏极作为所述摆率增强电路的充电端以连接运算放大器输出级NMOS管的栅极。
6.根据权利要求5所述的摆率增强电路，其特征在于，所述第十一MOS管的宽长比和所述第十二MOS管的宽长比满足(W/L)_M11:(W/L)_M12=1:p，通过设置p的值来控制下降沿摆率的大小；其中，p>0。
7.一种运算放大器，其特征在于，所述运算放大器包括：如权利要求1-6任一项所述的摆率增强电路及运放电路；其中，所述摆率增强电路的放电端连接所述运放电路中输出级PMOS管的栅极，所述摆率增强电路的充电端连接所述运放电路中输出级NMOS管的栅极。
8.根据权利要求7所述的运算放大器，其特征在于，所述运放电路采用密勒电容补偿技术。
9.一种如权利要求7或8所述的运算放大器的摆率增强方法，其特征在于，所述摆率增强方法包括：
检测差分输入电压的两电压之差是否超出设定阈值；
若正输入电压与负输入电压之差超出所述设定阈值，则基于第一电流对运算放大器输出级PMOS管的栅极电容放电来降低其栅极电压，以此增强上升沿摆率；
若所述负输入电压与所述正输入电压之差超出所述设定阈值，则基于第二电流对运算放大器输出级NMOS管的栅极电容充电来提高其栅极电压，以此增强下降沿摆率。
CN202211090574.3A 2022-09-07 2022-09-07 摆率增强电路、方法及运算放大器 Active CN115425931B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211090574.3A CN115425931B (zh) 2022-09-07 2022-09-07 摆率增强电路、方法及运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211090574.3A CN115425931B (zh) 2022-09-07 2022-09-07 摆率增强电路、方法及运算放大器

Publications (2)

Publication Number Publication Date
CN115425931A CN115425931A (zh) 2022-12-02
CN115425931B true CN115425931B (zh) 2023-06-16

Family

ID=84202012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211090574.3A Active CN115425931B (zh) 2022-09-07 2022-09-07 摆率增强电路、方法及运算放大器

Country Status (1)

Country Link
CN (1) CN115425931B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115942549B (zh) * 2022-12-28 2023-10-31 珠海巨晟科技股份有限公司 一种恒流驱动io电路及恒流驱动io芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699829B1 (ko) * 2004-12-09 2007-03-27 삼성전자주식회사 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법
CN104079246B (zh) * 2014-05-23 2017-01-18 浙江大学 一种低功耗高摆率高增益带宽积的全差分运算放大器
CN106301264B (zh) * 2016-08-12 2019-04-16 中国科学院上海高等研究院 一种摆率增强型运算放大器
CN108336981A (zh) * 2018-03-07 2018-07-27 马彪 摆率增强运算跨导放大器

Also Published As

Publication number Publication date
CN115425931A (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
Grasso et al. High-performance four-stage CMOS OTA suitable for large capacitive loads
CN101154941B (zh) 一种用于减少功率消耗的电平偏移电路
CN100543631C (zh) 恒压输出电路
Yavari Single-stage class AB operational amplifier for SC circuits
CN115425931B (zh) 摆率增强电路、方法及运算放大器
US8279007B2 (en) Switch for use in a programmable gain amplifier
WO2012083781A1 (en) Voltage comparator
Toledo et al. A 300mv-supply, 2nw-power, 80pf-load cmos digital-based ota for iot interfaces
Nejati et al. A bulk-driven differential CMOS schmitt trigger with adjustable hysteresis for ultra-low-voltage operation
Ferri et al. Integrated Rail‐to‐Rail Low‐Voltage Low‐Power Enhanced DC‐Gain Fully Differential Operational Transconductance Amplifier
Torfifard et al. A Power‐Efficient CMOS Adaptive Biasing Operational Transconductance Amplifier
Aggarwal et al. A low voltage wide swing level shifted FVF based current mirror
Padilla-Cantoya et al. Capacitance multiplier with large multiplication factor, high accuracy, and low power and silicon area for floating applications
CN112595886B (zh) 一种低功耗自适应过零检测电路
CN215682235U (zh) 电路和比较器
US11770120B2 (en) Bootstrap circuit supporting fast charging and discharging and chip
CN108494377B (zh) 运算放大器电路
Padilla-Cantoya et al. Impedance-mode capacitance multiplier with OTA-based Flipped Voltage Follower for high accuracy and large multiplication factor
CN114039560B (zh) 一种运算放大器及其输出级电路
Tsai et al. Capacitor-less low-dropout regulator with slew-rate-enhanced circuit
Shu et al. A low-power low-voltage slew-rate enhancement circuit for two-stage operational amplifiers
CN114629489B (zh) 一种电平转换电路和多电压域的电子设备
CN110676902B (zh) 一种支持快速充电的自举电路及芯片
Sundari et al. Two rail-to-rail class-AB CMOS buffers with high performance slew rate and delay
Chakraborty et al. Design of a Low-Power High-Gain Bulk-Driven Operational Transconductance Amplifier in 90 nm CMOS Process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant