JP6036429B2 - 設計支援装置、設計支援プログラム、および設計支援方法 - Google Patents
設計支援装置、設計支援プログラム、および設計支援方法 Download PDFInfo
- Publication number
- JP6036429B2 JP6036429B2 JP2013054773A JP2013054773A JP6036429B2 JP 6036429 B2 JP6036429 B2 JP 6036429B2 JP 2013054773 A JP2013054773 A JP 2013054773A JP 2013054773 A JP2013054773 A JP 2013054773A JP 6036429 B2 JP6036429 B2 JP 6036429B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistance
- resistor
- circuit model
- open
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
また回路シミュレーションの負荷を必要以上に重くせずかつ解析精度を向上させるように、開放端を持つ素子の開放端の解消や直流経路のないノードを解消する技術が考えられている。この技術では、開放端を有する付随素子の中で、全端子あるいは1つを除く全端子が開放端である付随素子をすべて削除することが提案されている。
1つの側面では、本発明は、解析精度に応じた適切な回路モデルの簡略化を可能とすることを目的とする。
〔第1の実施の形態〕
まず第1の実施の形態について説明する。第1の実施の形態では、設計支援装置が、回路をモデル化した回路モデルに含まれる抵抗のうち、1つの端子以外の端子が開放されている抵抗を検出し、検出された抵抗の抵抗値が閾値以下の場合、回路モデルからその抵抗のデータを削除する。端子が開放されているとは、例えば端子が他の素子、電源、またはグランドに接続されていない状態である。以下、1つの端子以外の端子が開放されている抵抗を、オープンな抵抗と呼ぶ。第1の実施の形態によれば、許容できる解析精度が得られる範囲内での適切な回路モデルの簡略化が可能となる。
記憶手段1は、電子的な回路を表す回路モデル1aを記憶する。回路モデル1aには、例えば、複数の抵抗R1〜R6が含まれている。また回路モデル1aには、各抵抗R1〜R6の抵抗値が設定されている。図1の例では、抵抗R1の抵抗値はr1Ω、抵抗R2の抵抗値はr2Ω、抵抗R3の抵抗値はr3Ω、抵抗R4の抵抗値はr4Ω、抵抗R5の抵抗値はr5Ω、抵抗R6の抵抗値はr6Ωである。
このような設計支援装置CPにより、回路モデル1aの簡略化が行われる。例えば図1の例では、決定手段2において、閾値が決定される。例えば決定手段2により、回路モデル1a内のオープンなすべての抵抗を削除した状態で、複数の抵抗で接続された区間の合成抵抗値を計算する。図1の例では、回路モデル1a内の抵抗R1〜R6のうち、抵抗R5,R6がオープンな抵抗である。そこで例えば決定手段2により、回路モデル1aのコピーが生成され、そのコピーから抵抗R5,R6が削除される。抵抗R2,R3は直列接続であるため、抵抗R2,R3は、抵抗R2,R3の抵抗値の合成抵抗値r7(r7=r2+r3)を有する抵抗R7に置き換えられる。そして、抵抗R1,R4,R7の抵抗値が比較され、最大の抵抗値が求められる。図1の例では、r4<r1<r7であり、抵抗R7の抵抗値が最も大きい。そこで抵抗r7に解析精度に応じた係数Kを乗算した値が、閾値となる。
なお、決定手段2、検出手段3、削除手段4は、例えば設計支援装置CPが有するプロセッサにより実現することができる。また、記憶手段1は、例えば設計支援装置CPが有するRAM(Random Access Memory)により実現することができる。
〔第2の実施の形態〕
次に第2の実施の形態について説明する。第2の実施の形態では、下記の2点を主な工夫とすることで、タイミング解析上の精度が高く、かつ、実用的な時間で解析可能な簡略回路モデルを生成可能にするものである。
・タイミング解析用の回路モデルを簡略化するために、まず一旦オープンな抵抗をすべて短絡させた状態での合成抵抗値を計算し、ネットリストごとの最大抵抗値を算出する。この最大抵抗値を元に、タイミング解析の精度に応じたネットリストごとの、抵抗削除の閾値を決定する。
・決定した閾値に基づいて、あらためてオリジナルの回路モデルを用いてオープンな抵抗の中でもタイミング解析上影響の少ない抵抗のみを短絡させる。
また第2の実施の形態では、閾値以下の抵抗値を有するオープンな抵抗の短絡と、他の回路モデル簡略化の手法とを組み合わせる。他の回路モデル簡略化の手法としては、モデルを抽象化する方法や、モデルを縮退する方法がある。
・抵抗の短絡の定義:抵抗素子がないもの(0Ωである)とし、両端の頂点をつなぐ。
・抵抗の縮退の定義:オームの法則等に従い、合成抵抗に置き換える。
図2に示す短絡前の回路では、3つの抵抗R11,R12,R13が直列に接続されている。抵抗R11は、頂点21と頂点22との間に設けられている。抵抗R12は、頂点22と頂点23との間に設けられている。抵抗R13は、頂点23と頂点24との間に設けられている。
モデルの抽象化は、タイミング解析の精度に対する影響が少ない素子を対象に行われる。例えば以下のような素子に対して、短絡等の処理が行われる。
・微小な抵抗値を持つ配線抵抗の短絡
・微小な容量値を持つ配線容量の除去
・オープンな抵抗のうち、抵抗値が閾値以下の抵抗の短絡
なお抵抗値が微小かどうかは、抵抗値が予め設定された値より小さいかどうかで判断される。容量値が微小かどうかは、容量値が予め設定された値より小さいかどうかで判断される。
図3は、抵抗の縮退の一例を示す図である。図3では、抵抗の縮退が2段階に分けて行われている。1回目の縮退は、並列抵抗の縮退であり、2回目の縮退は、直列抵抗の縮退である。図3では、上から順に、縮退前の回路、1回目の縮退後の回路、2回目の縮退後の回路が示されている。
以上のように、回路モデルの抽象化や縮退により、回路モデルを簡略化することができる。特にオープンな配線抵抗は、配線抵抗の縮退を阻害する要因になりやすい。
図5は、オープンな配線抵抗を含む回路の回路モデルの一例を示す図である。図5には、図4に示した回路から生成した回路モデルが示されている。
図10は、第2の実施の形態におけるコンピュータが有する機能を示すブロック図である。コンピュータ100は、CAD(Computer Aided Design)システム110、回路モデル記憶部120、解析精度係数記憶部130、設計支援部140、簡略モデル記憶部150、および解析部160を有する。
解析部160は、簡略モデル記憶部150に記憶された簡略モデルに基づいて、回路のタイミング解析を行う。例えば解析部160には、タイミング解析に求められる解析精度がユーザから指定される。そして解析部160は、簡略モデルによるタイミング解析を、指定された精度で実行する。タイミング解析により、回路の動作タイミングのずれが判定され、許容されるずれを超えた動作があれば、解析部160からタイミングエラーが出力される。
回路情報記憶部142は、簡略化対象の回路モデルを記憶する。例えばRAM102またはHDD103の記憶領域の一部が、回路情報記憶部142として使用される。
図11は、回路モデルのデータ構造の一例を示す図である。CADシステム110は、ユーザからの操作入力に基づいて、LSIなどの回路を設計する。設計内容には、素子間の配線パターンも含まれる。CADシステム110は、設計された回路は、回路モデルとしでデータ化される。またCADシステム110は、回路モデルに基づいて、回路図111を表示することができる。回路図111では、回路モデルに組み込まれた素子が記号で表されている。なお、回路モデルでは、素子間を接続する配線は、例えば抵抗に置き換えて表現されている。配線を置き換えた抵抗を含め、各素子の端子は、頂点の位置で表される。
次に、解析精度係数記憶部130に格納される解析精度係数について説明する。解析精度係数は、タイミング解析に求められる精度に応じて決定される。例えば、解析精度が高いほど、解析精度係数の値を小さくする。
設計支援部140は、まず、回路モデルをデータ化した回路情報ファイル121を回路モデル記憶部120から取得し、回路情報ファイル121を解釈して、簡略化に使用する回路情報を生成する。回路情報は、設計支援部140の内部データとして回路情報記憶部142に格納される。
図15は、回路モデル簡略化処理の手順の一例を示すフローチャートである。
[ステップS101]モデル読み込み部141は、回路モデル記憶部120から回路モデルを読み込む。例えば、モデル読み込み部141は、回路モデル記憶部120から回路情報ファイル121を読み出し、その回路情報ファイル121内のデータを取得する。モデル読み込み部141は、取得したデータに基づいて回路モデルを解釈し、内部データとして回路情報を生成する。そしてモデル読み込み部141は、生成した回路情報を、回路情報記憶部142に格納する。
図16は、オープン抵抗削減処理の手順の一例を示すフローチャートである。
[ステップS113]オープン抵抗削減部143は、選択したネットリスト内の抵抗のうち、オープンな抵抗をすべて短絡する。例えばオープン抵抗削減部143は、選択したネットリストから抵抗を1つずつ選択する。そしてオープン抵抗削減部143は、選択した抵抗の一方が開放されているか否かを判定する。例えば回路情報の抵抗リスト内の抵抗の識別情報に、頂点の識別情報が1つしか関連付けられていない場合、その該当する抵抗はオープンな抵抗と判定される。オープン抵抗削減部143は、選択した抵抗がオープンな抵抗であれば、回路モデル上で、その抵抗を短絡する。このように、ステップS113は、オープンな抵抗であれば、抵抗値に関係なく、その抵抗の短絡処理が行われる。
[ステップS115]オープン抵抗削減部143は、オープンな抵抗の短絡、および抵抗・容量素子を行った後のネットリストに基づいて、抵抗の閾値を決定する。例えばオープン抵抗削減部143は、ネットリストの概算抵抗値を求める。そしてオープン抵抗削減部143は、概算抵抗値を基準に、タイミング解析の精度に基づいた解析精度係数を乗算し、乗算結果を閾値とする。概算抵抗値は、例えば、ネットリストのオープンな抵抗のすべてを短絡および抵抗・容量素子の縮退を行った後にネットリスト内に残存する抵抗の、最大抵抗値である。
図18は、概算抵抗値の第2の決定例を示す図である。図18に示すオリジナルのネットリスト84は、3箇所でトランジスタに接続されている(図中、トランジスタに接することを示す黒丸の頂点が3つある)。
閾値=ネットリストの概算抵抗値×K
ここでK(0<K<1)は、ネットリストに適用される解析精度係数である。
[ステップS116]オープン抵抗削減部143は、未選択のネットリストがあるか否かを判断する。未選択のネットリストがある場合、処理がステップS112に進められる。またすべてのネットリストが選択済みであれば、オープン抵抗削減部143は、すべてのネットリストを未選択の状態に戻す。その後、処理がステップS117に進められる。
[ステップS119]オープン抵抗削減部143は、選択したネットリスト内の抵抗を1つ選択する。
[ステップS123]オープン抵抗削減部143は、選択しているネットリスト内に未選択の抵抗があるか否かを判断する。未選択の抵抗があれば、処理がステップS119に進められる。未選択の抵抗がなければ、処理がステップS124に進められる。
図20は、ネットリスト内のオープンな抵抗の削減例を示す図である。図20には、図18に示したネットリスト84についてオープンな抵抗を削減した場合の例が示されている。図18に示した用に、閾値算出のために抵抗の短絡などの処理が行われたネットリスト84は、回路情報記憶部142内のオリジナルの回路情報から、再度、RAM102に展開される。そして、短絡条件に合致する抵抗が短絡される。短絡条件とは、抵抗値が閾値以下であること、およびオープンな抵抗であることである。
[ステップS124]オープン抵抗削減部143は、選択したネットリスト内のすべての抵抗について短絡の要否判定が完了した場合、未選択のネットリストがあるか否かを判断する。未選択のネットリストがあれば、処理がステップS118に進められる。未選択のネットリストがなければ、処理がステップS125に進められる。
図21は、抵抗の縮退処理の一例を示す図である。図21に示すように、抵抗がオームの法則に従って縮退される。例えば直列接続の抵抗R71,R72は、それらの合成抵抗値を有する抵抗R75に縮退される。同様に、直列接続の抵抗R73,R74は、それらの合成抵抗値を有する抵抗R76に縮退される。図21の例では、直列抵抗の縮退によって生成された抵抗R75,R76は、並列接続となる。そこで並列抵抗の縮退処理により、抵抗R75,R76は、それらの合成抵抗を有する抵抗R77に縮退される。
1a 回路モデル
2 決定手段
3 検出手段
4 削除手段
CP 設計支援装置
Claims (8)
- 回路を表す回路モデルに含まれる抵抗から、1つの端子以外の端子が開放されており、かつ抵抗値が閾値以下の抵抗を検出する検出手段と、
前記回路モデルから検出された該抵抗を削除する削除手段と、
を有する設計支援装置。 - 前記回路モデルを用いた前記回路の動作シミュレーションにおける解析精度に基づいて、閾値を決定する決定手段をさらに有することを特徴とする請求項1記載の設計支援装置。
- 前記決定手段は、解析精度が高いほど、閾値を低くすることを特徴とする請求項2記載の設計支援装置。
- 前記決定手段は、前記回路モデルに含まれる1または複数の部分回路ごとに、部分回路の回路構成に応じた閾値を決定し、
前記検出手段は、1つの端子以外の端子が開放されている抵抗であり、かつ該抵抗を含む部分回路の閾値以下の抵抗値を有する抵抗を検出することを特徴とする請求項2または3のいずれかに記載の設計支援装置。 - 前記回路の動作シミュレーションにおいて求められる解析精度に応じた係数が定義されており、
前記決定手段は、部分回路内の抵抗値に基づいて算出した値に前記係数を乗算し、乗算結果を該部分回路の閾値とすることを特徴とする請求項4記載の設計支援装置。 - 前記決定手段は、部分回路について、1つの端子以外の端子が開放されているすべての抵抗を削除した状態で、並列または直列接続された複数の抵抗の合成抵抗値と、並列または直列接続されていない抵抗の抵抗値とを比較し、比較された合成抵抗値および抵抗値のうちの最大の値に、前記係数を乗算し、乗算結果を該部分回路の閾値とすることを特徴とする請求項5記載の設計支援装置。
- コンピュータが、
回路を表す回路モデルに含まれる抵抗から、1つの端子以外の端子が開放されており、かつ抵抗値が閾値以下の抵抗を検出し、
前記回路モデルから検出された該抵抗を削除する、
設計支援方法。 - コンピュータに、
回路を表す回路モデルに含まれる抵抗から、1つの端子以外の端子が開放されており、かつ抵抗値が閾値以下の抵抗を検出し、
前記回路モデルから検出された該抵抗を削除する、
処理を実行させる設計支援プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013054773A JP6036429B2 (ja) | 2013-03-18 | 2013-03-18 | 設計支援装置、設計支援プログラム、および設計支援方法 |
US14/101,973 US8904328B2 (en) | 2013-03-18 | 2013-12-10 | Support apparatus and design support method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013054773A JP6036429B2 (ja) | 2013-03-18 | 2013-03-18 | 設計支援装置、設計支援プログラム、および設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014182430A JP2014182430A (ja) | 2014-09-29 |
JP6036429B2 true JP6036429B2 (ja) | 2016-11-30 |
Family
ID=51534602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013054773A Active JP6036429B2 (ja) | 2013-03-18 | 2013-03-18 | 設計支援装置、設計支援プログラム、および設計支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8904328B2 (ja) |
JP (1) | JP6036429B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101943082B1 (ko) * | 2014-01-23 | 2019-04-18 | 한국전자통신연구원 | 무선 전력 송신 장치, 무선 전력 수신 장치, 및 무선 전력 전송 시스템 |
US10235485B1 (en) * | 2016-09-27 | 2019-03-19 | Altera Corporation | Partial reconfiguration debugging using hybrid models |
JP2018120259A (ja) * | 2017-01-23 | 2018-08-02 | 富士通株式会社 | 回路遅延解析装置、回路遅延解析方法、および回路遅延解析プログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2960442B2 (ja) * | 1989-09-14 | 1999-10-06 | 株式会社日立製作所 | 回路抽出方法 |
JPH09325982A (ja) * | 1996-06-06 | 1997-12-16 | Mitsubishi Electric Corp | 回路シミュレーション装置 |
US20060117274A1 (en) * | 1998-08-31 | 2006-06-01 | Tseng Ping-Sheng | Behavior processor system and method |
JP2001101245A (ja) | 1999-09-28 | 2001-04-13 | Nec Ic Microcomput Syst Ltd | 設計支援装置及び設計支援方法 |
US6671862B1 (en) * | 2002-08-07 | 2003-12-30 | Hewlett-Packard Development Company, L.P. | Method and apparatus for simplifying a circuit model |
JP2006031297A (ja) * | 2004-07-15 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路における特性検証用ネットリストの生成方法 |
JP4313288B2 (ja) * | 2004-11-19 | 2009-08-12 | 富士通株式会社 | 遅延特性評価のための回路シミュレーション方法、回路シミュレーションプログラム及び回路シミュレーション装置 |
US7886237B2 (en) * | 2006-05-19 | 2011-02-08 | International Business Machines Corporation | Method of generating a functional design structure |
US8351168B2 (en) * | 2010-04-27 | 2013-01-08 | Freescale Semiconductor, Inc. | Open circuit detector and method therefore |
CN102798787B (zh) * | 2011-05-24 | 2014-12-10 | 宸鸿光电科技股份有限公司 | 电子设备及其断路检测系统与断路检测方法 |
-
2013
- 2013-03-18 JP JP2013054773A patent/JP6036429B2/ja active Active
- 2013-12-10 US US14/101,973 patent/US8904328B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8904328B2 (en) | 2014-12-02 |
JP2014182430A (ja) | 2014-09-29 |
US20140282333A1 (en) | 2014-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8799837B2 (en) | Optimizing a netlist circuit representation by leveraging binary decision diagrams to perform rewriting | |
JP5935544B2 (ja) | 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム | |
JP2004501438A (ja) | 集積回路検証用の高精度タイミングモデル | |
JP4946573B2 (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
CN107203676B (zh) | 用以提升集成电路设计的时序性能的方法及数据处理系统 | |
US7856608B2 (en) | Method and apparatus for generating current source noise model for creating semiconductor device model used in power supply noise analysis | |
JP6036429B2 (ja) | 設計支援装置、設計支援プログラム、および設計支援方法 | |
US9721059B1 (en) | Post-layout thermal-aware integrated circuit performance modeling | |
TW201738789A (zh) | 電腦可讀存儲介質及積體電路的電壓降和電遷移的分析方法 | |
JP5699768B2 (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
US20170140090A1 (en) | Analysis of coupled noise for integrated circuit design | |
US7367005B2 (en) | Method and apparatus for designing a layout, and computer product | |
JP4706738B2 (ja) | 遅延解析装置、遅延解析方法、及びプログラム | |
JP5785725B2 (ja) | 電力見積装置、電力見積方法及びプログラム | |
US20170371983A1 (en) | Optimizing the layout of circuits based on multiple design constraints | |
US8818784B1 (en) | Hardware description language (HDL) incorporating statistically derived data and related methods | |
US8849440B2 (en) | Manufacturing control based on a final design structure incorporating both layout and client-specific manufacturing information | |
US8713503B2 (en) | Assisting apparatus, method, and program for checking crosstalk noise between hierarchized modules in a semiconductor circuit | |
US10885248B1 (en) | Method for modeling glitches during circuit simulation | |
US10552570B2 (en) | Pessimism reduction in hierarchical blockage aggressors using estimated resistor and capacitor values | |
JP4881769B2 (ja) | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム | |
US9563736B2 (en) | Placement aware functional engineering change order extraction | |
US20160179634A1 (en) | Design structure for reducing power consumption for memory device | |
US8612913B1 (en) | Automated approach to planning critical signals and busses | |
JP2013524302A (ja) | 精度を調節可能なマクロモデル電力解析のための方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6036429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |