JP2960442B2 - 回路抽出方法 - Google Patents
回路抽出方法Info
- Publication number
- JP2960442B2 JP2960442B2 JP1237050A JP23705089A JP2960442B2 JP 2960442 B2 JP2960442 B2 JP 2960442B2 JP 1237050 A JP1237050 A JP 1237050A JP 23705089 A JP23705089 A JP 23705089A JP 2960442 B2 JP2960442 B2 JP 2960442B2
- Authority
- JP
- Japan
- Prior art keywords
- net
- circuit
- gate
- circuit data
- nets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路シミユレータの入力となる回路データを
マスクレイアウトパターンより抽出する回路抽出システ
ムに関係し、特に回路の一部分のみを抜き出して回路シ
ミユレーシヨンに用いるデータを作成する場合に好適な
回路抽出方法である。
マスクレイアウトパターンより抽出する回路抽出システ
ムに関係し、特に回路の一部分のみを抜き出して回路シ
ミユレーシヨンに用いるデータを作成する場合に好適な
回路抽出方法である。
LSIを設計する際にはチツプの試作前に回路特性の不
良を検出し、対策することが重要である。そこで、マス
クレイアウトパターンから、回路シミユレータの入力と
なる回路データを抽出し、特性の検証を行つている。一
方、回路の大規模化に伴い、抽出される回路データは莫
大な量となり、抽出された回路データをそのまま回路シ
ミユレータの入力にすると、回路シミユレーシヨンにお
いて莫大な計算機処理時間とメモリ量を要するという問
題がある。そこで、アイ・イー・イー・イー、第23回デ
ザイン・オートメーシヨン・コンフアレンス、1986年，
第418頁から第424頁（Proc.of IEEE 23rd DAC 1986 pp.
418〜424）のように、回路特性を検証したい、ある特定
の入力信号の組合せについて、信号伝播経路上の回路部
分の範囲をマスクレイアウトパターン上で指定し、その
範囲のマスクレイアウトパターンだけを入力として回路
データを抽出して回路シミユレーシヨンを行う方法があ
つた。
良を検出し、対策することが重要である。そこで、マス
クレイアウトパターンから、回路シミユレータの入力と
なる回路データを抽出し、特性の検証を行つている。一
方、回路の大規模化に伴い、抽出される回路データは莫
大な量となり、抽出された回路データをそのまま回路シ
ミユレータの入力にすると、回路シミユレーシヨンにお
いて莫大な計算機処理時間とメモリ量を要するという問
題がある。そこで、アイ・イー・イー・イー、第23回デ
ザイン・オートメーシヨン・コンフアレンス、1986年，
第418頁から第424頁（Proc.of IEEE 23rd DAC 1986 pp.
418〜424）のように、回路特性を検証したい、ある特定
の入力信号の組合せについて、信号伝播経路上の回路部
分の範囲をマスクレイアウトパターン上で指定し、その
範囲のマスクレイアウトパターンだけを入力として回路
データを抽出して回路シミユレーシヨンを行う方法があ
つた。
従来のマスクレイアウトパターン上で抽出する範囲を
指定する方法では、予めパターンと回路の対応づけが必
要であるため、この作業に時間がかかり、ミスを多発す
るという問題があつた。さらに、切り出した部分と取り
除いた部分間の寄生容量が無視されるために、精度の高
い回路シミユレーシヨンを行なうことができないという
問題があつた。
指定する方法では、予めパターンと回路の対応づけが必
要であるため、この作業に時間がかかり、ミスを多発す
るという問題があつた。さらに、切り出した部分と取り
除いた部分間の寄生容量が無視されるために、精度の高
い回路シミユレーシヨンを行なうことができないという
問題があつた。
本発明は上記問題点を解決するため、パターンと回路
の対応付けを予め実施する必要がなく、かつ、切り出し
た部分と取り除いた部分間の寄生容量を考慮して信号伝
播経路上の回路データだけを抽出できる回路抽出方法を
提供するものである。
の対応付けを予め実施する必要がなく、かつ、切り出し
た部分と取り除いた部分間の寄生容量を考慮して信号伝
播経路上の回路データだけを抽出できる回路抽出方法を
提供するものである。
本発明では、パターンと回路の対応付けが不要で、か
つ、切り出した部分と取り除いた部分間の寄生容量を考
慮するために、マスクパターンから回路全体を抽出し、
抽出した回路上で取り出す回路部分を指定して切り出す
方法を採用した。回路部分の指定方法は、（１）信号パ
ス単位の指定、（２）ゲート単位の指定、（３）ウイン
ドウ単位の指定の３通りを選択することができる。以下
に、上記３通りの回路部分指定方法を述べる。
つ、切り出した部分と取り除いた部分間の寄生容量を考
慮するために、マスクパターンから回路全体を抽出し、
抽出した回路上で取り出す回路部分を指定して切り出す
方法を採用した。回路部分の指定方法は、（１）信号パ
ス単位の指定、（２）ゲート単位の指定、（３）ウイン
ドウ単位の指定の３通りを選択することができる。以下
に、上記３通りの回路部分指定方法を述べる。
（１）信号パス単位の指定：切り出す回路をクリテイカ
ルパス等の信号パス単位で指定する場合の切り出し処理
は、以下の７つのステツプから成る。
ルパス等の信号パス単位で指定する場合の切り出し処理
は、以下の７つのステツプから成る。
（ａ）回路データを参照してネツト・ゲート間接続関係
テーブルを作成する。ただし、ここでいうネツトとは寄
生素子を取り除いたときに同電位となるノードの集りの
ことをいう。
テーブルを作成する。ただし、ここでいうネツトとは寄
生素子を取り除いたときに同電位となるノードの集りの
ことをいう。
（ｂ）ネツト・ゲート間接続関係テーブルよりネツト間
の接続関係を検出する。
の接続関係を検出する。
（ｃ）信号パスを構成するネツトを検出する。
（ｄ）信号パスを構成するゲートを検出する。
（ｅ）該ゲートに接続するネツトを検出する。
（ｆ）該ネツトに接続する全ての素子を取り出す。
（ｇ）切り口にあたるネツトに接続している素子につい
ては、これらの素子あるいはその接続状態に応じて、切
り口にあたる部分を抵抗性あるいは容量性に分類し、抵
抗性の素子は除去し、容量性の素子の一方を接地する。
すなわち、開放状態の抵抗が接続している場合は抵抗を
除去し、開放状態の容量が接続している場合は回路に接
続していない方の容量の端子を接地し、開放状態にタイ
オードが接続している場合はダイオードを除去し、開放
状態のMOSトランジスタが接続している場合はゲートが
切り出した回路に接続し、かつ、ソース，ドレインが接
続しないときにはNMOSのソースとドレインを接地し、PM
OSのソースとドレインを高電位の電源に接続してMOS容
量化し、ゲートが切り出された回路に接続しない場合は
除去し、開放状態のバイポーラトランジスタが接続して
いる場合は除去するなどして、近似的な負荷に置き換え
る。
ては、これらの素子あるいはその接続状態に応じて、切
り口にあたる部分を抵抗性あるいは容量性に分類し、抵
抗性の素子は除去し、容量性の素子の一方を接地する。
すなわち、開放状態の抵抗が接続している場合は抵抗を
除去し、開放状態の容量が接続している場合は回路に接
続していない方の容量の端子を接地し、開放状態にタイ
オードが接続している場合はダイオードを除去し、開放
状態のMOSトランジスタが接続している場合はゲートが
切り出した回路に接続し、かつ、ソース，ドレインが接
続しないときにはNMOSのソースとドレインを接地し、PM
OSのソースとドレインを高電位の電源に接続してMOS容
量化し、ゲートが切り出された回路に接続しない場合は
除去し、開放状態のバイポーラトランジスタが接続して
いる場合は除去するなどして、近似的な負荷に置き換え
る。
（２）ゲート単位の指定：切り出す回路をゲート単位で
指定する場合の切り出し処理は、以下の５つのステツプ
から成る。
指定する場合の切り出し処理は、以下の５つのステツプ
から成る。
（ａ）回路データを参照してネツト・ゲート間接続関係
テーブルを作成する。
テーブルを作成する。
（ｂ）ゲートが切り出す対象として指定されているゲー
トであるかを判断する。
トであるかを判断する。
（ｃ）指定されている場合には該ゲートに接続するネツ
トを検出する。
トを検出する。
（ｄ）該ネツトに接続する全ての素子を取り出す。
（ｅ）切り口にあたるネツトに接続している素子につい
ては、（１）の（ｇ）と同様の方法で処理する。
ては、（１）の（ｇ）と同様の方法で処理する。
（３）ウインドウ単位の指定：大規模回路においては、
計算機の処理時間，メモリ量の制限により、回路データ
を一括して処理，格納することが不可能となる。そこ
で、ゲートを、機能を構成するゲートの集合であるウイ
ンドウにまとめ、回路データを階層化することによつて
大規模回路に対処できるようにする。このようなウイン
ドウ単位で指定する場合の切り出し処理は、以下の５つ
のステツプから成る。
計算機の処理時間，メモリ量の制限により、回路データ
を一括して処理，格納することが不可能となる。そこ
で、ゲートを、機能を構成するゲートの集合であるウイ
ンドウにまとめ、回路データを階層化することによつて
大規模回路に対処できるようにする。このようなウイン
ドウ単位で指定する場合の切り出し処理は、以下の５つ
のステツプから成る。
（ａ）回路データを参照してネツト・ゲート間接続関係
テーブルを作成する。
テーブルを作成する。
（ｂ）ゲートが切り出すウインドウに含まれているかを
判断する。
判断する。
（ｃ）切り出すウインドウに含まれているゲートに接続
するネツトを検出する。
するネツトを検出する。
（ｄ）該ネツトに接続する全ての素子を取り出す。
（ｅ）切り口にあたるネツトに接続している素子につい
ては、（１）の（ｇ）と同様の方法で処理する。
ては、（１）の（ｇ）と同様の方法で処理する。
本発明によれば、レイアウトパターン全体から回路デ
ータを抽出してから、部分回路を取り出すため、予め回
路とパターンの対応を付ける必要がなく、切り出した回
路部分と取り除いた部分間の寄生容量を全て考慮して回
路シミユレーシヨンを行うことができるので、精度の高
い回路シミユレーシヨンを行うことができる。
ータを抽出してから、部分回路を取り出すため、予め回
路とパターンの対応を付ける必要がなく、切り出した回
路部分と取り除いた部分間の寄生容量を全て考慮して回
路シミユレーシヨンを行うことができるので、精度の高
い回路シミユレーシヨンを行うことができる。
第１図は回路特性検証のシステム構成図を表す。この
システムはレイアウトパターンから回路を抽出する抽出
部5aと抽出した回路から部分回路を取り出す切り出し部
5bと、切り出した回路の特性を求める回路シミユレーシ
ヨン部６から構成されている。本発明の回路抽出方法は
レイアウトパターンから抽出した回路より、特性を調べ
るのに必要な回路部分だけを取り出して、回路シミユレ
ータの入力となるデータを作成する回路切り出し部を設
けたことを特徴とするものである。
システムはレイアウトパターンから回路を抽出する抽出
部5aと抽出した回路から部分回路を取り出す切り出し部
5bと、切り出した回路の特性を求める回路シミユレーシ
ヨン部６から構成されている。本発明の回路抽出方法は
レイアウトパターンから抽出した回路より、特性を調べ
るのに必要な回路部分だけを取り出して、回路シミユレ
ータの入力となるデータを作成する回路切り出し部を設
けたことを特徴とするものである。
マスクパターンから抽出した回路より、回路の一部分
を切り出すときの指定方法として、信号パス単位の指
定，ゲート単位の指定，ウインドウ単位の指定の３通り
を考案した。
を切り出すときの指定方法として、信号パス単位の指
定，ゲート単位の指定，ウインドウ単位の指定の３通り
を考案した。
信号パス単位で回路を切り出す手順を第２図を用いて
説明する。本方法は以下のステツプから成る。
説明する。本方法は以下のステツプから成る。
（１）回路データの読み込み：マスクパターンから抽出
して作成したゲートレベルの回路データを読み込む。
（ステツプ11） （２）ネツト・ゲート間接続関係テーブルの生成：回路
データから全てのネツトとゲートの接続関係を求め、ネ
ツト・ゲート間接続関係テーブルを生成する。（ステツ
プ12） （３）ネツト間接続関係の検出：ネツトとゲートの接続
関係をもとにして２つのネツト間の接続関係と信号伝播
方向を検出する。（ステツプ13） （４）始点ネツトから終点ネツトへの切り出し信号パス
を構成するネツトの検出：取りだしたい信号パスの始点
ネツトと終点ネツトを指定し、そのパスに含まれるネツ
トを検出する。ネツトの検出方法を第３図で説明する。
信号パスの始点ネツトをネツトｉ、終点ネツトをネツト
ｊとする。（３）で求めたネツト間の接続関係をもとに
してネツトｉからネツトｋに信号パスがあるかどうかを
求める。（ステツプ23）信号パスが存在するときはネツ
トｋからネツトｊに信号パスがあるかどうか調べる。
（ステツプ24）このパスも存在するときネツトｋはネツ
トｉからネツトｊへのパスに含まれるものとして検出す
る。（ステツプ25）同様にして他のネツトに付いても調
べ、ネツトｉからネツトｊへのパスを構成するネツトを
すべて検出する。（ステツプ14） （５）信号パスを構成するゲートの検出：（４）で求め
た信号パス構成ネツト間に接続しているゲートを（２）
のネツト・ゲート接続関係テーブルより求める。（ステ
ツプ15） （６）ゲートに接続するネツトの検出：（５）で求めた
ゲートに接続するネツトを（１）のゲートレベル回路デ
ータより求める。（ステツプ16） （７）該ネツトに接続する全ての素子を取り出す。（ス
テツプ17） （８）開放状態の素子の近似変換：回路の一部分を切り
出した際に切り口のネツトに解放状態の素子が接続して
いるため、そこにつながつている素子を近似的な負荷に
置き換える。その時の近似変換の例を第４図に示す。
して作成したゲートレベルの回路データを読み込む。
（ステツプ11） （２）ネツト・ゲート間接続関係テーブルの生成：回路
データから全てのネツトとゲートの接続関係を求め、ネ
ツト・ゲート間接続関係テーブルを生成する。（ステツ
プ12） （３）ネツト間接続関係の検出：ネツトとゲートの接続
関係をもとにして２つのネツト間の接続関係と信号伝播
方向を検出する。（ステツプ13） （４）始点ネツトから終点ネツトへの切り出し信号パス
を構成するネツトの検出：取りだしたい信号パスの始点
ネツトと終点ネツトを指定し、そのパスに含まれるネツ
トを検出する。ネツトの検出方法を第３図で説明する。
信号パスの始点ネツトをネツトｉ、終点ネツトをネツト
ｊとする。（３）で求めたネツト間の接続関係をもとに
してネツトｉからネツトｋに信号パスがあるかどうかを
求める。（ステツプ23）信号パスが存在するときはネツ
トｋからネツトｊに信号パスがあるかどうか調べる。
（ステツプ24）このパスも存在するときネツトｋはネツ
トｉからネツトｊへのパスに含まれるものとして検出す
る。（ステツプ25）同様にして他のネツトに付いても調
べ、ネツトｉからネツトｊへのパスを構成するネツトを
すべて検出する。（ステツプ14） （５）信号パスを構成するゲートの検出：（４）で求め
た信号パス構成ネツト間に接続しているゲートを（２）
のネツト・ゲート接続関係テーブルより求める。（ステ
ツプ15） （６）ゲートに接続するネツトの検出：（５）で求めた
ゲートに接続するネツトを（１）のゲートレベル回路デ
ータより求める。（ステツプ16） （７）該ネツトに接続する全ての素子を取り出す。（ス
テツプ17） （８）開放状態の素子の近似変換：回路の一部分を切り
出した際に切り口のネツトに解放状態の素子が接続して
いるため、そこにつながつている素子を近似的な負荷に
置き換える。その時の近似変換の例を第４図に示す。
（ａ）抵抗は開放除去する。（ｂ）容量は切り出され
る回路に接続されていない方を接地する。（ｃ）ダイオ
ードは開放除去する。（ｄ）NMOSトランジスタはゲート
が切り出された回路に接続し、ソース，ドレインが接続
しない場合にはソース，ドレインを接地してMOS容量化
する。（ｅ）PMOSトランジスタはゲートが切り出された
回路に接続し、ソース，ドレインが接続しない場合には
ソース，ドレインを高電位の電源に接続してMOS容量化
する。（ｆ）MOSトランジスタはゲートが切り出された
回路に接続しない場合、開放除去する。（ｇ）バイポー
ラトランジスタは開放除去する。（ステツプ18） 以上のようにして信号パスを構成する回路部分を取り
出す。
る回路に接続されていない方を接地する。（ｃ）ダイオ
ードは開放除去する。（ｄ）NMOSトランジスタはゲート
が切り出された回路に接続し、ソース，ドレインが接続
しない場合にはソース，ドレインを接地してMOS容量化
する。（ｅ）PMOSトランジスタはゲートが切り出された
回路に接続し、ソース，ドレインが接続しない場合には
ソース，ドレインを高電位の電源に接続してMOS容量化
する。（ｆ）MOSトランジスタはゲートが切り出された
回路に接続しない場合、開放除去する。（ｇ）バイポー
ラトランジスタは開放除去する。（ステツプ18） 以上のようにして信号パスを構成する回路部分を取り
出す。
次に、第５図の回路図を用いて図中で斜線で示したネ
ツトN5からネツトN17に至る信号パスの回路部分を切り
出す場合について本実施例を説明する。この回路の回路
データは第８図に示すテーブルに格納されている。第８
図のテーブル（ａ）はネツトN9には該ネツトを入力とす
るゲートと出力するゲートが１つずつ存在する（NIN9＝
1,NON9＝１）ことを示し、それらのゲート番号がテーブ
ル（ｂ）の13行目から格納されている入力ゲートのゲー
トG7と出力ゲートのG3であることを示す。この回路デー
タから第９図に示すように、ネツトとゲートの接続関係
を求める。例えば、ネツトN9はゲートG7の入力となつて
いるので、第９図においてaG7，N9＝１とし、ネツトN9
はゲートG3の出力となつているのでaG3，N9＝２という
具合にネツト・ゲート間接続関係テーブルを作成する。
また、このテーブルを用いてネツトN1とゲートG7のよう
に１組以上のネツトとゲートを介して接続しているもの
を求め、aG7，N1＝１として該テーブルに情報を加え
る。次にこのネツト・ゲート間接続関係テーブルを用い
てネツト間の接続関係と信号伝播方向を求める。例え
ば、N1はゲートG3の入力となつていて、ネツトN9はゲー
トG3の出力となつているのでネツトN1とネツトN9は接続
していて、信号伝播方向がN1⇒N9であることが求められ
る。そこで、第10図に示すネツト間接続関係テーブルに
おいてbN1，N9＝１とし、他のネツトも同様にしてネツ
ト間接続関係テーブルを作成する。
ツトN5からネツトN17に至る信号パスの回路部分を切り
出す場合について本実施例を説明する。この回路の回路
データは第８図に示すテーブルに格納されている。第８
図のテーブル（ａ）はネツトN9には該ネツトを入力とす
るゲートと出力するゲートが１つずつ存在する（NIN9＝
1,NON9＝１）ことを示し、それらのゲート番号がテーブ
ル（ｂ）の13行目から格納されている入力ゲートのゲー
トG7と出力ゲートのG3であることを示す。この回路デー
タから第９図に示すように、ネツトとゲートの接続関係
を求める。例えば、ネツトN9はゲートG7の入力となつて
いるので、第９図においてaG7，N9＝１とし、ネツトN9
はゲートG3の出力となつているのでaG3，N9＝２という
具合にネツト・ゲート間接続関係テーブルを作成する。
また、このテーブルを用いてネツトN1とゲートG7のよう
に１組以上のネツトとゲートを介して接続しているもの
を求め、aG7，N1＝１として該テーブルに情報を加え
る。次にこのネツト・ゲート間接続関係テーブルを用い
てネツト間の接続関係と信号伝播方向を求める。例え
ば、N1はゲートG3の入力となつていて、ネツトN9はゲー
トG3の出力となつているのでネツトN1とネツトN9は接続
していて、信号伝播方向がN1⇒N9であることが求められ
る。そこで、第10図に示すネツト間接続関係テーブルに
おいてbN1，N9＝１とし、他のネツトも同様にしてネツ
ト間接続関係テーブルを作成する。
これらの処理を行つた後、指定された信号パスを構成
するネツトとゲートを求める。例えば、第５図の斜線で
示すように、信号パスの始点としてネツトN5が、終点と
してネツトN17が指定されたとする。このとき、第10図
に示すネツト間接続行列においてネツトN5からネツトN1
2にパスがあり（bN5，N12＝１）、ネツトN12からネツト
N17にもパスがあるので（bN12，N17＝１）ネツトN12は
指定された信号パスを構成するネツトであることが求め
られる。同様にして該信号パスを構成する全てのネツ
ト、N5,N8,N12,N15,N17を求める。これらを第６図の太
線の丸印で示した。次に、これらのネツトにはさまれて
いるゲートを求める。つまり、上記のいずれかのネツト
を入力、および、出力とするゲート（G2,G6,G8,G10）を
ネツト・ゲート間接続関係テーブルを用いて求める。こ
れらを第６図の太線の論理記号で示した。そして、該ゲ
ートに接続する全てのネツト（N5,N6,N8,N10,N12,N14,N
15,N17）を求め、これらのネツトに接続する全ての素子
を取り出す。最後に、切り口となつているネツトN10,N1
4に接続する開放状態の素子に関して、第４図に示す処
理を行う。切り出しを終えた状態が第７図である。
するネツトとゲートを求める。例えば、第５図の斜線で
示すように、信号パスの始点としてネツトN5が、終点と
してネツトN17が指定されたとする。このとき、第10図
に示すネツト間接続行列においてネツトN5からネツトN1
2にパスがあり（bN5，N12＝１）、ネツトN12からネツト
N17にもパスがあるので（bN12，N17＝１）ネツトN12は
指定された信号パスを構成するネツトであることが求め
られる。同様にして該信号パスを構成する全てのネツ
ト、N5,N8,N12,N15,N17を求める。これらを第６図の太
線の丸印で示した。次に、これらのネツトにはさまれて
いるゲートを求める。つまり、上記のいずれかのネツト
を入力、および、出力とするゲート（G2,G6,G8,G10）を
ネツト・ゲート間接続関係テーブルを用いて求める。こ
れらを第６図の太線の論理記号で示した。そして、該ゲ
ートに接続する全てのネツト（N5,N6,N8,N10,N12,N14,N
15,N17）を求め、これらのネツトに接続する全ての素子
を取り出す。最後に、切り口となつているネツトN10,N1
4に接続する開放状態の素子に関して、第４図に示す処
理を行う。切り出しを終えた状態が第７図である。
次に、ゲート単位で回路を切り出す処理手順を第11図
を用いて説明する。本方法は以下のステツプより成る。
を用いて説明する。本方法は以下のステツプより成る。
（１）回路データの読み込み：マスクパターンから抽出
して作成したゲートレベルの回路データを読み込む。
（ステツプ41） （２）ネツト・ゲート間接続関係テーブルの生成：回路
データから直接接続しているネツトとゲートの接続関係
を求め、ネツト・ゲート間接続関係テーブルを生成す
る。（ステツプ42） （３）ゲートの判定：ゲートが切り出す対象として指定
されているかどうかを判定する。（ステツプ43） （４）ゲートの切り出し：切り出す対象として指定され
ている場合にはゲートを切り出す対象として（ステツプ
44）、指定されていない場合には削除する。（ステツプ
49） ステツプ43,44および49を全ゲートに対して繰り返
す。（ステツプ45） （５）接続するネツトの切り出し：切り出す対象となつ
ているゲートに接続するネツトを検出する。（ステツプ
46） （６）該ネツトに接続する素子を全て取り出す。（ステ
ツプ47） （７）開放状態の素子の近似変換：切り出されたネツト
に接続する開放状態の素子を近似的な負荷に置き換え
る。（ステツプ48） 第12図の回路図を用いてこの例を説明する。回路図に
おいて太線で示したゲートG7,G8,G9とG10を切り出すゲ
ートとして指定したとする。このときに、まず、ゲート
G7,G8,G9とG10に接続するネツトをネツト・ゲート間接
続関係テーブルを用いて求め、これらのネツトに接続す
る全ての素子を取り出す。切り口にあたるネツト（N9,N
10,N11,N12）に接続する開放状態の素子について第４図
に示す処理を行う。切り出しを終えた状態が第13図であ
る。
して作成したゲートレベルの回路データを読み込む。
（ステツプ41） （２）ネツト・ゲート間接続関係テーブルの生成：回路
データから直接接続しているネツトとゲートの接続関係
を求め、ネツト・ゲート間接続関係テーブルを生成す
る。（ステツプ42） （３）ゲートの判定：ゲートが切り出す対象として指定
されているかどうかを判定する。（ステツプ43） （４）ゲートの切り出し：切り出す対象として指定され
ている場合にはゲートを切り出す対象として（ステツプ
44）、指定されていない場合には削除する。（ステツプ
49） ステツプ43,44および49を全ゲートに対して繰り返
す。（ステツプ45） （５）接続するネツトの切り出し：切り出す対象となつ
ているゲートに接続するネツトを検出する。（ステツプ
46） （６）該ネツトに接続する素子を全て取り出す。（ステ
ツプ47） （７）開放状態の素子の近似変換：切り出されたネツト
に接続する開放状態の素子を近似的な負荷に置き換え
る。（ステツプ48） 第12図の回路図を用いてこの例を説明する。回路図に
おいて太線で示したゲートG7,G8,G9とG10を切り出すゲ
ートとして指定したとする。このときに、まず、ゲート
G7,G8,G9とG10に接続するネツトをネツト・ゲート間接
続関係テーブルを用いて求め、これらのネツトに接続す
る全ての素子を取り出す。切り口にあたるネツト（N9,N
10,N11,N12）に接続する開放状態の素子について第４図
に示す処理を行う。切り出しを終えた状態が第13図であ
る。
次に、ウインドウを指定して、該ウインドウに属する
部分の回路を取り出すときの処理手順を第14図を用いて
説明する。本方法は以下のステツプより成る。
部分の回路を取り出すときの処理手順を第14図を用いて
説明する。本方法は以下のステツプより成る。
（１）回路データの読み込み：マスクパターンから抽出
して作成したゲートレベルの回路データを読み込む。
（ステツプ61） （２）ネツト・ゲート間接続関係テーブルの生成：回路
データから直接接続しているネツトとゲートの接続関係
を求め、ネツト・ゲート間接続関係テーブルを生成す
る。（ステツプ62） （３）ゲートの判定：ゲートが指定されたウインドウ内
に存在するかどうか判定する。（ステツプ63） （４）ゲートの切り出し：ゲートが指定されたウインド
ウに存在する場合には該ゲートを切り出す対象とし（ス
テツプ64）、存在しない場合には削除する。（ステツプ
69） ステツプ63,64および69を全ゲートに対して繰り返
す。（ステツプ65） （５）ゲートに接続するネツトの検出：切り出す対象と
なつているゲートに接するネツトを検出する。（ステツ
プ66）。
して作成したゲートレベルの回路データを読み込む。
（ステツプ61） （２）ネツト・ゲート間接続関係テーブルの生成：回路
データから直接接続しているネツトとゲートの接続関係
を求め、ネツト・ゲート間接続関係テーブルを生成す
る。（ステツプ62） （３）ゲートの判定：ゲートが指定されたウインドウ内
に存在するかどうか判定する。（ステツプ63） （４）ゲートの切り出し：ゲートが指定されたウインド
ウに存在する場合には該ゲートを切り出す対象とし（ス
テツプ64）、存在しない場合には削除する。（ステツプ
69） ステツプ63,64および69を全ゲートに対して繰り返
す。（ステツプ65） （５）ゲートに接続するネツトの検出：切り出す対象と
なつているゲートに接するネツトを検出する。（ステツ
プ66）。
（６）該ネツトに接続する全ての素子を取り出す。（ス
テツプ67） （７）開放状態の素子の近似変換：切り出されたネツト
に接続する開放状態の素子を近似的な負荷に置き換え
る。（ステツプ68） 次に、第15図の回路図を用いて本実施例を説明する。
第15図の回路において太い破線で示したウインドウW2を
指定したとする。第15図の細い破線で囲つた領域は、他
のウインドウW1,W3を示す。ゲートG7,G8,G9,G10は該ウ
インドウW2に属するのでこれらのゲートに接続するネツ
トをネツト・ゲート間接続関係テーブル回路データを用
いて求め、これらのネツトに接続する全ての素子を取り
出す。切り口にあたるネツト（N9,N10,N11,N12）に接続
している開放状態の素子について第４図に示す処理を行
う。切り出しを終えた状態が第16図である。
テツプ67） （７）開放状態の素子の近似変換：切り出されたネツト
に接続する開放状態の素子を近似的な負荷に置き換え
る。（ステツプ68） 次に、第15図の回路図を用いて本実施例を説明する。
第15図の回路において太い破線で示したウインドウW2を
指定したとする。第15図の細い破線で囲つた領域は、他
のウインドウW1,W3を示す。ゲートG7,G8,G9,G10は該ウ
インドウW2に属するのでこれらのゲートに接続するネツ
トをネツト・ゲート間接続関係テーブル回路データを用
いて求め、これらのネツトに接続する全ての素子を取り
出す。切り口にあたるネツト（N9,N10,N11,N12）に接続
している開放状態の素子について第４図に示す処理を行
う。切り出しを終えた状態が第16図である。
大規模な回路を扱う場合には、回路抽出，回路シミユ
レーシヨンを行う際の計算機使用メモリ量を節約するた
め、回路データの構造を階層化すると有効である。例え
ば、第15図に示すように、回路全体を回路の機能などに
応じて３つのサブ回路W1,W2,W3に用けることによつて階
層化する。この場合には次の方法で指定した信号パスを
構成する回路部分を取り出すことができる。このときの
手順を第17図を用いて説明する。
レーシヨンを行う際の計算機使用メモリ量を節約するた
め、回路データの構造を階層化すると有効である。例え
ば、第15図に示すように、回路全体を回路の機能などに
応じて３つのサブ回路W1,W2,W3に用けることによつて階
層化する。この場合には次の方法で指定した信号パスを
構成する回路部分を取り出すことができる。このときの
手順を第17図を用いて説明する。
（１）回路データの読み込み：マスクパターンから抽出
して作成したゲートレベルの回路データを読み込む。
（ステツプ81） （２）ネツト・ゲート間接続関係テーブルの生成：回路
データを階層化した際のゲートの集合であるサブ回路ご
とに回路データから全てのネツトとゲートの接続関係を
求め、ネツト・ゲート間接続関係テーブルを生成する。
（ステツプ82） （３）ネツト間接続関係の検出：ネツトとゲートの接続
関係をもとにしてサブ回路ごとに２つのネツト間の接続
関係と信号方向を検出する。（ステツプ83） ステツプ81,82および83を全サブ回路に対して繰返
す。（ステツプ84） （４）インターフエースネツト間接続関係の検出：ネツ
ト間の接続関係をもとにして、サブ回路間を接続するネ
ツトである。インターフエースネツト間の全ての接続関
係と信号方向を検出する。（ステツプ85） （５）インターフエースネツト間接続関係の検出：取り
出したい信号パスの始点ネツトと終点ネツトを指定し、
その信号パスに含まれるインターフエースネツトを検出
する。（ステツプ86） （６）ネツト間接続関係の検出：（５）で求めたインタ
ーフエースネツト間の信号パスを構成するネツトを検出
する。（ステツプ87） （７）信号パスを構成するゲートの検出：（６）で求め
た信号パス構成ネツト間に接続しているゲートを（２）
のネツト・ゲート間接続関係テーブルより求める。（ス
テツプ88） （８）ゲートに接続するネツトの検出：（４）で求めた
ゲートに接続するネツトを（１）のゲートレベル回路デ
ータより求める。（ステツプ89） ステツプ87,88および89を全サブ回路に対して繰返
す。（ステツプ90） （９）素子の取りだし：該ネツトに接続する全ての素子
を取り出す。（ステツプ91） （10）開放状態の素子の近似変換：切り出されたネツト
に接続する開放状態の素子を近似的な負荷に置き換え
る。（ステツプ92） 次に、第18図に示す３つのサブ回路から成る回路例を
用いて本実施例の方法でネツトNC2からネツトNB9に至る
信号パスを構成する回路部分を切り出す方法を説明す
る。マスクパターンの段階で回路全体を３つのウインド
ウに分割してから抽出したときのそれぞれのウインドウ
に対する回路データは第19図に示すテーブルに格納され
ている。この回路データからそれぞれのウインドウごと
に全てのゲートとネツトの接続関係を求め、第20図に示
すネツト・ゲート間接続関係テーブルを作成する。作成
したネット・ゲート間接続関係テーブルをもとにして、
各ウインドウ内のネツト同士の接続関係を求め、第21図
に示すネツト間接続関係テーブルを作成する。次にネツ
ト間接続関係テーブルより、第25図に示すように、ウイ
ンドウ間を接続するネツトであるインターフエースネツ
トとウインドウ内のネツトの対応関係を全て求め、これ
と第21図を用いて第22図のインターフエースネツト間接
続関係テーブルを作成する。次に、切り出す信号パスの
始点ネツトと終点ネツトに対応するインターフエースネ
ツトを求め（NI5,NI13）、NI5からNI13に至る信号パス
を構成するインターフエースネツトを求める（NI5,NI1
1,NI13）。求めたインターフエースネツト間の信号パス
を構成するネツトをウインドウ毎に検索する。例えば、
ウインドウW3に関しては、NI5からNI11に至るパスが含
まれているので、NI5に含まれているネツトNC2からNI11
に含まれているネツトNC6に至るパスを構成するネツト
を求める（NC2,NC4,NC6）。次にこれらのネツトにはさ
まれるゲートをネツト・ゲート間接続テーブルより求め
（GC1,GC3）、求めたゲートに接続するネツトを求める
（NC2,NC3,NC4,NC6）。
して作成したゲートレベルの回路データを読み込む。
（ステツプ81） （２）ネツト・ゲート間接続関係テーブルの生成：回路
データを階層化した際のゲートの集合であるサブ回路ご
とに回路データから全てのネツトとゲートの接続関係を
求め、ネツト・ゲート間接続関係テーブルを生成する。
（ステツプ82） （３）ネツト間接続関係の検出：ネツトとゲートの接続
関係をもとにしてサブ回路ごとに２つのネツト間の接続
関係と信号方向を検出する。（ステツプ83） ステツプ81,82および83を全サブ回路に対して繰返
す。（ステツプ84） （４）インターフエースネツト間接続関係の検出：ネツ
ト間の接続関係をもとにして、サブ回路間を接続するネ
ツトである。インターフエースネツト間の全ての接続関
係と信号方向を検出する。（ステツプ85） （５）インターフエースネツト間接続関係の検出：取り
出したい信号パスの始点ネツトと終点ネツトを指定し、
その信号パスに含まれるインターフエースネツトを検出
する。（ステツプ86） （６）ネツト間接続関係の検出：（５）で求めたインタ
ーフエースネツト間の信号パスを構成するネツトを検出
する。（ステツプ87） （７）信号パスを構成するゲートの検出：（６）で求め
た信号パス構成ネツト間に接続しているゲートを（２）
のネツト・ゲート間接続関係テーブルより求める。（ス
テツプ88） （８）ゲートに接続するネツトの検出：（４）で求めた
ゲートに接続するネツトを（１）のゲートレベル回路デ
ータより求める。（ステツプ89） ステツプ87,88および89を全サブ回路に対して繰返
す。（ステツプ90） （９）素子の取りだし：該ネツトに接続する全ての素子
を取り出す。（ステツプ91） （10）開放状態の素子の近似変換：切り出されたネツト
に接続する開放状態の素子を近似的な負荷に置き換え
る。（ステツプ92） 次に、第18図に示す３つのサブ回路から成る回路例を
用いて本実施例の方法でネツトNC2からネツトNB9に至る
信号パスを構成する回路部分を切り出す方法を説明す
る。マスクパターンの段階で回路全体を３つのウインド
ウに分割してから抽出したときのそれぞれのウインドウ
に対する回路データは第19図に示すテーブルに格納され
ている。この回路データからそれぞれのウインドウごと
に全てのゲートとネツトの接続関係を求め、第20図に示
すネツト・ゲート間接続関係テーブルを作成する。作成
したネット・ゲート間接続関係テーブルをもとにして、
各ウインドウ内のネツト同士の接続関係を求め、第21図
に示すネツト間接続関係テーブルを作成する。次にネツ
ト間接続関係テーブルより、第25図に示すように、ウイ
ンドウ間を接続するネツトであるインターフエースネツ
トとウインドウ内のネツトの対応関係を全て求め、これ
と第21図を用いて第22図のインターフエースネツト間接
続関係テーブルを作成する。次に、切り出す信号パスの
始点ネツトと終点ネツトに対応するインターフエースネ
ツトを求め（NI5,NI13）、NI5からNI13に至る信号パス
を構成するインターフエースネツトを求める（NI5,NI1
1,NI13）。求めたインターフエースネツト間の信号パス
を構成するネツトをウインドウ毎に検索する。例えば、
ウインドウW3に関しては、NI5からNI11に至るパスが含
まれているので、NI5に含まれているネツトNC2からNI11
に含まれているネツトNC6に至るパスを構成するネツト
を求める（NC2,NC4,NC6）。次にこれらのネツトにはさ
まれるゲートをネツト・ゲート間接続テーブルより求め
（GC1,GC3）、求めたゲートに接続するネツトを求める
（NC2,NC3,NC4,NC6）。
同様にして、ウインドウW2においてインターフエース
ネツトNI11からNI13に至る信号パスを構成するネツトと
ゲートを求め、最後に切り出した回路の切り口になつて
いるネツトに接続する開放状態の素子を近似的な負荷に
置き換える。切り出しを終えた状態を第23図に示す。
ネツトNI11からNI13に至る信号パスを構成するネツトと
ゲートを求め、最後に切り出した回路の切り口になつて
いるネツトに接続する開放状態の素子を近似的な負荷に
置き換える。切り出しを終えた状態を第23図に示す。
以上のようにして階層化構造になつている回路データ
から信号パスを構成する回路部分を取り出す。
から信号パスを構成する回路部分を取り出す。
また、大規模回路適用時に回路切り出し処理で使用す
るメモリ量を節約するため、第10図の行列の代わりに第
24図に示す行列を用いる。例えば、ネツトN1からパスの
あるネツトは４つ存在し（Ci＝４）、それらのネツトN
o.はテーブル（ｂ）の１行目（Pi＝１）から格納されて
いるN1,N9,N13,N16であることを示す。
るメモリ量を節約するため、第10図の行列の代わりに第
24図に示す行列を用いる。例えば、ネツトN1からパスの
あるネツトは４つ存在し（Ci＝４）、それらのネツトN
o.はテーブル（ｂ）の１行目（Pi＝１）から格納されて
いるN1,N9,N13,N16であることを示す。
本発明の回路切り出し方法によれば、パターンと回路
の対応付けが不要で、全ての寄生素子を考慮して部分回
路を取りだすことができる。それによつて、部分回路を
取り出す際に要する工数を少なくすることができ、か
つ、精度の高いシミユレーシヨンを行うことができる。
の対応付けが不要で、全ての寄生素子を考慮して部分回
路を取りだすことができる。それによつて、部分回路を
取り出す際に要する工数を少なくすることができ、か
つ、精度の高いシミユレーシヨンを行うことができる。
第１図は回路特性を検証するシステムの構成図、第２図
は信号パス単位で回路切り出しを行うときのフローチヤ
ート、第３図は信号パスを構成するネツトを検出すると
きのフローチヤート、第４図は部分回路を取り出した
際、切り口となるネツトに接続する開放状態の素子の近
似変換方法、第５図，第12図，第15図，第18図は回路切
り出しを行う前の回路の回路図、第６図，第23図は信号
パスを構成するゲートとネツトを検出した状態の回路
図、第７図は信号パスを切り出した状態の回路図、第８
図，第19図はマスクパターンより抽出して作成した回路
データ構造、第９図，第20図はネツトとゲートの接続デ
ータ構造図、第10図，第21図，第24図はネツト間の接続
関係と信号方向を表すデータ構造図、第11図はゲート単
位で回路の切り出しを行うときのフローチヤート、第13
図はゲートを指定して切り出した状態の回路図、第14図
はウインドウ単位で回路切り出しを行うときのフローチ
ヤート、第16図はウインドウを指定して切り出した状態
の回路図、第17図は階層化構造になつている回路データ
において、信号パス単位で回路の切り出しを行うときの
フローチヤート、第22図はインターフエースネツト間の
接続関係と信号の伝播方向を表すデータ構造図を表す。
第25図はインターフエースネツトとウインドウ内のネツ
トの対応関係を示す図。１……レイアウトパターンデー
タ、２……処理装置、３……抽出回路データ、４……切
り出し回路データ、５……回路抽出プログラム、６……
回路シミユレータ。
は信号パス単位で回路切り出しを行うときのフローチヤ
ート、第３図は信号パスを構成するネツトを検出すると
きのフローチヤート、第４図は部分回路を取り出した
際、切り口となるネツトに接続する開放状態の素子の近
似変換方法、第５図，第12図，第15図，第18図は回路切
り出しを行う前の回路の回路図、第６図，第23図は信号
パスを構成するゲートとネツトを検出した状態の回路
図、第７図は信号パスを切り出した状態の回路図、第８
図，第19図はマスクパターンより抽出して作成した回路
データ構造、第９図，第20図はネツトとゲートの接続デ
ータ構造図、第10図，第21図，第24図はネツト間の接続
関係と信号方向を表すデータ構造図、第11図はゲート単
位で回路の切り出しを行うときのフローチヤート、第13
図はゲートを指定して切り出した状態の回路図、第14図
はウインドウ単位で回路切り出しを行うときのフローチ
ヤート、第16図はウインドウを指定して切り出した状態
の回路図、第17図は階層化構造になつている回路データ
において、信号パス単位で回路の切り出しを行うときの
フローチヤート、第22図はインターフエースネツト間の
接続関係と信号の伝播方向を表すデータ構造図を表す。
第25図はインターフエースネツトとウインドウ内のネツ
トの対応関係を示す図。１……レイアウトパターンデー
タ、２……処理装置、３……抽出回路データ、４……切
り出し回路データ、５……回路抽出プログラム、６……
回路シミユレータ。
フロントページの続き (56)参考文献 特開 昭63−291169（ＪＰ，Ａ) 名野隆夫、外２名、”マスクパターン 解析プログラム「ＭＡＳＰＡＣ」”，Ｓ ＡＮＹＯ ＴＥＣＨＮＩＣＡＬ ＲＥＶ ＩＥＷ、三洋電機株式会社、1985年、Ｖ ｏｌ．17、Ｎｏ．２、ｐ．90〜95 (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (8)
- 【請求項１】LSIのレイアウトパターンからゲートレベ
ルの回路データを抽出し、該回路データの回路部分を指
定して、所望の回路特性のシミュレーションに必要な部
分回路のデータを切り出す回路抽出方法であって、 前記回路データの切り出し方法の指定のため、所望の信
号パスの始点ネットと終点ネットを指定し、 前記回路データより前記部分回路データを切り出し、 前記切り出した部分回路データにおいて、切り口のネッ
トに接続する解放状態の素子を近似的な負荷に置き換え
ることを特徴とする回路抽出方法。 - 【請求項２】前記回路データの切り出しの指定方法が、
切り出す対象のゲートを指定する方法、又は前記回路を
機能単位に分けたウインドウを指定する方法のいずれ
か、又は前記信号パスの始点ネットと終点ネットを指定
する方法と前記２つの方法とのいずれかの複数の方法の
組み合わせを指定することを特徴とする請求項１に記載
の回路抽出方法。 - 【請求項３】前記解放状態の素子の近似的な負荷の置き
換えは、素子あるいはその接続状態が抵抗性ならば素子
を削除し、容量性ならば素子の一方を接地することを特
徴とする請求項１に記載の回路抽出方法。 - 【請求項４】前記所望の信号パスの始点ネットと終点ネ
ットを指定し、前記回路データより前記部分回路データ
を切り出す処理が、 前記回路データを参照してネットとゲート間の全ての接
続関係を格納するネット・ゲート間接続関係テーブルを
作成するステップと、 前記ネット・ゲート間接続関係テーブルからネット間の
接続関係を検出するステップと、 指定した前記始点ネットから前記終点ネットへの信号パ
スを構成するネットを検出するステップと、 前記信号パスを構成するゲートを検出するステップと、 前記検出したゲートに接続するネットを検出するステッ
プと、 前記検出したネットに接続する全ての素子を取り出すス
テップとを含むことを特徴とする請求項１に記載の回路
抽出方法。 - 【請求項５】前記切り出す対象のゲートを指定して、前
記回路データより前記部分回路データを切り出す処理
が、 前記回路データを参照してネットとゲート間の全ての接
続関係を格納するネット・ゲート間接続関係テーブルを
作成するステップと、 切り出す対象のゲートを判定するステップと、 前記切り出すゲートに接続するネットを検出するステッ
プと、 前記検出したネットに接続する全ての素子を切り出すス
テップとを含むことを特徴とする請求項２に記載の回路
抽出方法。 - 【請求項６】前記回路を機能単位に分けたウインドウを
指定して、前記回路データより前記部分回路データを切
り出す処理が、 前記回路データを参照してネットとゲート間の全ての接
続関係を格納するネット・ゲート間接続関係テーブルを
作成するステップと、 ゲートが前記指定したウインドウに含まれているかを判
断するステップと、 前記ウインドウに含まれているゲートに接続するネット
を検出するステップと、 前記検出したネットに接続する全ての素子を切り出すス
テップとを含むことを特徴とする請求項２に記載の回路
抽出方法。 - 【請求項７】前記切り口のネットに接続する解放状態の
素子を近似的な負荷に置き換える処理が、 前記切り口のネットに解放状態の抵抗が接続している場
合は該抵抗を除去し、 前記切り口のネットに解放状態の容量が接続している場
合は該容量の回路に接続していない方の端子を接地し、 前記切り口のネットに解放状態のダイオードが接続して
いる場合は該ダイオードを除去し、 前記切り口のネットに解放状態のMOSトランジスタが接
続している場合は、ゲートが切り出した回路に接続し、
ソース、ドレインが接続しない場合にはNMOSのソース、
ドレインを接地し、PMOSのソース、ドレインを高電位の
電源に接続してMOS容量化し、ゲートが切り出された回
路に接続しない場合は除去し、 又は、前記切り口のネットに解放状態のバイポーラトラ
ンジスタが接続している場合は除去することを特徴とす
る請求項１乃至請求項６のいずれかの請求項に記載の回
路抽出方法。 - 【請求項８】前記ネットは、寄生素子を取り除いたとき
に同電位となるノードの集まりのことを表すことを特徴
とする請求項１乃至請求項７のいずれかの請求項に記載
の回路抽出方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1237050A JP2960442B2 (ja) | 1989-09-14 | 1989-09-14 | 回路抽出方法 |
| US07/577,434 US5416717A (en) | 1989-09-06 | 1990-09-04 | Circuit simulation method for a circuit realized by an LSI layout pattern based upon a circuit of a logic gate level realized by the layout pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1237050A JP2960442B2 (ja) | 1989-09-14 | 1989-09-14 | 回路抽出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03100868A JPH03100868A (ja) | 1991-04-25 |
| JP2960442B2 true JP2960442B2 (ja) | 1999-10-06 |
Family
ID=17009668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1237050A Expired - Fee Related JP2960442B2 (ja) | 1989-09-06 | 1989-09-14 | 回路抽出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2960442B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6036429B2 (ja) * | 2013-03-18 | 2016-11-30 | 富士通株式会社 | 設計支援装置、設計支援プログラム、および設計支援方法 |
-
1989
- 1989-09-14 JP JP1237050A patent/JP2960442B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 名野隆夫、外２名、"マスクパターン解析プログラム「ＭＡＳＰＡＣ」"，ＳＡＮＹＯ ＴＥＣＨＮＩＣＡＬ ＲＥＶＩＥＷ、三洋電機株式会社、１９８５年、Ｖｏｌ．１７、Ｎｏ．２、ｐ．９０〜９５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03100868A (ja) | 1991-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6523149B1 (en) | Method and system to improve noise analysis performance of electrical circuits | |
| US6701289B1 (en) | Method and apparatus for using a placement tool to manipulate cell substitution lists | |
| US20070094622A1 (en) | Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages | |
| US5726903A (en) | Method and apparatus for resolving conflicts between cell substitution recommendations provided by a drive strength adjust tool | |
| JP3022315B2 (ja) | 回路抽出方法 | |
| JP4586926B2 (ja) | 回路検証装置、回路検証プログラムおよび回路検証方法 | |
| US5920489A (en) | Method and system for modeling the behavior of a circuit | |
| JPH0760445B2 (ja) | 論理回路網の構成を最適化する方法 | |
| US6237132B1 (en) | Toggle based application specific core methodology | |
| US6112022A (en) | Method for simulating ULSI/VLSI circuit designs | |
| US5416717A (en) | Circuit simulation method for a circuit realized by an LSI layout pattern based upon a circuit of a logic gate level realized by the layout pattern | |
| US20030061581A1 (en) | Method of evaluating test cases in a simulation environment by harvesting | |
| KR20080079558A (ko) | 회로 모델 축소 해석 방법 및 컴퓨터로 읽을 수 있는 매체 | |
| US20040015338A1 (en) | Method and apparatus for automated signal integrity checking | |
| JP2001014368A (ja) | クロック解析装置およびクロック解析方法 | |
| US11574101B2 (en) | Techniques for providing optimizations based on categories of slack in timing paths | |
| US7379855B1 (en) | Method and apparatus for timing modeling | |
| JP2960442B2 (ja) | 回路抽出方法 | |
| JP3195031B2 (ja) | テスト仕様生成方法及び半導体装置検査装置及び半導体装置検査方法 | |
| JP3862882B2 (ja) | 回路データ縮約方法及び回路シミュレーション方法 | |
| CN116467989A (zh) | 电路分析方法、装置、电子设备和存储介质 | |
| US6912473B2 (en) | Method for verifying cross-sections | |
| JP4072884B2 (ja) | 回路シミュレーション装置および回路シミュレーション方法、並びにその手順を記憶させた記憶媒体 | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| US6536021B2 (en) | Method and system for representing hierarchical extracted resistance-capacitance files of a circuit model |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |