JP2003216676A

JP2003216676A - 回路システムのシミュレーション方法

Info

Publication number: JP2003216676A
Application number: JP2002008602A
Authority: JP
Inventors: Takashi Morie; 隆史森江; Shiro Michimasa; 志郎道正; Naoshi Yanagisawa; 直志柳沢; Keijiro Umehara; 啓二朗梅原; Masaomi Toyama; 正臣外山; Yusuke Tokunaga; 祐介徳永
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-01-17
Filing date: 2002-01-17
Publication date: 2003-07-31

Abstract

(57)【要約】【課題】発振器を含む回路システムについて、高速か
つ高精度なジッタシミュレーションを実行可能にする。【解決手段】発振器について、ノイズを受けたときの
ジッタ発生現象をモデル化した機能モデルを用いる。こ
の機能モデルでは、電源電圧Ｖｄｄ等におけるノイズが
発振器の出力信号ＶＣＯのどの位相で印加されるかに応
じて、ジッタ感度ＪＩＴが異なるように、構成されてい
る。これにより、実回路のジッタ現象に合ったシミュレ
ーションが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発振器を含む回路
システムについて、発振器のジッタを評価するためのシ
ミュレーションに関する技術に属する。

【０００２】

【従来の技術】通信分野や（光）磁気記録等の分野にお
いて、外部から入力される信号を、これに同期したクロ
ックでサンプリングする方式が用いられる。この方式で
は、外部入力信号に対してクロック信号がどの程度同期
しているかが、性能を左右する大きな要因である。特
に、クロックに重畳するジッタまたは発振器の位相ノイ
ズ（クロックに対するノイズとなる）をいかに抑えるか
が、システムを設計する上での重要な項目の１つとな
る。このため、システム設計の際には、クロックを生成
する発振器のジッタを考慮したシミュレーションが不可
欠である。

【０００３】さて、発振器がジッタを生じる要因は、主
として、１．発振器の電源、グランド、バイアス信号または基板
に重畳するノイズ２．発振器を構成する素子自体が発生するノイズの２つである。特に、大規模なデジタル回路を持つシス
テムにおいては、デジタル回路のノイズが電源、グラン
ド、バイアス信号線または基板を介して発振器に印加さ
れることによって生じるジッタが支配的となる。したが
って、このジッタ量をシミュレーションで正確に把握す
ることが必要である。

【０００４】このため、従来では、発振器としてトラン
ジスタ等を用いた詳細な実回路を用いた回路シミュレー
ションを実施する必要があった。発振器の内部のトラン
ジスタだけではなく、電源やグランドノイズを考慮する
ために、レイアウトから寄生素子を抽出したより詳細で
膨大な回路を用いる必要がある場合もある。さらには基
板ノイズを考慮するために、基板を構成するＲＣネット
ワークを含んだより大規模な回路記述を用いて、高精度
なシミュレーションをすることが必要となる場合もあ
る。

【０００５】

【発明が解決しようとする課題】ところが、より詳細な
ネットリストを用いると、それだけ高精度なシミュレー
ション結果が期待できる反面、シミュレーション時間は
増大する。発振器単体のみのシミュレーションであれば
実用的な時間で解析可能であるが、発振器を含む回路シ
ステム全体のシミュレーションには膨大な時間が必要に
なる。このため、中・大規模なシステムでは、発振器の
実回路を用いたシミュレーションはきわめて困難であ
る。

【０００６】ジッタ特性がその性能に大きな影響を与え
るシステムや、ジッタを自動的に抑制する機能を有する
システムについては、発振器の高精度なシミュレーショ
ンを含むシステム全体のシミュレーションが必須である
が、従来の技術ではこれが困難であった。このため、シ
ステム全体のジッタシミュレーションを、高速に実行で
きるような手法が望まれている。

【０００７】一方、実回路ではなく、近年利用されつつ
あるアナログ機能記述言語を用いて発振器を表現すれ
ば、より高速なシミュレーションが可能となる。しかし
ながら、この場合には、実回路と同等の精度を持つ機能
モデルの構築方法と、実回路からのモデル抽出方法が課
題となる。

【０００８】従来広く用いられる発振器の機能モデル
は、バイアス信号と発振周波数との関係を式またはテー
ブルによって表現し、これに基づいて、バイアス信号に
応じた発振周波数のクロック信号を生成するものであ
る。この機能モデルでは電源、グランドまたは基板に重
畳するノイズが考慮されないため、ジッタを精度よくシ
ミュレーションすることができない。

【０００９】例えば、発振周波数の電源電圧依存性をよ
り詳細に考慮した機能モデルを構築すれば、電源電圧に
重畳するノイズに応じて何がしかのジッタを発生させる
ことができる。しかしながら、実施形態で詳述するよう
に、実回路では、同じ大きさのノイズであっても、発振
器のどの位相でノイズが印加されたかによって、発生す
るジッタ量が大きく異なるという現象がある。このた
め、従来の機能モデルにおいて、実回路に一致した正確
なジッタを発生させることは、困難である。

【００１０】前記の問題に鑑み、本発明は、回路システ
ムのシミュレーション方法として、発振器の機能モデル
を用いて、実回路を利用した場合と少なくとも同程度の
精度で、かつ、高速に、シミュレーション可能にするこ
とを課題とする。

【００１１】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、クロックを
生成する発振器を少なくとも含む回路システムについて
シミュレーションを行う方法として、前記発振器につい
て、ノイズを受けたときのジッタ発生現象をモデル化し
た機能モデルを用いるものであり、前記機能モデルは、
ノイズを受けたときの発振信号の位相に応じて、発生す
るジッタ量が異なるように構成されているものである。

【００１２】請求項１の発明によると、発振器の機能モ
デルが、ノイズを受けたときの発振信号の位相に応じて
発生するジッタ量が異なるように、構成されているの
で、実回路のジッタ現象に合ったシミュレーションが可
能になる。したがって、実回路を利用した場合と少なく
とも同程度の精度で、かつ、高速に、シミュレーション
することが可能になる。

【００１３】請求項２の発明では、前記請求項１におけ
る機能モデルは、発振信号の遷移時にノイズを受けたと
きは相対的に大きいジッタ量を発生する一方、発振信号
の安定時にノイズを受けた時は相対的に小さいジッタ量
を発生するように、構成されているものとする。

【００１４】また、請求項３の発明では、前記請求項１
において、前記機能モデルについて、前記発振器の周期
を分割して得た複数の位相区間のそれぞれにおいて、ジ
ッタ感度を予め求めておき、シミュレーションの際に、
前記各位相区間において、前記発振器に与えられる電圧
または電流のノイズを線形近似し、この線形近似したノ
イズと当該位相区間における前記ジッタ感度とを基にし
て、当該位相区間における位相変化量を求め、前記位相
変化量に相当する時間だけ、前記発振器の周期の時間を
増減するものとする。

【００１５】そして、請求項４の発明では、前記請求項
３における機能モデルのジッタ感度を、実回路の発振器
に対するシミュレーションにおいて、前記各位相区間に
おいて当該発振器にインパルス信号を印加し、そのとき
の位相変化量を計測することによって求めるものとす
る。

【００１６】また、請求項５の発明では、前記請求項１
における当該回路システムを表すモデルにおいて、イン
ダクタ、抵抗および容量の少なくとも１つを含み、実回
路の寄生素子を反映させたネットワークを設け、前記発
振器の機能モデルを当該回路システムの一の回路ブロッ
クに係る電源およびグランド線に前記ネットワークを介
して接続するものとする。

【００１７】請求項５の発明によると、発振器だけでは
なく、その電源，グランド、バイアスライン等に付く寄
生素子がネットワークによって反映されるので、より高
精度なジッタシミュレーションが可能になる。特に、デ
ジタルブロックをノイズ源として考慮する場合に有効で
ある。

【００１８】また、請求項６の発明では、前記請求項１
における回路システムは、前記発振器の出力側に設けら
れており、遅延量が可変の遅延素子と、前記遅延素子か
ら出力されたクロックを受ける回路ブロックと、前記回
路ブロックの信号に含まれるジッタ量を検出し、このジ
ッタ量がより小さくなるように前記遅延素子の遅延量を
制御するジッタ検出回路とを備えたものとする。

【００１９】請求項６の発明によると、遅延素子および
ジッタ検出回路によって実現されるジッタ量の自動抑制
機能を有する回路システムについて、従来の単純な機能
モデルでは実現できなかったような高度なジッタシミュ
レーションが可能となる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００２１】（第１の実施形態）図１はＤＶＤやＨＤＤ
といった（光）磁気記録に用いられるデジタルリードチ
ャネルシステムの構成を示すブロック図である。このシ
ステムを例にとり、本発明の第１の実施形態に係る回路
システムのシミュレーション方法、すなわち、発振器の
ジッタの高精度高速シミュレーション手法について説明
する。

【００２２】図１のシステムは、外部入力信号ＳＩＮに
同期したクロック信号ＳＣＫを発振器３によって生成す
る。そして、このクロック信号ＳＣＫを用いて外部入力
信号ＳＩＮをＡ／Ｄコンバータ４によってサンプリング
することにより、外部入力信号ＳＩＮに含まれたデータ
を復号する。デジタルブロック５はＡ／Ｄコンバータ４
によってサンプリングされた信号からデータの復号を行
うとともに、外部入力信号ＳＩＮとクロック信号ＳＣＫ
との同期のずれを検出する。そして、このずれを補正す
る信号を、Ｄ／Ａコンバータ６を介して発振器３に返す
動作を行う。

【００２３】本システムは、外部入力信号ＳＩＮとクロ
ック信号ＳＣＫの同期が取れていてこそ、はじめてデー
タの復号ができる。もし、発振器３のジッタまたは位相
ノイズが大きい場合には、外部入力信号ＳＩＮを正しい
タイミングでサンプリングすることができず、この結
果、データを正しく復号できないという問題が生じる。

【００２４】したがって、本システムの設計上におい
て、発振器３のジッタを低く抑えるように設計すること
が非常に重要な項目となる。このような理由から、シス
テム設計時には、発振器のジッタを考慮したシミュレー
ションが必須である。

【００２５】さて上述のとおり、発振器のジッタの原因
は主としてノイズである。図１のシステムでは、大規模
なデジタルブロック５において生じるデジタルノイズ
が、電源線９から電源線７という経路を介して、また
は、グランド線１０からグランド線８という経路を介し
て、あるいはＤ／Ａコンバータ６のバイアス線１２とい
う経路を介して、発振器３に印加される。これが、発振
器でジッタが生じる大きな原因となる。したがって、シ
ステム設計時には、発振器３の電源線７、グランド線８
およびバイアス線１２に重畳するノイズによって引き起
こされるジッタを、正確にシミュレーションする必要が
ある。

【００２６】特に、電源、グランドのノイズを精度良く
シミュレーションするためには、発振器のレイアウトパ
ターンから電源，グランドの寄生抵抗、寄生容量等を含
んだネットリストを抽出し、これを用いたシミュレーシ
ョンを実施する必要がある。しかしながら、寄生素子を
含んだ発振器のネットリストは、場合によっては数千か
ら数万もの寄生素子を含むため、発振器単独でシミュレ
ーションしたとしても計算時間は相当長くなる。まし
て、ここでは、発振器単独ではなく、システム全体をシ
ミュレーションする必要があるため、それだけ膨大なシ
ミュレーション時間を要する。

【００２７】本発明では、発振器として、寄生素子を含
んだ実回路ではなく、それと同等の動作をする機能モデ
ルを用いることによって、精度を落とすことなく高速な
シミュレーションを実現する。ここで最も重要となるの
が、実回路と同等のジッタを発生させる発振器の機能モ
デルをいかに構築するかということである。本発明で
は、ノイズを受けたときの発振信号の位相に応じて、発
生するジッタ量が異なるように、発振器の機能モデルを
構築するものとする。

【００２８】この点について、図２を用いて説明する。
図２は発振器に電源ノイズが印加された場合におけるジ
ッタ発生現象を模式的に示した図である。同図中、
（ａ）は発振信号（ＶＣＯクロック）の遷移時にノイズ
が印加された場合、（ｂ）は発振信号の波形が安定して
いるときにノイズが印加された場合を示しており、電源
ノイズの大きさは同等である。図２から明らかなよう
に、発振信号の遷移時にノイズが加わると大きな位相の
変化が生じ、これが大きなジッタの原因となる。一方、
発振信号の波形の安定時にノイズが印加されても位相の
ずれは少なく，ジッタも少ない。このように、同一量の
ノイズであっても、それが発振信号のどの位相で印加さ
れるかによって、発生するジッタ量が異なる。

【００２９】本発明では、このような現象に注目し、こ
の現象を詳細にモデリングすることによって、実回路と
きわめて良く一致するジッタ特性を有する発振器の機能
モデルを構築する手法を提案する。より具体的には、次
のような処理によって、発振器のモデルを構築する。

【００３０】１．発振器に電源、グランドまたはバイア
ス信号線を介して単位量のノイズが印加されたとき、位
相がどの程度変化するか、すなわち、単位量のノイズ当
たりの位相変化量を、発振信号の位相毎に求める。そし
て、この情報を発振器の機能モデル内に格納する。なお
本願明細書では、単位量のノイズ当たりの位相変化量の
ことを「ジッタ感度」と呼ぶことにする。ジッタ感度
は、発振器単独でシミュレーションすることによって、
または、設計者の推論等によって求めればよい。ジッタ
感度を求める具体的な手法については、後述する。

【００３１】２．１．で求めた発振器の機能モデルを
用いた回路システムのシミュレーション時には、以下の
処理を実施する。

【００３２】ａ．発振器の電源電圧、グランド電圧およ
びバイアス電圧または電流をモニターし、そこに重畳す
るノイズ量を観測する。

【００３３】ｂ．ノイズが観測されたとき、現在の発振
信号の位相を求め、１．で得られた情報からその位相に
おけるジッタ感度を得る。これに、観測されたノイズ量
を掛けることによって、そのノイズによる位相変化量を
計算する。

【００３４】ｃ．ｂ．で求めた位相変化量を加味して、
発振器の周期の時間を増減し、クロック波形を生成す
る。

【００３５】以上のような処理によって、実回路と同等
の詳細さでジッタを生成する発振器の機能モデルが構築
でき、これを用いて高速なシステムシミュレーションが
実施できるとともに、ジッタの高精度評価を行うことが
可能となる。

【００３６】なお、本実施形態に係る機能モデルは、基
板ノイズをも考量した発振器のモデルにも容易に拡張す
ることが可能である。さらには、電源依存性や温度依存
性を容易に織り込むことが可能である。この場合には、
ジッタ感度を、電源や温度毎にそれぞれ予め取得してお
けばよい。

【００３７】なお、発振器のクロック波形を生成するた
めには、上述の処理で求められた１周期の時間の増減の
情報だけでなく、立ち上がり時間、立ち下がり時間，Ｈ
ｉｇｈ期間およびＬｏｗ期間の情報が必要となる。これ
らの情報については、ノイズが印加されない場合の値を
別途保持しておき、これに上述の処理と同様にして、ノ
イズによる時間変動量を加味した値を求めればよい。こ
れらの値を基にして、クロック波形を容易に生成するこ
とができる。

【００３８】なお、本実施形態に係る機能モデルを用い
ることによって、発振器のジッタ発生現象自体は高速に
シミュレートできるが、加えて、ジッタの原因となるノ
イズをどのように発生させるかという点についても、回
路システムのシミュレーションにおいて重要なポイント
になる。例えば図１のシステムでは、デジタルブロック
５から電源線９，７またはグランド線１０，８を介して
伝搬するデジタルノイズが、発振器３のジッタの主たる
要因であるが、この場合、発振器３の機能モデルを、単
に、電源線９，７やグランド線１０，８を介してデジタ
ルブロック５と接続するだけでは、精度の良いシミュレ
ーションが実施できない。

【００３９】そこで本実施形態では、図３に示すよう
に、回路システムを表すモデルにおいて、実回路の構成
を反映させたネットワーク１１を設けて、発振器３の機
能モデル３Ａを、デジタルブロック５に係る電源線９お
よびグランド線１０にネットワーク１１を介して接続す
る。図３に示すようなモデルを用いてシミュレーション
を実施することにより、実物の発振器により合致したシ
ミュレーション結果を得ることができる。

【００４０】なお、図３では、ネットワーク１１は、電
源線９およびグランド線１０に接続されたインダクタお
よび容量からなり、実回路の寄生素子を反映しているも
のであるが、回路システムを表すモデルにおけるネット
ワークの構成は、これに限られるものではない。例え
ば、実際の配線、パッド、ボンディングワイヤ、リード
フレーム、パッケージ、チップ外部のボードの配線、ま
たはその実装品までも含めた詳細なネットワークを設け
ることによって、それだけ高精度なシミュレーション結
果が期待できる。

【００４１】＜具体例＞ここでは、本発明に係るシミュ
レーション方法の具体例について、説明する。この具体
例によって、モデリングの容易化と、計算量の低減によ
るシミュレーションの高速化との両方の効果を得ること
ができる。

【００４２】具体的には、次のような処理を行う。

【００４３】１．機能モデルの作成時において、発振器
の１周期を単純にＮ分割し（Ｎは自然数）、分割した複
数の位相区間のそれぞれにおいて、ジッタ感度を予め求
めておく。

【００４４】２．シミュレーション時において、発振器
の１周期をＮ分割し、分割された各時点における電源、
グランド、バイアス電圧または電流を観測する。これに
より、電源，グランド、バイアス電圧または電流は、１
周期の間においてＮ個の折れ線によって近似される。言
い換えると、各位相区間において、ノイズが線形近似さ
れる。

【００４５】３．各位相区間において、線形近似された
ノイズと、その位相区間におけるジッタ感度（電源、グ
ランド、バイアスそれぞれに対して予め求めておく）か
ら、その位相区間における位相変化量（ジッタ変動量）
を計算する。

【００４６】４．計算した位相変化量に相当する時間だ
け、その位相区間の時間を増減する。

【００４７】５．シミュレーションにおいて、２．〜
４．を繰り返すことによって、発振器の周期の時間の増
減を行う。さらに、この処理を繰り返すことによって、
ノイズに起因するジッタを正確に反映した発振器のクロ
ック波形を生成する。

【００４８】さらに具体的に説明する。まず、発振器の
伝達関数を式（１）のようにモデル化する。ここでは、
説明の簡単化のため、ノイズ源として電源の電圧性ノイ
ズのみを考慮する。これがグランド電位のノイズであっ
ても、バイアス電位若しくはバイアス電流のノイズ、ま
たは基板からのノイズであっても、同様なモデル化が可
能である。Ｐｈａｓｅ（ｓ）＝ＪＩＴ／ｓ×Ｖｎｏｉｓｅ（ｓ） …（１）Ｐｈａｓｅ：発振器の位相のｓ関数表現ＪＩＴ：ジッタ感度Ｖｎｏｉｓｅ：ノイズ電圧のｓ関数表示ｓ：ｓ関数の変数

【００４９】なお上述のように、ジッタ感度ＪＩＴはノ
イズが印加されたときの発振器の位相に応じて異なる量
であり、本実施形態に係る機能モデルの場合は、発振信
号１周期をＮ分割された位相区間ごとに、ジッタ感度Ｊ
ＩＴの値が定義されている。

【００５０】この式（１）によるモデル化の根拠を説明
する。図２に示すように、電源Ｖｄｄにインパルス性の
ノイズＶｎｏｉｓｅ（ｓ）が入力されると、位相Ｐｈａ
ｓｅ（ｓ）が一定量ずれる。インパルス性のノイズは、
ｓ関数によって、Ｖｎｏｉｓｅ（ｓ）＝１ …（２）と表現でき、これを式（１）に代入することによって、Ｐｈａｓｅ（ｓ）＝ＪＩＴ／ｓ …（３）を得る。この式（３）は、ステップ波形、すなわち、一
定量の位相の変化を表現しており、図２に示す現象が正
しくモデル化されていることが分かる。言い換えると、
上式（３）は単位量のインパルス性のノイズが印加され
たとき、ジッタ感度ＪＩＴだけ位相がずれることを表し
ている。ただし、ここで、単位量のノイズとは、インパ
ルスの面積が１［Ｖ］ｘ１［ｓ］（電流性のノイズの場
合は１［Ａ］ｘ１［ｓ］）であるノイズと定義する。

【００５１】次に図４を参照して、Ｎ分割されたある１
つの位相区間における位相変化の計算方法を説明する。
位相区間の時間をΔｔとし、この区間の開始時と終了時
とにおいて電源電圧をサンプリングすることによって、
次式（４）のように、ノイズを含む電源電圧を線形近似
する。Ｖｎｏｉｓｅ（ｔ）＝ｖ０＋ａｖ×ｔ［０≦ｔ＜Δｔ］ …（４）この線形近似した電圧変化を、上述のモデル化した式
（１）に示す伝達関数に代入すると、この位相区間の終
了時ｔ＝Δｔにおける位相変化量は、次式（５）のよう
に求まる。Ｐｈａｓｅ（Δｔ）＝Ｌ^-1（Ｐｈａｓｅ（ｓ））｜ｔ＝Δｔ＝Ｌ^-1（ＪＩＴ／ｓ×Ｌ（Ｖｎｏｉｓｅ（ｔ））｜ｔ＝Δｔ＝ＪＩＴ×（ｖ０×Δｔ＋１／２×ａｖ×Δｔ２） …（５）ただし、Ｌはラプラス変換、Ｌ^-1は逆ラプラス変換を表
す。

【００５２】式（５）により、着目した位相区間におい
て、電源ノイズに起因して変動する位相量が明らかとな
る。したがって、式（５）に示される位相変化量だけ、
本位相区間の時間幅を増減すればよい。

【００５３】なお，位相変化量の計算は、この位相区間
が終了しなければ、実施できない。一方、位相区間が終
了した後に、その時間幅を増減することは困難である。
なぜならこれは、シミュレーション時間を逆に戻すこと
に相当するからである。そこで、本実施形態では、式
（５）によって求めた位相変化量は、当該位相区間の次
の位相区間の時間幅の増減に用いるものとする。

【００５４】このような計算を、シミュレーション時に
逐次繰り返すことによって、図５に示すように、ジッタ
を含んだクロック波形を生成することが可能になる。

【００５５】＜ジッタ感度の決定方法＞ここまでは、発
振器の機能モデルとそれを用いたシミュレーション手法
に重点をおいて説明してきた。ここでは、実回路の特性
を機能モデルに反映させる方法、具体的には、式（５）
におけるジッタ感度ＪＩＴの決定方法について、図６を
参照して説明する。

【００５６】まず最初に、１周期の分割数Ｎを決定す
る。この分割数Ｎの決定は、ジッタシミュレーションに
要求される精度に応じてなされる。通常は、Ｎ＝６〜１
０、多くとも２０程度の値で十分である。そして、発振
器の実回路を単体でシミュレーションし、その１周期を
Ｎ個の位相区間に分割する。

【００５７】次に、図６（ａ）に示すように、各位相区
間にインパルス性の信号を入力する。ここで、理想イン
パルスは、無限小の時間で無限大の電圧を持つ信号であ
るため、シミュレーションで扱うことは困難である。し
たがって、図６（ａ）に示すような三角波信号によっ
て、インパルス信号を近似する。このとき、三角波信号
の幅は、対象とする微小な位相区間内に収まるように
し、またその高さは、発振器の動作レンジから大きくは
ずれない程度の値に制限する。

【００５８】この結果、発振器の位相が、ノイズがない
場合に比べて変化する。この変化量をΔＰｈａｓｅとお
くと、ジッタ感度ＪＩＴは次の式（６）を解くことによ
って求まる。 ΔＰｈａｓｅ＝ＪＩＴ／三角波信号の面積 …（６）ジッタ感度ＪＩＴはインパルス性の単位ノイズ量あたり
の位相変動量であるため、式（６）によるスケーリング
が必要となる。

【００５９】以上の処理を各位相区間で繰り返すことに
よって、図６（ｂ）に示すような実回路のジッタ感度Ｊ
ＩＴを、シミュレーションによって取得することができ
る。そして、ここで得られたジッタ感度ＪＩＴの情報
を、発振器の機能モデルに持たせればよい。このジッタ
感度ＪＩＴを求めるシミュレーションは、発振器単独を
対象とするものであるため、システム全体のシミュレー
ションと比べると、はるかに短時間で終えることができ
る。

【００６０】そして、回路システム全体のシミュレーシ
ョンは、ここで取得したジッタ感度ＪＩＴの情報を用い
て、上述した手法に従って実行すればよい。これによ
り、高速かつ高精度に、発振器のシステムレベルのジッ
タシミュレーションが可能となる。

【００６１】なお、モデル化の対象とする実回路は、設
計時に用いる単純な回路であっても、または、実レイア
ウトから抽出した寄生素子込みの膨大なネットリストで
あっても、本手法の有効性に何ら変わりはない。

【００６２】＜評価＞本実施形態に係る手法の適用結果
を、実回路によるシミュレーション結果と比較して、評
価する。後に詳述するが、発振器単体によるテストで
は、実回路によるシミュレーション結果と比較すると、
処理速度はほぼ１８倍で、精度劣化は実用上何ら問題の
ないレベルであることが確認できている。

【００６３】図７および図８は低速のデジタルノイズを
加えた場合における，本実施形態に係る発振器の機能モ
デルを利用したシミュレーション結果と、実回路のシミ
ュレーション結果とを比較する図である。図７は発振信
号すなわちクロック波形を示す過渡解析波形図、図８は
発振器のクロックジッタをヒストグラムで表したグラフ
である。なお、図８（ａ）はノイズ量が少ない場合、図
８（ｂ）はノイズ量が多い場合を示している。

【００６４】図８を見ると、実回路と機能モデルとの間
で、平均周期やジッタの値だけでなく、ジッタの分布関
数の形状までもが極めて一致していることが分かる。こ
れにより、機能モデルを使用することによる精度の劣化
はほとんどないことが実証できた。また処理速度は、機
能モデルを用いた場合、実回路を用いた場合のおよそ１
８倍であり、大幅な速度向上が達成されている。

【００６５】図９および図１０は高速のデジタルノイズ
を加えた場合における比較結果を示す図であり、図９は
過渡解析図、図１０はクロックジッタを表すヒストグラ
ムである。図１０から分かるように、実回路と機能モデ
ルのシミュレーション結果を比較すると、平均周期は同
一値を示しており、またジッタ値もわずか４ｐｓと実用
上問題とならない程度の微差しかないことが確認でき
る。この場合、処理速度は、機能モデルを用いた場合、
実回路を用いた場合のおよそ８倍であり、高速なシミュ
レーションが実現できている。

【００６６】以上のような評価から、本発明によって、
精度を保ちつつ、高速なシミュレーションが可能となる
ことが確認できる。

【００６７】（第２の実施形態）第１の実施形態に係る
発振器の機能モデルを用いたジッタシミュレーション
は、図１に示すもの以外の回路システムであっても、も
ちろん適用可能である。本発明の第２の実施形態では、
図１１に示すような回路システムのモデルを、シミュレ
ーションの対象とする。

【００６８】図１１の回路システムでは、発振器３（機
能モデル３Ａ）の後段に遅延量が可変の遅延素子２０が
設けられており、発振器３（３Ａ）から出力されるクロ
ックＳＣＫがデジタルブロック５に遅延素子２０を介し
て供給されるように構成されている。デジタルブロック
５からのデジタルノイズは、電源線９，７、グランド線
１０，８を介して発振器３（３Ａ）に伝わる。その間に
は、インダクタを含むネットワーク１１が設けられてお
り、デジタルブロック５の電流ノイズが電圧ノイズに変
換されて発振器３に入るように構成されている。

【００６９】上述のように、発振器のジッタは、ノイズ
が印加されたときの発振信号の位相に応じて大きく異な
る。ジッタ感度が低い位相区間にノイズが印加されたと
きには、クロックのジッタは小さく抑えられる。そこ
で、遅延素子２０およびジッタ検出回路２３は、デジタ
ルブロック５からのデジタルノイズがジッタ感度の低い
位相区間に発振器３に入力されるように、発振器３に印
加されるノイズのタイミングとクロックＳＣＫのタイミ
ングとを調整する。すなわち、ジッタ検出回路２３はデ
ジタルブロック５の一部の信号ＳＡからそこに含まれる
ジッタ量を検出し、このジッタ量がより小さくなるよう
に、遅延素子１２の遅延量を増減する。このジッタ量自
動抑制機能によって、本回路システムは、低いジッタレ
ベルを維持することができる、という特徴を有してい
る。

【００７０】このような回路システムのシミュレーショ
ンを実施する場合は、発振器のノイズに対するジッタ感
度は、その位相に応じて異なるものでなければならな
い。ジッタ感度の位相依存性を考慮しない単純な機能モ
デルでは、ジッタ量が実回路とずれるだけではなく、そ
もそもこの回路システムが有するジッタ量自動抑制とい
う基本機能すらシミュレーションできない。したがっ
て、発振器としては、実回路か、または、本発明で提案
する発振器の機能モデルを用いざるを得ない。

【００７１】しかし、実回路を用いてシミュレーション
する場合は、シミュレーション時間が問題となり、大規
模システム場合、その処理時間が膨大になるので、実際
上シミュレーションは非常に困難である。これに対し
て、本発明に係る発振器の機能モデルを用いた場合に
は、回路システムのジッタ量自動抑制機能の性能を、短
時間で、かつ、精度を落すことなく、シミュレーション
によって評価することが可能になる。

【００７２】なお、ジッタ検出回路２３はその入力信号
ＳＡにおけるジッタ量を検出できるものであれば、どの
ような回路構成でもよく、例えば、特開２００１−１２
７６２３号公報に開示されたジッタ検出回路が適用でき
る。また、遅延素子２０は、遅延量が可変なものであれ
ば、いかなる回路構成でも適用できる。ただし、ジッタ
検出回路と遅延素子は、検出したジッタに応じて遅延素
子の遅延量を増減可能なように接続されている必要があ
る。

【００７３】なお、図１１の回路システムが、これとは
別のアナログ回路またはアナデジ混在回路を含む場合で
あっても、本発明の効果は何ら薄れるものではない。ま
た、遅延素子２０の出力先がデジタルブロック５ではな
く、Ａ／Ｄコンバータなどのアナデジ混在ブロックであ
っても同様である。さらには、ジッタ検出回路によって
ジッタ量を検出する信号が、デジタルブロック５からで
はなく、遅延素子２０の出力信号ＳＢまたは発振器３の
出力信号ＳＣＫそのものであってもよい。

【００７４】さらには、ネットワーク１１は、第１の実
施形態でも述べたように、図１１に示す構成に限られる
ものではなく、例えば、実際の配線、パッド、ボンディ
ングワイヤ、リードフレーム、パッケージ、チップ外部
のボードの配線、またはその実装品までも含めた詳細な
ネットワークを設けることによって、それだけ高精度な
シミュレーション結果が期待できる。

【００７５】以上のように本実施形態によると、デジタ
ルブロックからのノイズとクロックの位相とを調整する
ことによってジッタを自動的に抑制する機能を有する回
路システムに対して、高精度で、かつ、高速な、システ
ムレベルのシミュレーションが実施できる。

【００７６】なお、上述の各実施形態において、発振器
以外の部分についても機能モデルと置き換えることによ
って、さらなるシミュレーションの高速化を図ることが
できることはいうまでもない。

【００７７】

【発明の効果】以上のように本発明によると、発振器の
機能モデルが、ノイズを受けたときの発振信号の位相に
応じて、発生するジッタ量が異なるように構成されてい
るので、実回路のジッタ現象に合ったシミュレーション
が可能になる。したがって、高速かつ高精度なジッタシ
ミュレーションが可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態においてシミュレーシ
ョンの対象とする回路システムの構成を示すブロック図
である。

【図２】発振器におけるジッタ感度を説明するための概
念図である。

【図３】本発明の第１の実施形態における回路システム
を表すモデルの一例である。

【図４】線形近似したノイズから位相変化量を求めるシ
ミュレーション手法を示す図である。

【図５】図４の手法を用いたシミュレーションを概念的
に示すタイミングチャートである。

【図６】本発明の実施形態におけるジッタ感度決定方法
を概念的に示す図である。

【図７】低速デジタルノイズを印加した場合のシミュレ
ーション結果を示す過渡解析波形図である。

【図８】図７のシミュレーションにおける発振器のジッ
タを表すヒストグラムである。

【図９】高速デジタルノイズを印加した場合のシミュレ
ーション結果を示す過渡解析波形図である。

【図１０】図９のシミュレーションにおける発振器のジ
ッタを表すヒストグラムである。

【図１１】本発明の第２の実施形態における回路システ
ムを表すモデルの一例である。

【符号の説明】

３発振器３Ａ発振器の機能モデル５デジタルブロック（回路ブロック）９電源線１０グランド線１１ネットワーク２０遅延素子２３ジッタ検出回路ＳＣＫクロック（発振信号）

───────────────────────────────────────────────────── フロントページの続き (72)発明者柳沢直志大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者梅原啓二朗大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者外山正臣大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者徳永祐介大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2G132 AA00 AC11 AD00 AL09 AL11 5B046 AA08 BA03 JA04

Claims

【特許請求の範囲】

【請求項１】クロックを生成する発振器を少なくとも
含む回路システムについて、シミュレーションを行う方
法であって、前記発振器について、ノイズを受けたときのジッタ発生
現象をモデル化した機能モデルを用いるものであり、前記機能モデルは、ノイズを受けたときの発振信号の位
相に応じて、発生するジッタ量が異なるように、構成さ
れていることを特徴とするシミュレーション方法。
【請求項２】請求項１において、前記機能モデルは、発振信号の遷移時にノイズを受けたときは、相対的に大
きいジッタ量を発生する一方、発振信号の安定時にノイ
ズを受けた時は、相対的に小さいジッタ量を発生するよ
うに、構成されていることを特徴とするシミュレーショ
ン方法。
【請求項３】請求項１において、前記機能モデルについて、前記発振器の周期を分割して
得た複数の位相区間のそれぞれにおいて、ジッタ感度を
予め求めておき、シミュレーションの際に、前記各位相区間において、前記発振器に与えられる電圧または電流のノイズを線形
近似し、この線形近似したノイズと、当該位相区間における前記
ジッタ感度とを基にして、当該位相区間における位相変
化量を求め、前記位相変化量に相当する時間だけ、前記発振器の周期
の時間を増減することを特徴とするシミュレーション方
法。
【請求項４】請求項３において、前記機能モデルのジッタ感度を、実回路の発振器に対するシミュレーションにおいて、前
記各位相区間において当該発振器にインパルス信号を印
加し、そのときの位相変化量を計測することによって、
求めることを特徴とするシミュレーション方法。
【請求項５】請求項１において、当該回路システムを
表すモデルにおいて、インダクタ、抵抗および容量の少なくとも１つを含み、
実回路の寄生素子を反映させたネットワークを設け、前記発振器の機能モデルを、当該回路システムの一の回
路ブロックに係る電源およびグランド線に、前記ネット
ワークを介して、接続することを特徴とするシミュレー
ション方法。
【請求項６】請求項１において、当該回路システムは、前記発振器の出力側に設けられており、遅延量が可変の
遅延素子と、前記遅延素子から出力されたクロックを受ける回路ブロ
ックと、前記回路ブロックの信号に含まれるジッタ量を検出し、
このジッタ量がより小さくなるように、前記遅延素子の
遅延量を制御するジッタ検出回路とを備えたものである
ことを特徴とするシミュレーション方法。