CN109959855A - 一种集成电路连线可靠性检测方法及装置 - Google Patents

一种集成电路连线可靠性检测方法及装置 Download PDF

Info

Publication number
CN109959855A
CN109959855A CN201711342530.4A CN201711342530A CN109959855A CN 109959855 A CN109959855 A CN 109959855A CN 201711342530 A CN201711342530 A CN 201711342530A CN 109959855 A CN109959855 A CN 109959855A
Authority
CN
China
Prior art keywords
metal layer
signal
detected
integrated circuit
articulamentum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711342530.4A
Other languages
English (en)
Inventor
王小乐
江文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Juxin (zhuhai) Science & Technology Co Ltd
Original Assignee
Juxin (zhuhai) Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Juxin (zhuhai) Science & Technology Co Ltd filed Critical Juxin (zhuhai) Science & Technology Co Ltd
Priority to CN201711342530.4A priority Critical patent/CN109959855A/zh
Publication of CN109959855A publication Critical patent/CN109959855A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种集成电路连线可靠性检测方法及装置。该方法包括：确定待检测信号，以及所述待检测信号使用的集成电路金属层；确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例；根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性。

Description

一种集成电路连线可靠性检测方法及装置
技术领域
本发明涉及通信领域，尤其涉及一种集成电路连线可靠性的检测方法及装置。
背景技术
IR压降(IR-drop)是指出现在集成电路中电源和地网络上电压下降或升高的一种现象。随着半导体工艺的演进金属互连线的宽度越来越窄，导致它的电阻值上升，所以在整个芯片范围内将存在一定的IR-drop。IR-drop的大小决定于从电源焊盘(PAD)到所计算的逻辑门单元之间的等效电阻的大小。
系统级芯片(System on a Chip，SoC)设计中的每一个逻辑门单元的电流都会对设计中的其它逻辑门单元造成不同程度的IR-drop。如果连接到金属连线上的逻辑门单元同时有翻转动作，那么因此而导致的IR-drop将会很大。然而，设计中的某些部分的同时翻转又是非常重要的，例如时钟网络和它所驱动的寄存器，在一个同步设计中它们必须同时翻转。因此，一定程度的IR-drop是不可避免的。
IR-drop可能是局部或全局性的。当相邻位置一定数量的逻辑门单元同时有逻辑翻转动作时，就引起局部IR-drop现象，当芯片某一区域内的逻辑动作导致其它区域的IR-drop时，称之为全局现象。
IR-drop可能导致一些时序甚至可能是信号的完整性问题。如果芯片的全局IR-drop过高，则逻辑门就有功能故障，使芯片彻底失效，尽管逻辑仿真显示设计是正确的。而局部IR-drop比较敏感，它只在一些特定的条件下才可能发生，例如所有的总线数据同步进行翻转，因此芯片会间歇性的表现出一些功能故障。而IR-drop比较普遍的影响就是降低了芯片的速度。
由此可见，如何基于集成电路版图，确定IR-drop，以检测集成电路版图中连线的可靠性，是目前亟需解决的技术问题。
发明内容
本申请实施例提供一种集成电路连线可靠性检测方法及装置，用于确定该集成电路中连线的可靠性。
第一方面，提供一种集成电路连线可靠性检测方法，该方法包括：
确定待检测信号，以及所述待检测信号使用的集成电路金属层；
确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例；
根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性。
可选地，所述根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性，包括：
若所述比例小于或等于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性符合要求；
若所述比例大于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性不符合要求。
可选地，所述确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例，包括：
从所述待检测信号使用的集成电路金属层中排除被设置为不参与检测的金属层；
在排除了不参与检测的金属层中，确定相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例。
可选地，所述方法还包括：若所述待检测信号使用的集成电路金属层中相关联的金属层之间的交叠区中没有连接层，则输出用于指示没有连接层的错误提示信息。
第二方面，提供一种集成电路连线可靠性检测装置，该装置包括：
金属层确定模块，用于确定待检测信号，以及所述待检测信号使用的集成电路金属层；
比例确定模块，用于确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例；
可靠性确定模块，用于根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性。
可选地，所述可靠性确定模块，具体用于：
若所述比例小于或等于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性符合要求；
若所述比例大于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性不符合要求。
可选地，所述比例确定模块，具体用于：
从所述待检测信号使用的集成电路金属层中排除被设置为不参与检测的金属层；
在排除了不参与检测的金属层中，确定相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例。
可选地，所述可靠性确定模块，还用于：若所述待检测信号使用的集成电路金属层中相关联的金属层之间的交叠区中没有连接层，则输出用于指示没有连接层的错误提示信息。
第三方面，提供一种计算机设备，包括：处理器、存储器、收发机，所述处理器、存储器和收发机通过总线连接；所述处理器，用于读取存储器中的程序，执行上述第一方面中任一项所述的方法。
第四方面，提供一种计算机存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使所述计算机执行上述第一方面中任一项所述的方法。
本申请的上述实施例中，在确定待检测信号以及所述待检测信号使用的集成电路金属层后，确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例，根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性。本申请的上述实施例基于连接层与IR-drop之间的关系(连接层占比越小，IR-drop越大)以及IR-drop与连线可靠性之间的关系(IR-drop越大，可靠性越差)，通过确定待测信号所使用的金属层中相关联的金属层之间的交叠区中连接层的面积与相关交叠区总面积的比例，从而确定集成电路版连线可靠性。
附图说明
图1为本申请实施例集成电路版图中的各金属层和连接层之间的连接关系示意图；
图2为本申请实施例集成电路中相关联的上行两个金属层之间的连接层相互覆盖区域的示意图；
图3为本申请实施例提供的一种集成电路连线可靠性的检测方法流程示意图；
图4为本申请实施例提供的一种集成电路连线可靠性检测装置的结构示意图；
图5为本申请实施例提供的通信装置的结构示意图。
具体实施方式
在多层集成电路中，一条线路会在不同的金属走线间切换(即从一个金属层跳到另一个金属层)，连接两条不同金属走线的接触孔叫连接层(VIA)。
图1示例性地示出了一种多层集成电路中各金属层和连接层之间的连接关系。如图所示，多层集成电路中可包括多个金属层(如图中所示的metal 1～metal 6)，相邻金属层之间为连接层。在相关联的两个金属层之间设置连接层，比如如图中所示，在metal 1和metal 2之间设置连接层via 1。
相关联的两个金属层局部交叠，形成交叠区，连接层设置在交叠区内。一个交叠区中可以设置多个连接层。图2示例性地示出了两个相关联的金属层(图中示为金属层1和金属层2)的交叠区，该交叠区中设置了2个连接层：via 1和via2。在不违反半导体制造规则(fab rule)的前提下，一个交叠区内最多可以设置4个连接层。IR-drop与走线密度相关，4个连接层的走线电阻要小于两个连接层，因此为减小IR-drop，一般尽可能提高连接层的占比(连接层的占比是指连接层面积与交叠区面积的比例)。
实际版图设计中，会由于各种原因，连接层的占比可能无法得到保证，因而可能导致较高的IR-drop。
本申请实施例提供了一种基于集成电路版图自动对连接层设置进行检测，以确定集成电路连续可靠性的方法。可以通过应用程序来实现本申请实施例提供的上述功能。
本申请实施例中，可以预先设置信号与该信号所使用的金属层之间的对应关系，以及该信号所对应的连接层占比阈值。其中，连接层占比阈值也可称为连接层面积比例达标率，可用连接层面积与交叠区面积的比例表示，用于衡量集成电路连线的可靠性。连接层占比阈值的取值可以根据能够容忍的IR-drop大小来设置。不同信号由于其所使用的金属层可能不同以及信号特性不同，本申请实施例中，可以针对不同的信号，根据其各自能够容忍的IR-drop，分别设置各自对应的连接层占比阈值。
表1为结合图1给出的上述对应关系的一个示例。
表1
相关联的两个金属层的交叠区中设置的连接层的数量、连接层的面积以及该交叠区的面积，可以根据集成电路版图得到。这些信息也可以记录到上述表1中。其中，连接层的面积可以是指过孔的钻孔尺寸或孔的外径。
下面结合附图对本申请实施例进行详细描述。
参见图3，为本申请实施例提供的一种集成电路连线可靠性检测方法的流程示意图。该方法可由集成电路连线可靠性检测装置执行。所述装置可以通过软件方式实现，或者通过软件结合硬件方式实现。
如图3所示，该流程可包括：
S301：确定待检测信号，以及所述待检测信号使用的集成电路金属层。
该步骤中，可以根据预先设置的各信号与其所使用的集成电路金属层之间的对应关系，确定待检测信号所使用的集成电路金属层。
S302：确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例。
该步骤中，如果待检测信号使用的集成电路金属层中，有n(n为大于等于1的整数)对相关联的金属层，1对相关联的金属层之间存在1个交叠区，这样n对相关联的金属层之间存在n个交叠区，记为交叠区1、交叠区2……，交叠区n。这n个交叠区均存在连接层。则上述比例的计算公式可以表示为：
其中，P表示上述比例值，Ki表示交叠区i中的连接层的数量，S_viai表示交叠区i中的每个连接层的面积，S_overlapi表示交叠区i的面积，1≤i≤n。
上述表达式中，是以同一交叠区中的连接层的面积相等为例描述的，如果同一交叠区中的连接层的面积不相同，则可以将该交叠区中的每个连接层的面积进行累加，得到该交叠区中的所有连接层的面积总和。
可选地，一些金属层可以不需要参与检测，比如MOM电容，或者用来屏蔽的GROUND走线等。可以预先设定对哪些金属层或哪些类型的金属层不参与检测，这样在该步骤中，可以首先从待检测信号使用的集成电路金属层中排除被设置为不参与检测的金属层，从而在排除了不参与检测的金属层中，确定相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例。
S303：根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性。
该步骤中，若所述比例小于或等于所述连接层占比阈值，则可以确定所述待检测信号在所述集成电路中的连线可靠性不符合要求；若所述比例大于所述连接层占比阈值，则可以确定所述待检测信号在所述集成电路中的连线可靠性符合要求。
进一步地，在确定检测信号在所述集成电路中的连线可靠性后，还可以输出检测结果。
可选地，若待检测信号使用的集成电路金属层中相关联的金属层之间的交叠区中没有连接层，则可输出用于指示没有连接层的错误提示信息。
本申请的上述实施例中，在确定待检测信号以及所述待检测信号使用的集成电路金属层后，确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例，根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性。本申请的上述实施例基于连接层与IR-drop之间的关系(连接层占比越小，IR-drop越大)以及IR-drop与连线可靠性之间的关系(IR-drop越大，可靠性越差)，通过确定待测信号所使用的金属层中相关联的金属层之间的交叠区中连接层的面积与相关交叠区总面积的比例，从而确定集成电路版连线可靠性。
可以理解的是，本申请实施例为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。结合本申请中所公开的实施例描述的各示例的单元(器、器件)及算法步骤，本申请实施例能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同的方法来实现所描述的功能，但是这种实现不应认为超出本申请实施例的技术方案的范围。
本申请实施例可以根据上述方法示例对执行上述方法的装置进行功能单元(器、器件)的划分，例如，可以对应各个功能划分各个功能单元(器、器件)，也可以将两个或两个以上的功能集成在一个处理单元(器、器件)中。上述集成的单元(器、器件)既可以采用硬件的形式实现，也可以采用软件功能单元(器、器件)的形式实现。需要说明的是，本申请实施例中对单元(器、器件)的划分是示意性的，仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
在采用集成的单元(器、器件)的情况下，图4示出了本申请实施例提供的一种集成电路连线可靠性检测装置的结构示意图。参阅图3所示，集成电路连线可靠性检测装置400包括：金属层确定模块401、比例确定模块402、可靠性确定模403。
金属层确定模块401用于确定待检测信号，以及所述待检测信号使用的集成电路金属层；比例确定模块402用于确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例；可靠性确定模块403用于根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性。
可选地，可靠性确定模块403具体用于：若所述比例小于或等于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性符合要求；若所述比例大于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性不符合要求。
可选地，比例确定模块402具体用于：从所述待检测信号使用的集成电路金属层中排除被设置为不参与检测的金属层；在排除了不参与检测的金属层中，确定相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例。
可选地，可靠性确定模块403还用于：若所述待检测信号使用的集成电路金属层中相关联的金属层之间的交叠区中没有连接层，则输出用于指示没有连接层的错误提示信息。
图5示出了本申请实施例提供的计算机设备500的结构示意图，即示出了集成电路连线可靠性检测装置400的另一结构示意图。参阅图5所示，计算机设备500包括处理器501、网络接口502。其中，处理器501也可以为控制器。所述处理器501被配置为支持字符串处理装置400执行图3中涉及的功能。网络接口502被配置为支持集成电路连线可靠性检测装置400收发消息的功能。计算机设备500还可以包括存储器503，存储器503用于与处理器501耦合，其保存该设备必要的程序指令和数据。其中，处理器501、网络接口502和存储器503相连，该存储器503用于存储指令，该处理器501用于执行该存储器503存储的指令，以控制网络接口502收发消息，完成上述方法中集成电路连线可靠性检测装置400执行相应功能的步骤。
本申请实施例中，集成电路连线可靠性检测装置400以及计算机设备500所涉及的与本申请实施例提供的技术方案相关的概念，解释和详细说明及其他步骤请参见前述方法或其他实施例中关于这些内容的描述，此处不做赘述。
需要说明的是，本申请实施例上述涉及的处理器可以是中央处理器(centralprocessing unit，CPU)，通用处理器，数字信号处理器(digital signal processor，DSP)，专用集成电路(application-specific integrated circuit，ASIC)，现场可编程门阵列(field programmable gate array，FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。其中，所述存储器可以集成在所述处理器中，也可以与所述处理器分开设置。
本申请实施例还提供一种计算机存储介质，用于存储一些指令，这些指令被执行时，可以完成前述集成电路连线可靠性检测装置所涉及的任意一种方法。
本申请实施例还提供一种计算机程序产品，用于存储计算机程序，该计算机程序用于执行上述方法实施例中涉及的字符串处理方法。
本领域内的技术人员应明白，本申请实施例可提供为方法、系统、或计算机程序产品。因此，本申请实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请实施例是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

Claims (10)

1.一种集成电路连线可靠性检测方法，其特征在于，包括：
确定待检测信号，以及所述待检测信号使用的集成电路金属层；
确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例；
根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性。
2.如权利要求1所述的方法，其特征在于，所述根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性，包括：
若所述比例小于或等于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性符合要求；
若所述比例大于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性不符合要求。
3.如权利要求1所述的方法，其特征在于，所述确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例，包括：
从所述待检测信号使用的集成电路金属层中排除被设置为不参与检测的金属层；
在排除了不参与检测的金属层中，确定相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例。
4.如权利要求1至3中任一项所述的方法，其特征在于，所述方法还包括：
若所述待检测信号使用的集成电路金属层中相关联的金属层之间的交叠区中没有连接层，则输出用于指示没有连接层的错误提示信息。
5.一种集成电路连线可靠性检测装置，其特征在于，包括：
金属层确定模块，用于确定待检测信号，以及所述待检测信号使用的集成电路金属层；
比例确定模块，用于确定所述集成电路金属层中相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例；
可靠性确定模块，用于根据所述比例以及所述待检测信号对应的连接层占比阈值，确定所述待检测信号在所述集成电路中的连线可靠性。
6.如权利要求5所述的装置，其特征在于，所述可靠性确定模块，具体用于：
若所述比例小于或等于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性符合要求；
若所述比例大于所述连接层占比阈值，则确定所述待检测信号在所述集成电路中的连线可靠性不符合要求。
7.如权利要求5所述的装置，其特征在于，所述比例确定模块，具体用于：
从所述待检测信号使用的集成电路金属层中排除被设置为不参与检测的金属层；
在排除了不参与检测的金属层中，确定相关联的金属层之间的交叠区中连接层的面积与所述交叠区总面积的比例。
8.如权利要求5至7中任一项所述的装置，其特征在于，所述可靠性确定模块，还用于：
若所述待检测信号使用的集成电路金属层中相关联的金属层之间的交叠区中没有连接层，则输出用于指示没有连接层的错误提示信息。
9.一种计算机设备，其特征在于，包括：处理器、存储器、收发机，所述处理器、存储器和收发机通过总线连接；
所述处理器，用于读取存储器中的程序，执行如权利要求1至4中任一项所述的方法。
10.一种计算机存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使所述计算机执行如权利要求1至4中任一项所述的方法。
CN201711342530.4A 2017-12-14 2017-12-14 一种集成电路连线可靠性检测方法及装置 Pending CN109959855A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711342530.4A CN109959855A (zh) 2017-12-14 2017-12-14 一种集成电路连线可靠性检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711342530.4A CN109959855A (zh) 2017-12-14 2017-12-14 一种集成电路连线可靠性检测方法及装置

Publications (1)

Publication Number Publication Date
CN109959855A true CN109959855A (zh) 2019-07-02

Family

ID=67018351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711342530.4A Pending CN109959855A (zh) 2017-12-14 2017-12-14 一种集成电路连线可靠性检测方法及装置

Country Status (1)

Country Link
CN (1) CN109959855A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050055654A1 (en) * 2003-09-08 2005-03-10 Jai-Ming Lin Method for checking an IC layout
CN101183399A (zh) * 2007-11-16 2008-05-21 浙江大学 一种分析和提高半导体生产线的成品率的方法
CN101228527A (zh) * 2005-05-20 2008-07-23 凯登斯设计系统有限公司 有制造意识的设计和有设计意识的制造
CN102663169A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计规则检查的方法及其系统
JP2015149358A (ja) * 2014-02-05 2015-08-20 株式会社メガチップス 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル
CN106055744A (zh) * 2016-05-20 2016-10-26 大连理工大学 一种基于格点的单元级的三维集成电路的电压降分析方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050055654A1 (en) * 2003-09-08 2005-03-10 Jai-Ming Lin Method for checking an IC layout
CN101228527A (zh) * 2005-05-20 2008-07-23 凯登斯设计系统有限公司 有制造意识的设计和有设计意识的制造
CN101183399A (zh) * 2007-11-16 2008-05-21 浙江大学 一种分析和提高半导体生产线的成品率的方法
CN102663169A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计规则检查的方法及其系统
JP2015149358A (ja) * 2014-02-05 2015-08-20 株式会社メガチップス 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル
CN106055744A (zh) * 2016-05-20 2016-10-26 大连理工大学 一种基于格点的单元级的三维集成电路的电压降分析方法

Similar Documents

Publication Publication Date Title
CN106407491B (zh) 全局连接件布线方法及其执行系统
Ye et al. TSV open defects in 3D integrated circuits: Characterization, test, and optimal spare allocation
Rossi et al. Exploiting ECC redundancy to minimize crosstalk impact
US9767240B2 (en) Temperature-aware integrated circuit design methods and systems
US20080027662A1 (en) Method and device for estimating simultaneous switching noise in semiconductor device, and storage medium
CN107038276B (zh) 集成电路及其制造方法
JP2009217622A (ja) 電子回路基板の電源雑音解析装置と方法並びにプログラム
US20100037191A1 (en) Method of generating reliability verification library for electromigration
CN103810316B (zh) 降低寄生失配的方法
US6880112B2 (en) Method and apparatus for online detection and correction of faults affecting system-on-chip buses
US20120110530A1 (en) Computer system and method of preparing a layout
CN110717309A (zh) 冗余金属填充方法、装置、设备及计算机可读存储介质
US20150186199A1 (en) Method of analyzing error rate in system-on-chip
JP2020537358A (ja) 部品極性検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス
JP5297468B2 (ja) 半導体集積回路の設計方法およびソフトウエア
CN109959855A (zh) 一种集成电路连线可靠性检测方法及装置
CN104155594B (zh) 模块并入的检测方法和装置
US7617463B2 (en) Power supply method for semiconductor integrated circuit in test and CAD system for semiconductor integrated circuit
CN106897504B (zh) 对ip模块进行开发形成参数化单元的方法
CN104750893A (zh) 一种虚拟图案填充程式的质量合格保证方法以及版图结构
US20080263493A1 (en) Method and Apparatus for Tie Net Routing
US20180365366A1 (en) Modeling 3d physical connectivity into planar 2d domain to identify via redundancy
CN103926527A (zh) 基于特征压缩技术的数字电路板自诊断系统及方法
US10878168B1 (en) Method for performing a layout versus schematic test for a multi-technology module
JP6051548B2 (ja) 自動配置配線装置および自動配置配線方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province

Applicant after: ACTIONS TECHNOLOGY Co.,Ltd.

Address before: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province

Applicant before: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20190702

RJ01 Rejection of invention patent application after publication