CN104155594B - 模块并入的检测方法和装置 - Google Patents
模块并入的检测方法和装置 Download PDFInfo
- Publication number
- CN104155594B CN104155594B CN201410425345.1A CN201410425345A CN104155594B CN 104155594 B CN104155594 B CN 104155594B CN 201410425345 A CN201410425345 A CN 201410425345A CN 104155594 B CN104155594 B CN 104155594B
- Authority
- CN
- China
- Prior art keywords
- metal wire
- module
- metal level
- pin
- domain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种模块并入的检测方法和装置,其中所述方法包括:通过识别模块并入后的版图文件中的金属线所在的金属层,判断金属线是属于电路模块版图还是属于产品电路版图;检测外接金属线是否接触到管脚区域;当外接金属线接触到管脚区域时,检测外接金属线所在的金属层与管脚区域所在的金属层是否为同层金属层;当外接金属线所在的金属层与管脚区域所在的金属层为同层金属层时,检测外接金属线是否接触唯一的管脚区域;当外接金属线接触唯一的管脚区域时,检测管脚区域是否接触到外接金属线;当管脚区域接触到外接金属线时,判定连线正确。通过所述方法和装置,可以在没有网表文件的情况下,检测电路功能模块和电路版图之间的连接是否正确。
Description
技术领域
本发明涉及半导体集成电路制造技术领域,尤其涉及一种模块并入的检测方法和装置。
背景技术
在集成电路芯片设计中,根据客户提供的包含金属引脚的平面版图给芯片,设计方在规划电路设计时,首先会在客户提供的产品电路版图上预留出每个电路功能模块的位置。当电路设计完成后,还需要将完成的电路功能模块并入到整个芯片的电路布局中,即进行模块并入(IP merge),最后交由制造方进行制造加工。
在现有的生产设计方式中,设计方的流片部门经常需要在客户没有提供详细网表以进行版图和逻辑图一致性验证的情况下,进行上述的模块并入。在这种情况下,无法通过现有的检测方法检查芯片的电路布局与各电路功能模块之间的连接是否正确,因而会对后续的制造生产产生影响。
发明内容
本发明实施例解决的问题是如何在没有网表文件的情况下,检测电路功能模块和电路版图之间的连接是否正确。
为解决上述问题,本发明实施例提供一种模块并入的检测方法,包括:通过识别模块并入后的版图文件中的金属线所在的金属层,判断所述金属线是属于电路模块版图还是属于产品电路版图;检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域;当所述产品电路版图中的外接金属线接触到所述电路模块版图中的管脚区域时,检测所述外接金属线所在的金属层与所述管脚区域所在的金属层是否为同层金属层;当所述外接金属线所在的金属层与所述管脚区域所在的金属层为同层金属层时,检测所述外接金属线是否唯一接触所述管脚区域;当所述外接金属线唯一接触所述管脚区域时,检测所述管脚区域是否接触到所述外接金属线;当所述管脚区域接触到所述外接金属线时,判定连线正确。
可选的,所述通过识别模块并入后的版图文件中的金属线所在的金属层,判断所述金属线是属于电路模块版图还是属于产品电路版图包括:若所述金属线的金属层在单元列表中未定义,则所述金属线为所述产品电路版图文件的金属线;若所述金属线的金属层在单元列表中有定义,则所述金属线为所述电路模块版图文件的金属线。
可选的,所述通过识别模块并入后的版图文件中的金属线所在的金属层,判断所述金属线是属于电路模块版图还是属于产品电路版图之后还包括:检测所述产品电路版图中金属层的层数低于或等于所述电路模块版图内部最高金属层层数的金属线。
可选的,所述检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域之前,还包括:检测所述产品电路版图文件中是否存在与布局布线边界接触的金属层,并判定所述产品电路版图文件中所存在的与布局布线边界接触的金属层为外接金属线所在的金属层。
可选的,所述检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域之前,还包括:检测所述电路模块版图文件中是否存在与布局布线边界接触,且打标签的金属层,并判定所述电路模块版图文件中所存在的与布局布线边界接触,且打标签的金属层为所述金属层为管脚区域所在的金属层。
可选的,检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域包括:分别检测所述外接金属线与所述管脚区域图形端点的坐标值;当所述外接金属线图形端点的坐标值落入所述管脚区域图形端点的坐标值范围,或者所述管脚区域图形端点的坐标值落入所述外接金属线图形端点的坐标值范围时,判定所述连线金属层中的金属连接线与所述管脚金属层中的管脚接触。
可选的,所述检测所述外接金属线是否唯一接触所述管脚区域包括:分别检测所述外接金属线与所有所述管脚区域图形端点的坐标值;当所述外接金属线图形端点的坐标值落入大于或等于两个所述管脚区域图形端点的坐标值范围时,判定接触不唯一;否则判定外接金属线唯一接触所述管脚区域。
可选的,所述检测所述外接金属线是否唯一接触所述管脚区域还包括:分别检测所述外接金属线与非管脚区域图形端点的坐标值;当所述外接金属线图形端点的坐标值落入所述非管脚区域图形端点的坐标值范围,判定所述外接金属线连接非管脚区域;否则判定所述外接金属线未连接非管脚区域。
本发明实施例还公开了一种模块并入的检测装置,其中,包括:识别模块,用于识别模块并入后的版图文件中的金属线所在的金属层;判断模块,用于判断所述金属线是属于电路模块版图还是属于产品电路版图;第一检测模块,用于检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域;第二检测模块,用于当所述产品电路版图中的外接金属线接触到所述电路模块版图中的管脚区域时,检测所述外接金属线所在的金属层与所述管脚区域所在的金属层是否为同层金属层;第三检测模块,用于当所述外接金属线所在的金属层与所述管脚区域所在的金属层为同层金属层时,检测所述外接金属线是否唯一接触所述管脚区域;第四检测模块,用于当所述外接金属线唯一接触所述管脚区域时,检测所述管脚区域是否接触到所述外接金属线;判定模块,当所述管脚区域接触到所述外接金属线时,判定连线正确。
可选的,所述模块并入的检测装置还包括:第五检测模块,用于检测所述产品电路版图中金属层的层数低于或等于所述电路模块版图内部最高金属层层数的金属线。
与现有技术相比,本发明实施例的技术方案具有以下优点:
通过对外接金属线和管脚区域所处的金属层是否一致以及是否正确连接的比较,可以在不需要网表的情况下,对IP Merge后的芯片的电路布局和各电路功能模块之间的连接是否正确进行准确地检测。同时,由于直接关注模块并入后的实际需要重点检测的连接关系,即只是重点检查各个模块的端口管脚区域(PIN区域)的连接是否正确,避免了传统的版图与原理图一致性(LVS)检查方式中需要重新检查各个电路模块内部的连接关系,因而节省了大量时间,提高了检测效率。
进一步,通过检测版图文件上外接金属线和管脚区域图形的坐标值范围,可以快速地判断两者是否接触以及是否唯一接触,进而判定连接是否正确。
附图说明
图1是本发明实施例的一种模块并入的检测方法的流程图;
图2是本发明实施例中产品电路版图和电路模块版图结构关系示意图;
图3是本发明实施例中管脚区域图形与外接金属线图形的位置示意图;
图4是本发明实施例的另一种模块并入的检测方法的流程图;
图5是本发明实施例的一种模块并入的检测装置的结构示意图。
具体实施方式
在现有的集成电路芯片设计中,为了节省设计周期,设计方的流片部门经常需要在客户没有提供详细网表以进行版图和逻辑图一致性验证的情况下,进行IP Merge。在这种情况下,无法通过现有的检测方法检查芯片的电路布局与各电路功能模块之间的连接是否正确,因而会对后续的制造生产产生影响。
在本发明实施例中,通过对外接金属线和管脚区域所处的金属层是否一致以及是否正确连接的比较,可以在不需要网表的情况下,对IP Merge后的芯片的电路布局和各电路功能模块之间的连接是否正确做准确地检测。同时,由于直接关注模块并入后的实际需要重点检测的连接关系,即只是重点检查各个模块的端口管脚区域(PIN区域)的连接是否正确,避免了传统的版图与原理图一致性(LVS)检查方式中需要重新检查各个电路模块内部的连接关系,因而节省了大量时间,提高了检测效率。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种模块并入的检测方法,参照图1,以下通过具体步骤进行详细说明。
步骤S101,通过识别模块并入后的版图文件中的金属线所在的金属层,判断所述金属线是属于电路模块版图还是属于产品电路版图。
在具体实施中,集成电路的完整版图中会设有多个电路模块,因此在进行模块并入检测时,需要对每个电路模块分别进行连接性检测。而在对一个电路模块进行检测时,其他电路模块的内部金属线均被视为该电路模块的外部连线。例如,如图2所示,当对电路模块IP1进行检测时,电路模块IP2、电路模块IP3以及电路模块IP4的内部金属线均被视为外部的金属线。
在具体实施中,可以通过设计规则检测(Design Rule Check,DRC)读取所述版图文件的单元列表(cell list),对所述版图文件中的金属线是属于由客户提供的产品电路版图,还是属于芯片设计方的电路模块版图做出判断,从而区分和识别出客户的产品电路版图和芯片设计方的电路模块版图。上述的判断方法可以是,若所述金属线的金属层在所述单元列表中未定义,则判定所述金属线为所述产品电路版图文件的金属线;若所述金属线的金属层在单元列表中有定义,则判定所述金属线为所述电路模块版图文件的金属线。
步骤S102,检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域。
在具体实施中,可以通过检测产品电路版图中的金属线所在的金属层,判断该金属线是否是用于连接电路模块版图中的管脚区域的外接金属线。如表1所示,如果检测模块并入后的版图文件中存在单元列表未定义,且与布局布线边界接触的金属层,即检测在产品电路版图文件中存在与布局布线边界接触的金属层,则判定该金属层为外接金属线所在的金属层。上述的布局布线边界为在进行芯片设计前,在产品电路版图上为电路模块预留的位置边界。
表1
在具体实施中,可以通过检测电路模块版图中的管脚区域所在的金属层,定位所述的管脚区域。如表2所示,如果检测到模块并入后的版图文件中存在单元列表中有定义,与布局布线边界接触,且打标签说明的金属层,即检测在电路模块版图文件中存在与布局布线边界接触且打标签的金属层,则判定该金属层为管脚区域所在的金属层。
表2
在具体实施中,由于在版图文件中的图形和布线均为水平和竖直方向的规则走线,因此通过读取版图文件中外接金属线以及管脚区域图形的坐标值和坐标个数,就可以唯一确定相应图形所处的位置,进而判断两者之间是否存在接触关系。具体来说,可以是分别检测所述外接金属线与所述管脚区域图形端点的坐标值。当所述外接金属线图形端点的坐标值落入所述管脚区域图形端点的坐标值范围,或者所述管脚区域图形端点的坐标值落入所述外接金属线图形端点的坐标值范围时,判定所述连线金属层中的金属连接线与所述管脚金属层中的管脚接触。
如图3所示,获取管脚区域1图形的各端点的坐标值,从而得到其坐标值范围(Xmin,Xmax)以及(Ymin,Ymax),即管脚区域1图形中对点A和B的范围。然后分别检测外接金属线2各端点的坐标值,并将各端点的坐标值与获取的所述管脚区域1图形的坐标值范围进行比较,判断其是否落入到所述坐标值范围内。如果外接金属线2中有坐标落入,则说明所述管脚区域1和所述外接金属线2存在接触关系,如果没有则说明两者无接触。可以理解的是,也可以通过获取外接金属线2的坐标值范围,并判断管脚区域1的图形端点的坐标是否落入外接金属线2的坐标值范围内判断两者是否存在接触。
如果判断所述管脚区域和所述外接金属线未接触,即两者floating,则发出报错提示。例如,高亮显示电路模块的管脚区域未接触并写入测试报告进行反馈。
步骤S103,检测所述外接金属线所在的金属层与所述管脚区域所在的金属层是否为同层金属层。
如果所述管脚区域所在的金属层和所述外接金属线所在的金属层并不是同层,例如管脚区域所在的金属层为M5,而外接金属线所在的金属层为M6,则判定两者未接触,因此发出报错提示。例如,高亮显示电路模块的管脚区域并写入测试报告进行反馈。
步骤S104,检测所述外接金属线是否唯一接触所述管脚区域。
在具体实施中,可以通过采用如步骤S102的图形检测方法进行检测。即分别检测所述外接金属线图形端点的坐标值,以及各管脚区域图形端点的坐标值范围,并将所述外接金属线图形端点的坐标值与每个管脚区域图形端点的坐标值范围进行比较。当所述外接金属线图形端点的坐标值落入两个或两个以上的所述管脚区域图形端点的坐标值范围时,判定接触不唯一。
由于电路模块存在多个输入输出的PIN管脚,因此可能会出现外接金属线同时连接到两个或者两个以上管脚的错误情况,而造成短路。如果判断所述外接金属线接触两个或两个以上的所述管脚区域,即存在短路,则发出报错提示。例如,高亮显示“电路模块的管脚区域短路”并写入测试报告进行反馈。
在具体实施中,检测所述外接金属线是否唯一接触所述管脚区域还包括检测所述外接金属线接触非管脚区域。同样可以通过采用如步骤S102的图形检测方法进行检测。即分别检测所述外接金属线图形端点的坐标值,以及非管脚区域图形端点的坐标值范围,并将所述外接金属线图形端点的坐标值与所述非管脚区域图形端点的坐标值范围进行比较。当所述外接金属线图形端点的坐标值落入所述非管脚区域图形端点的坐标值范围时,判定所述外接金属线连接到所述非管脚区域。否则判定所述外接金属线未连接非管脚区域。
外接金属线连接到非管脚区域,例如连接到电路模块的内部区域,同样是一种连接错误的情况。如果判断所述外接金属线连接到所述非管脚区域,则发出报错提示。例如,高亮显示“外接金属线连接非管脚区域”并写入测试报告进行反馈。
可以理解的是,上述步骤S102到步骤S104的顺序可以根据实际应用的需要进行调整,其均属于本发明的保护范围之内。
步骤S105,检测所述管脚区域是否接触到所述外接金属线。
所述步骤S102-步骤S104是基于对外部金属线的检测,而所述步骤S105的检测对象是所述管脚区域,检测其是否正确接触所述外接金属线。通过双向检测,可以保证所述管脚区域和所述外接金属线连接的正确性。
所述步骤S105可以采用与所述步骤S102相类似的图形检测方法进行检测。当所述管脚区域接触到所述外接金属线时,判定连线正确。本发明实施例可以在不需要网表的情况下,通过检测IP merge后各图形区域的图形形状,判断电路模块和外接连接线的连接特性是否正确。同时,由于所需要的数据仅是管脚区域和外接金属线部分的数据信息,即只是重点检查各个模块的端口管脚区域(PIN区域)的连接是否正确,因此数据处理量较小。相对于现有的取得网表后再做版图与原理图一致性(LVS)检查以检测连接正确性,更节省检查时间,能够更快地获得检测结果。此外,采用DRC软件的成本也要远低于用于版图与原理图一致性检查软件的成本。
本发明实施例提供了另一种模块并入的检测方法。参照图4,以下通过具体步骤进行详细说明。
步骤S201,通过识别模块并入后的版图文件中的金属线所在的金属层,判断所述金属线是属于电路模块版图还是属于产品电路版图。
步骤S202,检测所述产品电路版图中金属层的层数低于或等于所述电路模块版图内部最高金属层层数的金属线。
步骤S203,检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域。
步骤S204,检测所述外接金属线所在的金属层与所述管脚区域所在的金属层是否为同层金属层。
步骤S205,检测所述外接金属线是否唯一接触所述管脚区域。
步骤S206,检测所述管脚区域是否接触到所述外接金属线。
本实施例与前一实施例相比,在判断所述金属线是属于电路模块版图还是属于产品电路版图之后,还需要检测所述产品电路版图中金属层的层数低于或等于所述电路模块版图内部最高金属层层数的金属线。例如,电路模块使用到的金属层包括M1-M5层,则产品模块版图中高于M5层的金属层如M6层就被忽略,不进行后续的检测过程,而只检测低于或等于M5层的金属线。
这是由于在实际应用中,会允许产品电路版图中存在金属线在电路模块上方布线,以节约面积。通过在检测过程中首先排除位于电路模块版图内部最高金属层层数,可以进一步地减少数据计算量,从而提高连接性检测的效率。在后续的检测过程中,如果没有发现和管脚区域接触正确的外接金属线,则发出相应的报错提示。
本发明实施例还提供了一种模块并入的检测装置。参照图5,所述检测装置30包括:识别模块301,用于识别模块并入后的版图文件中的金属线所在的金属层。判断模块302,用于判断所述金属线是属于电路模块版图还是属于产品电路版图。第一检测模块303,用于检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域。第二检测模块304,用于当所述产品电路版图中的外接金属线接触到所述电路模块版图中的管脚区域时,检测所述外接金属线所在的金属层与所述管脚区域所在的金属层是否为同层金属层。第三检测模块305,用于当所述外接金属线所在的金属层与所述管脚区域所在的金属层为同层金属层时,检测所述外接金属线是否唯一接触所述管脚区域。第四检测模块306,用于当所述外接金属线唯一接触所述管脚区域时,检测所述管脚区域是否接触到所述外接金属线。判定模块307,用于当所述管脚区域接触到所述外接金属线时,判定连线正确。
在具体实施中,还可以包括:第五检测模块,用于检测所述产品电路版图中金属层的层数低于或等于所述电路模块版图内部最高金属层层数的金属线。
可以理解的是,上述的模块并入的检测方法和模块并入的检测装置属于同一技术思想下,因此关于所述模块并入的检测装置的内容可以参照上述的模块并入的检测方法的相应部分,此处不再赘述。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种模块并入的检测方法,其特征在于,包括:
通过识别模块并入后的版图文件中的金属线所在的金属层,判断所述金属线是属于电路模块版图还是属于产品电路版图;
检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域;
当所述产品电路版图中的外接金属线接触到所述电路模块版图中的管脚区域时,检测所述外接金属线所在的金属层与所述管脚区域所在的金属层是否为同层金属层;
当所述外接金属线所在的金属层与所述管脚区域所在的金属层为同层金属层时,检测所述外接金属线是否唯一接触所述管脚区域;
当所述外接金属线唯一接触所述管脚区域时,检测所述管脚区域是否接触到所述外接金属线;当所述管脚区域接触到所述外接金属线时,判定连线正确。
2.如权利要求1所述的模块并入的检测方法,其特征在于,所述通过识别模块并入后的版图文件中的金属线所在的金属层,判断所述金属线是属于电路模块版图还是属于产品电路版图包括:
若所述金属线的金属层在单元列表中未定义,则所述金属线为所述产品电路版图文件的金属线;
若所述金属线的金属层在单元列表中有定义,则所述金属线为所述电路模块版图文件的金属线。
3.如权利要求1所述的模块并入的检测方法,其特征在于,所述通过识别模块并入后的版图文件中的金属线所在的金属层,判断所述金属线是属于电路模块版图还是属于产品电路版图之后还包括:
检测所述产品电路版图中金属层的层数低于或等于所述电路模块版图内部最高金属层层数的金属线。
4.如权利要求1所述的模块并入的检测方法,其特征在于,所述检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域之前,还包括:
检测所述产品电路版图文件中是否存在与布局布线边界接触的金属层,并判定所述产品电路版图文件中所存在的与布局布线边界接触的金属层为外接金属线所在的金属层。
5.如权利要求1所述的模块并入的检测方法,其特征在于,所述检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域之前,还包括:
检测所述电路模块版图文件中是否存在与布局布线边界接触,且打标签的金属层,并判定所述电路模块版图文件中所存在的与布局布线边界接触,且打标签的金属层为所述金属层为管脚区域所在的金属层。
6.如权利要求1所述的模块并入的检测方法,其特征在于,检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域包括:
分别检测所述外接金属线与所述管脚区域图形端点的坐标值;
当所述外接金属线图形端点的坐标值落入所述管脚区域图形端点的坐标值范围,或者所述管脚区域图形端点的坐标值落入所述外接金属线图形端点的坐标值范围时,判定所述连线金属层中的金属连接线与所述管脚金属层中的管脚接触。
7.如权利要求1所述的模块并入的检测方法,其特征在于,所述检测所述外接金属线是否唯一接触所述管脚区域包括:
分别检测所述外接金属线与所有所述管脚区域图形端点的坐标值;当所述外接金属线图形端点的坐标值落入大于或等于两个所述管脚区域图形端点的坐标值范围时,判定接触不唯一;否则判定外接金属线唯一接触所述管脚区域。
8.如权利要求7所述的模块并入的检测方法,其特征在于,所述检测所述外接金属线是否唯一接触所述管脚区域还包括:
分别检测所述外接金属线与非管脚区域图形端点的坐标值;
当所述外接金属线图形端点的坐标值落入所述非管脚区域图形端点的坐标值范围,判定所述外接金属线连接非管脚区域;否则判定所述外接金属线未连接非管脚区域。
9.一种模块并入的检测装置,其特征在于,包括:
识别模块,用于识别模块并入后的版图文件中的金属线所在的金属层;
判断模块,用于判断所述金属线是属于电路模块版图还是属于产品电路版图;
第一检测模块,用于检测所述产品电路版图中的外接金属线是否接触到所述电路模块版图中的管脚区域;
第二检测模块,用于当所述产品电路版图中的外接金属线接触到所述电路模块版图中的管脚区域时,检测所述外接金属线所在的金属层与所述管脚区域所在的金属层是否为同层金属层;
第三检测模块,用于当所述外接金属线所在的金属层与所述管脚区域所在的金属层为同层金属层时,检测所述外接金属线是否唯一接触所述管脚区域;
第四检测模块,用于当所述外接金属线唯一接触所述管脚区域时,检测所述管脚区域是否接触到所述外接金属线;
判定模块,用于当所述管脚区域接触到所述外接金属线时,判定连线正确。
10.如权利要求9所述的模块并入的检测装置,其特征在于,还包括:
第五检测模块,用于检测所述产品电路版图中金属层的层数低于或等于所述电路模块版图内部最高金属层层数的金属线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410425345.1A CN104155594B (zh) | 2014-08-26 | 2014-08-26 | 模块并入的检测方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410425345.1A CN104155594B (zh) | 2014-08-26 | 2014-08-26 | 模块并入的检测方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104155594A CN104155594A (zh) | 2014-11-19 |
CN104155594B true CN104155594B (zh) | 2016-09-14 |
Family
ID=51881146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410425345.1A Active CN104155594B (zh) | 2014-08-26 | 2014-08-26 | 模块并入的检测方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104155594B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105574246B (zh) * | 2015-12-14 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 版图的ip模块合成方法 |
CN115989576A (zh) * | 2020-11-30 | 2023-04-18 | 华为技术有限公司 | 电路版图的识别方法及识别设备 |
CN112906337B (zh) * | 2021-03-24 | 2024-05-17 | 上海华虹宏力半导体制造有限公司 | 版图文件中可压缩区域的获取方法、系统及电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101609482A (zh) * | 2008-06-18 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 3d集成电路的设计和验证 |
CN102664142A (zh) * | 2012-04-19 | 2012-09-12 | 浙江大学 | 对现有版图填充冗余多晶硅条阵列的插入方法 |
CN102880763A (zh) * | 2012-10-17 | 2013-01-16 | 上海宏力半导体制造有限公司 | Ip核检测版图、版图设计系统及版图设计方法 |
US8381161B1 (en) * | 2011-11-04 | 2013-02-19 | International Business Machines Corporation | Method for providing a secure “gray box” view proprietary IP |
CN103728552A (zh) * | 2012-10-12 | 2014-04-16 | 苏州捷泰科信息技术有限公司 | 芯片管脚连接关系检测方法及系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7096439B2 (en) * | 2003-05-21 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for performing intellectual property merge |
-
2014
- 2014-08-26 CN CN201410425345.1A patent/CN104155594B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101609482A (zh) * | 2008-06-18 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 3d集成电路的设计和验证 |
US8381161B1 (en) * | 2011-11-04 | 2013-02-19 | International Business Machines Corporation | Method for providing a secure “gray box” view proprietary IP |
CN102664142A (zh) * | 2012-04-19 | 2012-09-12 | 浙江大学 | 对现有版图填充冗余多晶硅条阵列的插入方法 |
CN103728552A (zh) * | 2012-10-12 | 2014-04-16 | 苏州捷泰科信息技术有限公司 | 芯片管脚连接关系检测方法及系统 |
CN102880763A (zh) * | 2012-10-17 | 2013-01-16 | 上海宏力半导体制造有限公司 | Ip核检测版图、版图设计系统及版图设计方法 |
Non-Patent Citations (2)
Title |
---|
浅谈中芯国际的模块并入(IP merge)服务;徐健;《中国集成电路》;20130630;第22卷(第169期);第61-64、69页 * |
用Calibre工具对FFT芯片进行物理验证;王仁平等;《电子科技》;20080315;第21卷(第3期);第16-20页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104155594A (zh) | 2014-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6378574B2 (ja) | 配電網の故障位置特定システムおよび方法 | |
US20140310670A1 (en) | Failure analysis and inline defect characterization | |
US10866281B2 (en) | System and method to diagnose integrated circuit | |
Tam et al. | Systematic defect identification through layout snippet clustering | |
CN104155594B (zh) | 模块并入的检测方法和装置 | |
CN105760612A (zh) | 用于硅后芯片验证的断言检测装置、方法、系统、芯片 | |
TW201602819A (zh) | 調整用於靜態時序分析的時序降額的方法 | |
CN102435928B (zh) | 晶圆测试装置及对应的晶圆测试方法 | |
TW201837757A (zh) | 設計佈局的失效風險的智慧型預診斷系統及方法 | |
CN103425812A (zh) | 半导体器件设计系统及其使用方法 | |
US11907631B2 (en) | Reset domain crossing detection and simulation | |
JP7097587B2 (ja) | 部品記号の極性記号検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス | |
CN104701204A (zh) | Sram芯片引脚焊接不良的检测方法及系统 | |
Perng et al. | Automated bonding position inspection on multi-layered wire IC using machine vision | |
JP4377926B2 (ja) | テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 | |
CN103293410B (zh) | 服务器功耗检测方法与装置 | |
JP2023519139A (ja) | 電気回路設計検査システムおよび方法 | |
US10191112B2 (en) | Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips | |
US9015645B1 (en) | Hierarchical electromigration analysis using intelligent connectivity | |
US20110191742A1 (en) | Signal tracing through boards and chips | |
CN104182555A (zh) | 电路板布线的检测装置及方法 | |
US20220382943A1 (en) | Identifying association of safety related ports to their safety mechanisms through structural analysis | |
CN109884496B (zh) | 测试系统与测试方法 | |
CN109841532A (zh) | 制造半导体装置的方法 | |
CN105593981B (zh) | 一种倒装芯片的扇出装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |