CN105593981B - 一种倒装芯片的扇出装置和方法 - Google Patents

一种倒装芯片的扇出装置和方法 Download PDF

Info

Publication number
CN105593981B
CN105593981B CN201380079765.2A CN201380079765A CN105593981B CN 105593981 B CN105593981 B CN 105593981B CN 201380079765 A CN201380079765 A CN 201380079765A CN 105593981 B CN105593981 B CN 105593981B
Authority
CN
China
Prior art keywords
detecting
instruction
bump pad
fanned out
convex block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380079765.2A
Other languages
English (en)
Other versions
CN105593981A (zh
Inventor
郭叙海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Publication of CN105593981A publication Critical patent/CN105593981A/zh
Application granted granted Critical
Publication of CN105593981B publication Critical patent/CN105593981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/333Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种倒装芯片扇出的装置和方法。如果所述倒装芯片上的凸块焊盘包括供电气测试的测试部分,则在与所述凸块焊盘相关的配置文件中生成关于所述测试部分的指示,使得所述测试部分不被用于扇出。通过上述方法,避免了在所述测试部分进行扇出,所述测试部分可能存在探头留下的探测痕迹。相应地,大大提高了凸块生长工艺以及其他后续工艺的可靠性和精确性。

Description

一种倒装芯片的扇出装置和方法
技术领域
本发明实施例涉及倒装芯片领域,特别涉及一种倒装芯片的扇出方法、系统以及计算机程序产品。
背景技术
一般来说,半导体设备是经过一系列的工艺生产出来的,例如制造、芯片电特性拣选(Electrical Die Sorting,EDS)和封装等工艺。电器测试,比如EDS工艺,用以测试半导体晶圆的各种电气特性。EDS工艺可以分离无缺陷的芯片和有缺陷的芯片。如果缺陷是可以修复或者修补的,那么可以对有缺陷的芯片进行修复以供后续使用。而对那些不可修补的缺陷,晶圆的单元将被丢弃。电气测试使用不同的探测设备,比如探针卡,来测试芯片的电气特性。
探针卡安装有一个或多个探头,探头用于与芯片上的凸块焊盘接触,以检测有无缺陷。探针卡通常可以分为两大类:悬臂式和垂直出针式。悬臂式探针卡对于那些焊盘位于临近边缘位置的芯片拥有出色的性能。垂直出针式探针卡通常适用于焊盘位于裸片上的晶圆,可能包含平坦的探头或者尖探头。由于平坦探头的垂直出针式探针卡比尖探头的使用寿命要长,通常来说比较划算。
随着集成电路的尺寸越来越小、速度越来越快,有时难以将引线键合技术应用到有较多输入/输出焊盘的封装芯片中。因此,人们已经关注到倒装芯片封装技术。众所周知,倒装芯片有焊锡式凸块或铜柱凸块。若使用探针卡测试电气特性,探头在操作过程中难免会在焊盘上的接触区域留下一些痕迹,这些痕迹进而会影响芯片的性能和/或可靠性。例如,对于焊锡式凸块,探测痕迹会在凸块和凸块下金属层之间产生一个或多个空隙,这会削弱耦接强度,使得凸块发生位移、甚至在焊锡回流过程中掉落。对于铜柱凸块,凸块下金属层电镀工艺中的强大应力很可能将铜柱撞碎,或者在钝化层中产生裂缝。
为了解决上述问题,现有技术提出了一种用于倒装芯片上的焊盘,倒装芯片上包括至少两个分离的部分,其中测试部分用于电气测试,而凸块生长部分用于生长凸块,不用与测试所用的探头接触。可选地,测试焊盘可以构建成包含凸块焊盘。然而,这种类型的焊盘不适合于传统的扇出。在本申请中,术语“扇出”指的是,比如,在焊盘的再分布层上,扇出工艺路线痕迹的过程。具体地,例如,对于每个凸块焊盘,都有一个工艺路线痕迹从输入/输出(Input/Output,I/O)单元焊盘扇出到该凸块焊盘上的某个点。传统的扇出识别不出凸块焊盘上的不同部分。更具体地,工艺路线痕迹总是从整个凸块焊盘的中心点扇出或者扇出到整个凸块焊盘的中心点。因此,扇出点可能位于测试部分,其上可能存在探头在测试过程中留下的探测痕迹和/或引起的表面不规则,这可能会降低后续的凸块生长或其他工艺的可靠性和准确性。
基于上述分析,需要为包含专门的测试部分的倒装芯片焊盘提供一种新的扇出方法。
发明内容
为了解决现有技术中的上述问题以及其他潜在的问题,本发明实施例提供了新的倒装芯片焊盘的扇出方法。
根据本发明的一个方面,提供一种倒装芯片的焊盘的扇出方法,包括:确定所述焊盘是否包括用于电气测试的测试部分;以及如果确定所述焊盘包括用于电气测试的测试部分,在与所述焊盘相关的配置文件中生成所述测试部分的指示,使得所述测试部分不被用于扇出。本发明的其他实施例还包括用于实现所述方法的系统和计算机程序产品。
根据本发明的一个方面,提供一种倒装芯片的焊盘的扇出装置,包括:焊盘确定单元,用于确定所述焊盘是否包括用于电气测试的测试部分;以及指示生成单元,用于在所述焊盘包括用于电气测试的测试部分时,在与所述焊盘相关的配置文件中生成所述测试部分的指示,使得所述测试部分不被用于扇出。
根据本发明的一个方面,提供一种倒装芯片的焊盘的扇出方法,包括:确定与所述焊盘相关的配置文件是否包括位于所述焊盘上的测试部分的指示;以及如果确定与所述焊盘相关的配置文件包括位于所述焊盘上的测试部分的指示,确定所述测试部分不被用于扇出。本发明的其他实施例还包括用于实现所述方法的系统和计算机程序产品。
根据本发明的一个方面,提供一种倒装芯片的焊盘的扇出装置,包括:配置文件确定单元,用于确定与所述焊盘相关的配置文件是否包括位于所述焊盘上的测试部分的指示;以及扇出保护单元,用于:当与所述焊盘相关的配置文件包括位于所述焊盘上的测试部分的指示时,确定所述测试部分不被用于扇出。
如上所述以及参见后述具体内容,根据本发明的实施例,所述扇出可以将所述测试部分与所述倒装芯片的焊盘上的其他部分区分开来。而测试部分可能会有探头留下的探测痕迹,这样一来,可以避免在所述测试部分执行扇出,进而提高了后续工艺(比如凸块生长工艺)的可靠性和准确性。本发明实施例的其他特征和优点可以结合后面的具体实施例的说明以及相应的附图来理解,附图示意性地示出了本发明实施例的原理。
附图说明
本发明实施例将以具体的例子来展现,它们的优点也将结合附图进行具体阐述。
图1是本发明一实施例中倒装芯片上的凸块焊盘的俯视示意图;
图2是本发明一实施例提供的倒装芯片上凸块焊盘的扇出方法的流程图;
图3是本发明一实施例中与凸块焊盘相关的配置文件的示意图;
图4是本发明一实施例提供的倒装芯片上凸块焊盘的扇出装置的示意框图;
图5是本发明一实施例提供的倒装芯片上凸块焊盘的扇出方法的流程图;
图6是本发明一实施例中被执行扇出的凸块焊盘的俯视示意图;
图7是本发明一实施例提供的倒装芯片上凸块焊盘的扇出装置的示意框图;
图8是适于执行本发明实施例提供的方法的计算系统的示意框图。
以上附图中,相同或相似的标号用来表示相同或相似的元素。
具体实施方式
如上所述,为了避免探头在凸块生长部分留下的探测痕迹,本发明实施例提出将凸块焊盘分成至少两个部分,一部分用于在电气测试时与探测卡的探头接触,另一部分用于凸块生长并且不与探头接触。这样,凸块生长部分不会有探测痕迹,从而避免了探测痕迹引起的问题。需要注意的是,尽管本发明实施例是针对凸块焊盘描述的,本发明的创造性思想同样适用于其上可执行扇出的任何其他类型的焊盘。
图1是本发明一实施例的用于倒装芯片的焊盘的俯视图,例如凸块焊盘。如图1所示,凸块焊盘100分为两个部分,即测试部分101和凸块生长部分102。所述测试部分101用于电气测试,所述凸块生长部分102用于凸块生长及其他后续工艺。在所述测试过程中,不会有任何探头接触到所述凸块生长部分102。需要注意的是,图1只是一个示意性的例子。例如,除了所述测试部分和所述凸块生长部分,所述凸块焊盘100还可以包含用于其他工艺的部分。
通过使用这种凸块焊盘,所述用于凸块生长的部分不存在探测痕迹,因此避免了探测痕迹引起的问题。然而,这样的凸块焊盘难以与传统的扇出很好地连接。通常来说,扇出将整个凸块焊盘作为凸块生长区域。因此,扇出相对于整个凸块焊盘的中心来执行。也就是说,工艺路线痕迹总是从整个凸块焊盘的中心点扇出或者扇出到整个凸块焊盘的中心点。然而,由于测试部分及凸块生长部分在凸块焊盘上的布置方式多种多样,凸块焊盘的中心点很可能就位于测试部分。这样一来,测试部分留下的探测痕迹可能影响凸块生长工艺的可靠性和准确性。
为了解决上述问题,本发明实施例使用与所述凸块焊盘相关的配置文件来实现扇出。具体地,请参考图2,图2是本发明一实施例提供的倒装芯片凸块焊盘的扇出方法200的流程图。所述方法200可以由设计者、制造商和/或所述凸块焊盘或芯片的提供者等其他合适的实体来执行。
步骤S201中,确定所述凸块焊盘是否包括用于电气测试的测试部分。有些实施例中,可以基于描述所述凸块焊盘特性的配置文件来判断。所述配置文件可以由设计者、制造商和/或所述凸块焊盘或芯片的提供者来制作和提供。可选地,用户可以明确指示所述需处理的凸块焊盘是否包含一个专用的测试部分。
如果步骤S201中确定所述凸块焊盘不包括所述测试部分(例如,所述凸块焊盘是传统的凸块焊盘,比如标准的八角形凸块焊盘),则生成常用的与所述凸块焊盘相关的配置文件,在此不再赘述。如果步骤S201中确定所述凸块焊盘包括所述测试部分,那么执行步骤S202,在与所述凸块焊盘相关的配置文件中生成所述测试部分的指示,使得所述测试部分不被用于后续的扇出,下面会详细描述。本发明实施例所述的“使得所述测试部分不被用于后续的扇出”的意思是工艺路线痕迹不会从所述测试部分内的点扇出或者扇出至所述测试部分内的点。然而,允许工艺路线痕迹经过所述测试部分。
在有些实施例中,与所述凸块焊盘相关的配置文件可以是库交换格式文件(Library Exchange Format,LEF)。众所周知,LEF文件可以包含一类设计的库信息。库数据包括层、过孔、布局位置类型、宏单元定义等等。所述LEF文件可以用使用语义规则的ASCII表示。在这些实施例中,所述测试部分的指示可以以所述LEF文件的一分段来实现。例如,图3是本发明一实施例提供的LEF文件300的部分示意图。在凸块单元的LEF定义内,分段301定义了一个标准的八角形凸块焊盘。如果确定所述凸块焊盘包含测试部分,则在所述LEF文件中生成分段302来指示所述凸块焊盘上的测试部分,使得所述测试部分不用于扇出。图3中用标签“OBS”表示所述测试部分,这只是出于示意目的。
从图3中还可以看出,在有些实施例中,所述测试部分的指示可以包括所述测试部分各顶点的坐标,正如所述分段302所示。需要知道的是,上述情况只是一个示意性的例子,所述测试部分的指示还可以以其它可能的方式实现。例如,如上所述,所述凸块焊盘可以分为所述测试部分和所述凸块生长部分。在这些实施例中,替代/除了直接指示所述测试部分禁止用于扇出,可以指示所述凸块生长部分用于待执行的扇出。换句话说,在本发明实施例中,所述凸块生长部分的指示是所述测试部分的一种指示。与所述测试部分一样,所述凸块生长部分可以用所述凸块生长部分各顶点的坐标来表示。替代地或者更多地,在有些实施例中,所述配置文件中的指示甚至可以是位于所述测试部分之外的某个点,这样在扇出中路线将会从这个点出发或者达到这个点。本发明的范围并不限于此。在本发明其它实施例中,还可以使用其它可以用来指示所述测试部分的方式。
需要知道的是,与所述凸块焊盘相关的配置文件不仅限于LEF文件。在有些实施例中,所述配置文件可以是纯文本文件、可扩展标记语言(Extensible Markup Language,XML)文件、数据库文件等。本发明的范围不限于此。相应地,所述测试部分依据所述配置文件的形式指示在所述配置文件中。比如,有些实施例中,所述测试部分定义在单独的文件中,所述配置文件中的指示为所述单独文件的引用。
请参考图4,图4是本发明一实施例提供的倒装芯片上凸块焊盘的扇出装置400的示意框图。一般来说,所述装置被配置用来实施图2所示的方法200。具体地,如图4所示,所述装置400包括凸块焊盘确定单元401,用于确定所述凸块焊盘是否包括用于电气测试的测试部分。所述装置400还包括指示生成单元402,用于在所述凸块焊盘包括用于电气测试的测试部分时,在与所述凸块焊盘相关的配置文件中生成所述测试部分的指示,使得所述测试部分不被用于扇出。如上所述,在有些实施例中,所述配置文件可以是LEF文件,所述测试部分的指示可以是所述LEF文件的分段。替代地或者更多地,所述测试部分的指示可以包括所述测试部分各顶点的坐标。在所述凸块焊盘包括测试部分和凸块生长部分的实施例中,所述指示生成单元可以包括用于生成所述凸块生长部分的指示的单元。
请参考图5,图5是本发明一实施例提供的倒装芯片上凸块焊盘的扇出方法500的流程图。所述方法500可以用电子设计自动化系统或者其他合适的用于执行扇出的实体来完成。步骤S501中,确定与所述凸块焊盘相关的配置文件是否包括位于所述凸块焊盘上的测试部分的指示。有些实施例中,所述配置文件是与所述凸块焊盘相关的LEF文件,可以定位定义了所述测试部分的分段,例如通过在配置文件中查找具体的标签(比如上述“OBS”)。
如果步骤S501中确定与所述凸块焊盘相关的配置文件中不包括位于所述凸块焊盘上的测试部分的指示,那么按照常用的方式来执行扇出。比如,工艺路线痕迹从整个凸块焊盘的中心点扇出或者扇出到整个凸块焊盘的中心点。如果步骤S501中确定与所述凸块焊盘相关的配置文件中包括位于所述凸块焊盘上的测试部分的指示,那么执行步骤S502,确定所述测试部分不被用于扇出。换句话说,在有些实施例中,所述扇出在所述测试部分以外的部分执行。例如,工艺路线痕迹从所述测试部分外的某个点扇出或者扇出到所述测试部分外的某个点。
在所述凸块焊盘包括测试部分和凸块生长部分的实施例中,如上所述,所述配置文件中的所述测试部分的指示可以包括所述测试部分和/或所述凸块生长部分的各顶点的坐标。相应地,步骤S502中确定所述测试部分不被用于扇出可以包括:基于所述测试部分的指示计算所述凸块生长部分中的点,使得所述扇出基于所述计算出的点来执行。该点可以是所述凸块生长部分内的中心点或者其它合适的点。
图6示意了一个被执行扇出的凸块焊盘的俯视图。基于配置文件中测试部分101和/或凸块生长部分102的指示,可以确定所述凸块生长部分102的区域。接着可以计算出一个点601,本实施例中为所述凸块生长部分的中心点,所述扇出基于所述点601来执行。在有些实施例中,如图所示,痕迹602从所述中心点601扇出,或者扇出到所述中心点601。由于所述扇出不是从整个凸块焊盘100的中心点来执行,所述测试部分101不会被用于所述扇出。需要知道的是,点601不必一定是如上所述的凸块生长部分的中心点。
在有些实施例中,如上所述,在后端设计阶段就可以确定扇出的起始点,后续的工艺(比如流片)可以采用传统的不包含所述测试部分的指示的LEF文件。这样,本发明实施例可以与任何后续工艺一起较好地工作,无论后续工艺是已知的还是未来会发展的。
图7是本发明一实施例提供的倒装芯片上凸块焊盘的扇出装置700的示意框图。一般来说,所述装置被配置用来实施图5所示的方法500。具体地,如图7所示,所述装置700包括:配置文件确定单元701,用于确定与所述凸块焊盘相关的配置文件是否包括位于所述凸块焊盘上的测试部分的指示;扇出保护单元702,用于当所述配置文件包括所述测试部分的指示时,确定所述测试部分不被用于扇出。如上所述,所述配置文件可以是LEF文件,所述测试部分的指示可以是所述LEF文件的分段。替代地或者更多地,所述测试部分的指示可以包括所述测试部分各顶点的坐标。在所述凸块焊盘包括测试部分和凸块生长部分的实施例中,所述扇出保护单元可以包括计算单元,用于基于所述测试部分的指示计算位于所述凸块生长部分的点,使得所述扇出基于所述计算出的点来执行。
图8是适于执行本发明实施例提供的方法的计算系统800的示意框图。如图所示,所述计算机系统800包括中央处理器(Central Processing Unit,CPU)801,可以根据只读存储器(Read Only Memory,ROM)802中存储的程序或者从存储部分808加载到随机存取存储器(Random Access Memory,RAM)803中的程序来执行多种多样的进程。所述CPU801执行所述进程等所需的数据也存储在所述RAM803中。所述CPU801、所述ROM802以及所述RAM803通过总线804相互连接。输入/输出(Input/Output,I/O)接口805也连接至所述总线804。
以下部件都连接至所述I/O接口805:包括键盘、鼠标之类的输入部分806;包括如阴极射线管(Cathode Ray Tube,CRT)、液晶显示屏(Liquid Crystal Display,LCD)之类的显示器和扬声器等的输出部分807;包括硬盘之类的所述存储部分808;以及包括如(LocalArea Network,LAN)卡、调制解调器之类的网络接口卡的通信部分809。所述通信部分809通过网络,比如因特网,来执行通信过程。驱动810也连接至所述I/O接口805。移动媒介811,比如磁盘、光盘、磁光盘、半导体存储器等,安装到所述驱动810,这样,从所述移动媒介811读出来的计算机程序就装载到了所述存储部分808中。
通过上述描述,本领域技术人员可以知道,通过本发明的实施例,扇出可以将测试部分与倒装芯片的焊盘上的其他部分区分开来。测试部分可能会有探头留下的探测痕迹,这样一来,可以避免在所述测试部分执行扇出,进而提高了凸块生长工艺的可靠性和准确性。
为了展示本发明的精神和原理,以上描述了具体的实施例。然而,要知道本发明的保护范围不限于此。一般地,各种实施例可以以硬件或者特殊目的的电路、软件、逻辑或者它们的组合来实现。比如,有些方面可以用硬件实现,而有些方面可以用固件或者用通过控制器、微处理器或其他计算设备执行的软件来实现。当然,本发明不限于此。用框图、流程图或一些其他形象化的表示来展示和描述了本发明实施例的多个方面,可以理解的是,这些描述的模块、装置、系统、技术或方法可以以硬件、软件、固件、特殊目的的电路或逻辑、通用硬件或控制器或其他计算设备、或者它们的组合来实现。
具体地,图2和图5中的多个模块可以视为方法步骤、和/或计算机程序代码运行产生的操作、和/或用于实现相关功能的多个耦接的逻辑电路单元。至少本发明实施例的某些方面可以以多种部件来实行,比如集成电路芯片和模块,并且本发明实施例可以在具体化为集成电路、现场可编程门阵列(Field Programmable Gate Array,FPGA)、特定用途集成电路(Application Specific Integrated Circuit,ASIC)的装置中实现,所述集成电路、FPGA、ASIC被配置用于根据本发明实施例来工作。
此外,所述方法200或500可以具体化为非平稳性计算机可读介质用于有形地对计算机程序产品进行编码,所述计算机程序产品包含指令,所述指令一旦被处理器执行,可使得所述处理器执行所述方法的步骤。再例如,本发明可以具体化为倒装芯片的凸块焊盘的扇出系统。所述系统至少包括处理器和与所述处理器耦接的、用于存储指令的存储器,所述指令一旦被处理器执行,可以实现所述方法200或500。
虽然本说明书包含许多具体实施方式细节,但是这些细节不应当被解释为对任何发明或者所主张的内容的范围的限定,而应当被解释为针对特定发明的特定实施例的特征的描述。在本说明书中在分离的实施例的语境中描述的某些特征也可以组合在单个实施例中实现。相反地,在单个实施例的语境中描述的各种特征也可以分离地在多个实施例中实现或者在任何适当的子组合中实现。此外,尽管特征可能在上面被描述为在某些组合中起作用,甚至最初主张如此,但是来自所主张的组合的一个或多个特征在一些情况下可以从组合中删去,并且所主张的组合可以指向子组合或者子组合的变体。
类似地,虽然在附图中以特定顺序描述了操作,但是不应当理解为需要这样的操作以所示的特定顺序被执行或者以连续顺序被执行、或者需要全部图示的操作均被执行,才能实现所期望的结果。在某些环境中,多任务以及并行处理可以是有利的。此外,在如上所述实施例中的各种系统组件的分离不应当被理解为在全部实施例中均需要这样的分离,并且应当理解的是,描述的程序组件和系统通常可以被集成到一起成为单个软件产品或封装为多个软件产品。
鉴于前面描述,当结合附图来理解,本发明的前述示例性实施例的各种修改和适应对于相关领域中的技术人员可以变得显而易见。因此,任何修改仍然落入本发明实施例的非限制性的示意性实施例的范围中。此外,本发明相关领域的技术人员在了解了前述描述和相关附图中给出的教导的益处之后将会想到本发明的其它实施方式。
因此,可以理解的是,本发明并不限于所公开的具体实施方案,规定修饰和其他实施方案包括于所附权利要求的范围内。尽管本文使用了具体术语,但是它们仅采用通用且描述的意义,并非出于限制目的。

Claims (20)

1.一种倒装芯片的凸块焊盘扇出方法,其特征在于,包括:
确定所述凸块焊盘是否包括用于电气测试的测试部分;以及
如果确定所述凸块焊盘包括用于电气测试的测试部分,在与所述凸块焊盘相关的配置文件中生成所述测试部分的指示,使得所述测试部分不被用于扇出。
2.如权利要求1所述的方法,其特征在于,所述配置文件为库交换格式文件。
3.如权利要求1所述的方法,其特征在于,所述测试部分的指示包括所述测试部分各顶点的坐标。
4.如权利要求1所述的方法,其特征在于,所述凸块焊盘包括所述测试部分和凸块生长部分,所述生成所述测试部分的指示包括:生成所述凸块生长部分的指示。
5.一种倒装芯片的凸块焊盘扇出装置,其特征在于,包括:
凸块焊盘确定单元,用于确定所述凸块焊盘是否包括用于电气测试的测试部分;以及
指示生成单元,用于在所述凸块焊盘包括用于电气测试的测试部分时,在与所述凸块焊盘相关的配置文件中生成所述测试部分的指示,使得所述测试部分不被用于扇出。
6.如权利要求5所述的装置,其特征在于,所述配置文件为库交换格式文件。
7.如权利要求5所述的装置,其特征在于,所述测试部分的指示包括所述测试部分各顶点的坐标。
8.如权利要求5所述的装置,其特征在于,所述凸块焊盘包括所述测试部分和凸块生长部分,所述指示生成单元包括:用于生成所述凸块生长部分的指示的单元。
9.一种倒装芯片的凸块焊盘扇出系统,其特征在于,包括:
处理器;以及
与所述处理器耦接的存储器,用于存储指令,所述指令一旦被处理器执行,可以实现权利要求1至权利要求4中任一项权利要求所述的方法。
10.一种非平稳计算机可读介质,用于有形地对计算机程序产品进行编码,所述计算机程序产品包含指令,所述指令一旦被处理器执行,可使得所述处理器执行权利要求1至权利要求4中任一项权利要求所述的方法的步骤。
11.一种倒装芯片的凸块焊盘扇出方法,其特征在于,包括:
确定与所述凸块焊盘相关的配置文件是否包括位于所述凸块焊盘上的测试部分的指示;以及
如果确定所述凸块焊盘相关的配置文件包括位于所述凸块焊盘上的测试部分的指示,确定所述测试部分不被用于扇出。
12.如权利要求11所述的方法,其特征在于,所述配置文件为库交换格式文件。
13.如权利要求11所述的方法,其特征在于,所述测试部分的指示包括所述测试部分各顶点的坐标。
14.如权利要求11所述的方法,其特征在于,所述凸块焊盘包括所述测试部分和凸块生长部分,所述确定所述测试部分不被用于扇出包括:基于所述测试部分的指示计算所述凸块生长部分中的点,使得所述扇出基于所述计算出的点来执行。
15.一种倒装芯片的凸块焊盘扇出装置,其特征在于,包括:
配置文件确定单元,用于确定与所述凸块焊盘相关的配置文件是否包括位于所述凸块焊盘上的测试部分的指示;以及
扇出保护单元,用于:当与所述凸块焊盘相关的配置文件包括位于所述凸块焊盘上的测试部分的指示时,确定所述测试部分不被用于扇出。
16.如权利要求15所述的装置,其特征在于,所述配置文件为库交换格式文件。
17.如权利要求15所述的装置,其特征在于,所述测试部分的指示包括所述测试部分各顶点的坐标。
18.如权利要求15所述的装置,其特征在于,所述凸块焊盘包括所述测试部分和凸块生长部分,所述扇出保护单元包括计算单元,用于基于所述测试部分的指示计算所述凸块生长部分中的点,使得所述扇出基于所述计算出的点来执行。
19.一种倒装芯片的凸块焊盘扇出系统,其特征在于,包括:
处理器;以及
与所述处理器耦接的存储器,用于存储指令,所述指令一旦被处理器执行,可以实现权利要求11至权利要求14中任一项权利要求所述的方法。
20.一种非平稳计算机可读介质,用于有形地对计算机程序产品进行编码,所述计算机程序产品包含指令,所述指令一旦被处理器执行,可使得所述处理器执行权利要求11至权利要求14中任一项权利要求所述的方法的步骤。
CN201380079765.2A 2013-09-23 2013-09-23 一种倒装芯片的扇出装置和方法 Active CN105593981B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/083970 WO2015039339A1 (en) 2013-09-23 2013-09-23 Apparatus and method for fanout of flip chip

Publications (2)

Publication Number Publication Date
CN105593981A CN105593981A (zh) 2016-05-18
CN105593981B true CN105593981B (zh) 2018-06-05

Family

ID=52688127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380079765.2A Active CN105593981B (zh) 2013-09-23 2013-09-23 一种倒装芯片的扇出装置和方法

Country Status (2)

Country Link
CN (1) CN105593981B (zh)
WO (1) WO2015039339A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381278B2 (en) 2017-09-14 2019-08-13 Powertech Technology Inc. Testing method of packaging process and packaging structure
BR102019017782A2 (pt) * 2019-08-27 2022-03-03 Ceitec - Centro Nacional De Tecnologia Eletrônica Avançada S.A. Método de montagem de chip com pads de teste expostos e chip com pads de teste expostos

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359342B1 (en) * 2000-12-05 2002-03-19 Siliconware Precision Industries Co., Ltd. Flip-chip bumping structure with dedicated test pads on semiconductor chip and method of fabricating the same
CN101556899A (zh) * 2008-04-10 2009-10-14 中芯国际集成电路制造(上海)有限公司 一种晶圆制造工艺的标记方法与系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221173B2 (en) * 2004-09-29 2007-05-22 Agere Systems, Inc. Method and structures for testing a semiconductor wafer prior to performing a flip chip bumping process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359342B1 (en) * 2000-12-05 2002-03-19 Siliconware Precision Industries Co., Ltd. Flip-chip bumping structure with dedicated test pads on semiconductor chip and method of fabricating the same
CN101556899A (zh) * 2008-04-10 2009-10-14 中芯国际集成电路制造(上海)有限公司 一种晶圆制造工艺的标记方法与系统

Also Published As

Publication number Publication date
WO2015039339A1 (en) 2015-03-26
CN105593981A (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
US8451014B2 (en) Die stacking, testing and packaging for yield
CN100543752C (zh) 印刷电路板的返回路径检查方法及其图案设计cad装置
US8332803B1 (en) Method and apparatus for integrated circuit package thermo-mechanical reliability analysis
CN110046284A (zh) 芯片管理方法和系统
US20080113457A1 (en) Method of chip manufacturing
TWI537902B (zh) 顯示面板與顯示面板的出廠來源的識別系統與方法
CN103839771A (zh) 半导体器件失效分析样品制作方法以及分析方法
CN106199385A (zh) 一种用于芯片的测试插座及其测试电路
US20130250709A1 (en) Testing system and testing method thereof
CN109037090A (zh) 多测试类型探针卡和对应的测试系统
CN107330184B (zh) 电气组件中的键合线的仿真测试方法及存储介质和设备
US20160356844A1 (en) Probe-pad qualification
CN116011394B (zh) 一种异常检测方法、装置、设备及存储介质
CN105092995A (zh) 芯片中静态电流失效器件的检测方法和装置
CN105593981B (zh) 一种倒装芯片的扇出装置和方法
JP2004150840A (ja) 半導体集積回路の不良解析装置、システムおよび検出方法
US10823759B2 (en) Test system and method of testing a wafer for integrated circuit devices
WO2022156203A1 (zh) 芯片测试方法、装置与电子设备
CN102435798B (zh) 探针卡与测试方法
CN104050308A (zh) 切割诊断(cid)—提高成品率陡升工艺的产量的方法
US8255865B2 (en) Signal tracing through boards and chips
CN104155594B (zh) 模块并入的检测方法和装置
KR20140042326A (ko) Pcb 전기검사 시스템 및 그 방법
US20190384885A1 (en) Integrated circuit (ic) design systems and methods using single-pin imaginary devices
JP2007129121A (ja) 半導体チップ組立判定装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190314

Address after: 101399 Building 8-07, Ronghui Garden 6, Shunyi Airport Economic Core Area, Beijing

Patentee after: Xin Xin finance leasing (Beijing) Co.,Ltd.

Address before: 201203 Building 1, exhibition hall, 2288 lane, 2288 Chong, road, Zhangjiang hi tech park, Shanghai

Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

TR01 Transfer of patent right
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20160518

Assignee: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Assignor: Xin Xin finance leasing (Beijing) Co.,Ltd.

Contract record no.: X2021110000008

Denomination of invention: A flip chip fan out device and method

Granted publication date: 20180605

License type: Exclusive License

Record date: 20210317

EE01 Entry into force of recordation of patent licensing contract
TR01 Transfer of patent right

Effective date of registration: 20221031

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288

Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd.

Address before: 101399 Building 8-07, Ronghui Garden 6, Shunyi Airport Economic Core Area, Beijing

Patentee before: Xin Xin finance leasing (Beijing) Co.,Ltd.

TR01 Transfer of patent right