CN109037090A - 多测试类型探针卡和对应的测试系统 - Google Patents

多测试类型探针卡和对应的测试系统 Download PDF

Info

Publication number
CN109037090A
CN109037090A CN201810597490.6A CN201810597490A CN109037090A CN 109037090 A CN109037090 A CN 109037090A CN 201810597490 A CN201810597490 A CN 201810597490A CN 109037090 A CN109037090 A CN 109037090A
Authority
CN
China
Prior art keywords
test
bare die
pin
probe card
bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810597490.6A
Other languages
English (en)
Other versions
CN109037090B (zh
Inventor
D·加纳波尔
M·戈尼亚
S·吴
M·雅各布斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN109037090A publication Critical patent/CN109037090A/zh
Application granted granted Critical
Publication of CN109037090B publication Critical patent/CN109037090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请涉及多测试类型探针卡和对应的测试系统。用于在晶圆分类工艺期间测试衬底的裸片的探针卡包括印刷电路板(PCB)和测试位置，所述测试位置被布置为在测试周期期间分别连接到所述裸片中的一个裸片。测试位置包括第一引脚连接带和第一引脚组。第一引脚连接带连接到PCB。第一引脚组连接到第一引脚连接带并且包括用于测试设备在第一裸片上执行第一类型测试的引脚配置。测试位置仅包括第一引脚组中的引脚。第一引脚组中的引脚的数目少于用于在第一裸片上执行第二类型测试的引脚的数目。以比第一类型测试更慢的处理速度执行第二类型测试。

Description

多测试类型探针卡和对应的测试系统
相关申请的交叉引用
本申请要求于2017年6月12日提交的美国临时申请第62/518,412号的权益。上面引用的申请的全部公开内容通过引用并入本文。
技术领域
本公开涉及晶圆分类(wafer sort)工艺。
背景技术
通常经由探针、测试器和探针卡来实现晶圆分类工艺，以在刀片分割(或切割)和封装之前测试晶圆的电路。在切割之后，晶圆的各个电路和对应区域通常被称为裸片。在下文中，在切割之前的晶圆的电路和对应区域可以被称为“晶圆的裸片”或简称为“裸片”。在晶圆分类工艺期间，探针卡连接到测试器，定位在探针的卡保持件上，并安置在衬底支撑件上。探针卡包括向下触碰裸片的焊盘和/或触点的引脚。测试器将电源和测试信号提供给一个或多个待测试裸片。测试器监控引脚的状态和/或接收来自待测试裸片的响应信号。可以测试衬底上的每个裸片并将结果记录在表格(被称为“晶圆图”)中。该表格分别包括针对裸片的值，其中每个值例如指示对应的裸片测试通过还是测试失败。在切割之后，通过的裸片被封装，而失败的裸片被丢弃。
发明内容
提供用于在晶圆分类工艺期间测试衬底的裸片的探针卡。探针卡包括印刷电路板和第一测试位置。第一测试位置被布置为在测试周期期间分别连接到多个裸片中的选定裸片。第一测试位置包括第一引脚连接带和第一引脚组。第一引脚连接带连接到印刷电路板。第一引脚组连接到第一测试位置的第一引脚连接带。第一引脚组包括用于测试设备在第一裸片上执行第一类型测试的引脚配置。第一测试位置包括第一引脚组中的引脚，而没有其他引脚。第一引脚组中的引脚的数目少于用于在第一裸片上执行第二类型测试的引脚的数目。以比第一类型测试更慢的处理速度执行第二类型测试。
在其他特征中，探针卡还包括第二测试位置。第二测试位置包括第二引脚连接带和第二引脚组。第二引脚连接带连接到印刷电路板。第二引脚组连接到第二测试位置的第二引脚连接带。第二引脚组包括用于测试设备在第二裸片上执行第一类型测试或第二类型测试的引脚配置。在其他特征中，第二引脚组包括全组引脚，以便在第二裸片上执行第二类型测试。第二引脚组包括比第一引脚组多的引脚。
在其他特征中，提供测试系统，该测试系统包括探针卡、测试设备、处理器、存储器和多测试类型探针应用。测试设备连接到探针卡，为探针卡供电，并且经由探针卡接收来自第一裸片的状态信号，其中状态信号指示在第一类型测试期间由第一裸片执行的内置自测试的结果。多测试类型探针应用存储在存储器中并包括指令，该指令可由处理器执行并且用于：相对于衬底来定位探针卡；发起第一类型测试，包括为第一裸片供电；以及接收来自第一裸片的状态信号并将内置自测试的结果存储在存储器中。
在其他特征中，在第一类型测试期间，第一裸片在第一裸片的最大处理速度的预定范围内操作。在其他特征中，探针卡包括第二测试位置。第二测试位置包括第二引脚连接带和第二引脚组。第二引脚连接带连接到印刷电路板。第二引脚组连接到第二测试位置的第二引脚连接带。第二引脚组包括用于测试设备执行第一类型测试或第二类型测试的引脚配置。该指令进一步用于：在第一测试周期期间用第一测试位置测试第一裸片；并在第二测试周期期间用第二测试位置测试第一裸片。
在其他特征中，指令进一步用于：使用第一测试位置来测试一部分裸片中的每个裸片；并使用第二测试位置测试一部分裸片中的每个裸片。在其他特征中，探针卡包括测试位置。测试位置包括第一测试位置和第二测试位置。测试位置以对角线图案、交叉图案或线性图案布置。
在其他特征中，提供用于在晶圆分类工艺期间测试衬底的裸片的探针卡。探针卡包括印刷电路板和测试位置。测试位置被布置成分别连接到裸片。测试位置包括第一测试位置、第二测试位置、引脚连接带、第一引脚组和第二引脚组。引脚连接带连接到印刷电路板。引脚连接带包括第一引脚连接带和第二引脚连接带。第一引脚组连接到第一测试位置的第一引脚连接带。第一引脚组包括用于测试设备在第一裸片上执行第一类型测试的引脚配置。第二引脚组连接到第二测试位置的第二引脚连接带。第二引脚组包括用于测试设备在第二裸片上执行第二类型测试的引脚配置。第二引脚组包括比第一引脚组多的引脚。在第二类型测试期间以比在第一类型测试期间操作第一裸片更慢的处理速度操作第二裸片。
在其他特征中，第一引脚组包括电源引脚和状态引脚，并且不包括用于接触第一裸片的环回模块的触点的引脚。第二引脚组包括供电引脚、状态引脚和用于接触第二裸片的环回模块的触点的引脚。在其他特征中，测试位置以对角线图案、交叉图案或线性图案布置。
在其他特征中，提供测试系统，该测试系统包括探针卡、测试设备、处理器、存储器和多测试类型探针应用。测试设备连接到探针卡，为探针卡供电，并经由探针卡接收来自第一裸片的第一状态信号和来自第二裸片的第二状态信号。第一状态信号指示在高速测试期间由第一裸片执行的内置自测试的结果。第二状态信号指示第二裸片的至少一部分的状态。多测试类型探针应用被存储在存储器中并且包括指令，该指令可由处理器执行并且用于：相对于衬底来定位探针卡；发起第一类型测试和第二类型测试，包括为第一裸片和第二裸片供电；接收来自第一裸片的第一状态信号；接收来自第二裸片的第二状态信号；将内置自测试的结果存储在存储器中；并基于第二状态信号确定第二类型测试的结果。
在其他特征中，指令进一步用于：使用第一测试位置来测试一部分裸片中的每个裸片；并使用第二测试位置来测试一部分裸片中的每个裸片。在其他特征中，指令进一步用于：在第一测试周期期间使用测试位置测试裸片的第一部分；以及在第二测试周期期间使用测试位置测试裸片的第二部分。
在其他特征中，提供用于经由探针卡测试衬底的裸片的晶圆分类方法。探针卡包括第一测试位置和第二测试位置，其中第一测试位置被配置用于执行第一测试。第二测试位置被配置用于执行第二测试。第二测试与第一测试不同。每个测试位置包括相应的引脚组。该方法包括：相对于探针卡使衬底对准，以使得第一测试位置在第一裸片上方并且第二测试位置在第二裸片上方；将引脚组中的引脚向下触碰在裸片的触点上；经由第一测试位置在第一裸片上发起第一测试；经由第二测试位置在第二裸片上发起第二测试，其中在执行第一测试时执行第二测试；经由探针卡从第一裸片接收第一测试的第一结果；在第二测试期间经由探针卡接收来自第二裸片的状态信号；基于状态信号确定用于第二裸片的第二测试的第二结果；将第一结果和第二结果映射到晶圆图；以及报告晶圆图以防止对第一测试或第二测试中的至少一个测试失败的一个或多个裸片进行封装和进一步测试。
在其他特征中，第一测试是高速测试；并且以比第二测试更快的处理速度执行第一测试。在其他特征中，第一测试位置的引脚组包括比第二测试位置的引脚组更少的引脚。
在其他特征中，方法还包括：对于第一测试，为第一裸片供电，监控第一裸片的状态触点，并且不监控第一裸片的环回模块的触点；并且对于第二测试，为第二裸片供电并监控第一裸片的状态触点和第二裸片的环回模块的触点。在其他特征中，在第一裸片上发起第一测试包括在第一裸片上发起内置自测试；并且第一结果指示第一裸片是否通过内置自测试。
在其他特征中，该方法还包括在完成第一裸片上的第一测试和第二裸片上的第二测试之后，相对于探针卡移动衬底，使得第一测试位置位于第三裸片上方并且第二测试位置位于第四裸片上方。存在以下项中的至少一项：(i)第三裸片包括第二裸片中的一个或多个裸片，或者(ii)第四裸片包括第一裸片中的一个或多个裸片。该方法还包括发起第三裸片和第四裸片的测试。
根据具体实施方式、权利要求和附图，本公开的其他应用方面将变得显而易见。具体实施方式和具体示例仅用于说明的目的，并不意图限制本公开的范围。
附图说明
图1是根据本公开实施例的包括具有多测试类型探针应用的控制模块的测试系统的示例的功能框图。
图2是图示出根据本公开实施例的一个测试周期的多测试类型位置图案并示出对应裸片的一部分的衬底的示例的俯视图。
图3是图示出根据本公开实施例的交叉测试位置图案的示例的衬底的裸片的一部分的俯视图。
图4是图示出根据本公开实施例的线性测试位置图案的示例的衬底的裸片的一部分的俯视图。
图5是图示出根据本公开实施例的针对在预定的一组裸片上的探针卡的一部分的对角线测试位置图案和对应结构的俯视图。
图6是根据本公开实施例的被连接以执行高速测试的裸片的一部分的示例的俯视图。
图7是根据本公开实施例的被连接以执行全面测试的图6的裸片部分的顶视图。
图8图示出了根据本公开实施例的晶圆分类方法。
在附图中，参考标记可以被重新使用以标识相似和/或相同的元件。
具体实施方式
在切割之前，衬底(也被称为晶圆)可以包括多个裸片。注意，取决于所使用的制造工艺，电子器件领域中的衬底是半导体或电绝缘体。对于其中使用诸如氧化硅或氧化铝的绝缘体作为衬底的情况，将半导体材料(通常为纯硅)的薄层放置在氧化物的顶部上。接下来，重复使用标准光刻工艺，在半导体中制造晶体管和二极管。各个地测试每个裸片是耗时的。为了减少测试时间，可以在相同的时间段期间测试衬底的多个裸片。尽管这允许同时测试多个裸片，但可以对裸片进行测试的速度是有限的，并且通常是以比正在测试的裸片的最大处理速度慢的速度。这是由于在探针卡与待测试裸片之间延伸的引脚的数目、引脚的长度、被监控的引脚的数目、发射到裸片和从裸片发射的信号的数目等造成的。
传统上，裸片在切割之后才以高速(例如，处于或接近裸片的最大处理速度的速度)进行测试。通常将裸片封装，然后以高速进行测试。因此，在高速测试期间检测到的故障在封装测试之前不会被检测到。封装和测试裸片耗时且成本高昂。为了避免浪费时间和费用，本文阐述的示例包括在晶圆分类工艺期间的高速测试。
这些示例包括在晶圆分类工艺的每个测试周期期间使用多测试类型图案并行测试裸片。多测试类型图案是指使用第一类型测试(例如，高速测试)测试裸片的第一部分和使用第二类型测试(例如，全面测试)测试裸片的第二部分。如本文所提及的，高速测试包括以裸片的最大处理速度或接近裸片的最大处理速度来测试裸片。例如，低功率双倍数据速率四(LPDDR4)随机存取存储器(RAM)可以具有4千兆比特每秒(Gb/s)的最大处理速度。LPDDR4RAM裸片的高速测试可以大于或等于3.6Gb/s。高速测试包括利用预选引脚的子集向下触碰在一个或多个裸片的焊盘(或触点)的子集上。作为示例，可以使用预定的一组引脚来仅提供功率，发起测试，和/或接收测试结果。在高速测试期间，处于高速测试下的裸片执行内置自测试(BIST)并将测试结果返回给测试器。这在下面进一步描述。
全面测试是指用全组引脚向下触碰一个或多个裸片并执行全组测试以确定一个或多个裸片是通过还是失败。全面测试可以包括向下触碰在裸片的所有焊盘和/或其他触点上并且测试焊盘泄漏，扫描并测试每个存储器元件，执行静态寄生测试以确定电路元件(例如，二极管、晶体管、金属线等)是否被正确连接，和/或执行其他测试。相对于高速测试，全面测试包括更多的引脚数目，包含更多的测试数目，并且以更低的速度被执行。至少由于这些原因，全面测试可能需要比高速测试更长的时间来完成。
图1示出了测试系统100，其包括探针102、测试设备(或测试器)104、致动器组件106、探针卡108和控制模块110。探针102和测试设备104作为示例提供。本文所公开的实施例可以应用于其他探针和测试设备。探针102被用来定位和对准衬底以用于测试衬底的裸片。致动器组件106可以被包括并且被用来移动测试设备104和探针卡108。探针卡108可以经由致动器组件106而被放置在探针102的卡保持件112上并且被用来测试衬底114上的裸片。控制模块110控制探针102、测试设备104和致动器组件106的操作，并且包括多测试类型探针应用116。
多测试类型探针应用116可以被实现在控制模块110中和/或在测试设备104中、存储在它们之中和/或由它们执行。多测试类型探针应用116控制测试设备104的操作以在同一时间段期间在衬底114的多个裸片上执行多个不同的测试。可以执行多个不同的测试(例如，高速测试和全面测试)。可以在执行全速测试的同时执行高速测试。可以同时执行针对两个或多个裸片的高速测试。可以同时执行针对两个或多个裸片的全速测试。
探针102包括衬底支撑件120，衬底支撑件120可以经由致动器122、124、126而相对于卡保持件112和/或探针卡108在多个方向上移动。致动器122、124、126可以分别是x轴、y轴和z轴致动器。致动器122、124、126可以被用来在x、y和z方向上移动非旋转构件130、132、134。可以经由安置在衬底支撑件120和非旋转构件134之间的旋转构件140旋转衬底支撑件120。可以将支撑构件142安置在非旋转构件134、130之间。可以将第二支撑构件144安置在非旋转构件130、132之间。探针102包括壁(例如，壁146)。卡保持件112被配置为安置在壁146中的开口中。在一个实施例中，将衬底支撑件120、致动器122、124、126以及构件130、132、134、140、142、144安置在探针102中。
衬底114被放置在衬底支撑件120上。控制模块110可以基于从一个或多个相机(例如相机152)接收到的图像，将衬底114相对于探针卡108、探针卡108的引脚150和/或卡保持件112对准。作为示例，将相机152安装在支架154上，支架154被附接到非旋转构件134。
在一个实现中，测试设备104经由探针卡接口160连接到探针卡108。探针卡接口160连接到探针卡108上的探针卡连接器。探针卡连接器的示例在图5中示出。虽然测试设备104被示为连接到特定的接触环和探针卡，但测试设备104可以连接到其他接触环和探针卡。测试设备104和/或控制模块110可以监控和/或收集来自待测试裸片的数据，处理该数据并提供探测结果。这可以包括：创建和更新晶圆图170并指示在测试期间哪些裸片通过以及哪些裸片失败。晶圆图170可以被存储在存储器172中，存储器172可以被控制模块110(如图所示)和/或测试设备104访问。测试设备104和控制模块110可以具有内部存储器和/或可以访问存储器172。多测试类型探针应用116可以被存储在测试设备104的内部存储器、控制模块110的内部存储器或存储器172中。
图2示出了衬底200，其包括裸片204的一部分202。在所示出的示例中，裸片204成行和列，并因此呈网格图案。四个测试位置用HS或FT来标识，其中HS是指正在执行高速测试，FT是指正在执行全面测试。在所示出的示例中，两个裸片正在进行高速测试，另外两个裸片正在进行全面测试。测试位置包括探针卡的引脚组，其中每个引脚组被配置为在单个测试周期(或测试时段)期间向下触碰相应的裸片。例如，图1的探针卡108可以具有以对角线图案布置的4个测试位置，如图2中所示。四个测试位置的引脚可以如所示那样向下触碰在第一组的四个裸片上。在第一测试周期期间，测试前四个裸片(例如，两个在高速测试下进行测试，另外两个在全面测试下进行测试)。探针卡108相对于衬底200移动，或者衬底200相对于探针卡108移动以用于下一测试。在第二测试周期期间，测试第二组的四个裸片。作为示例，下一组的四个裸片可以与第一组的四个裸片相邻。第二组的四个裸片可以与第一组的四个裸片处在相同的行或相同的列中。第二组的四个裸片可以包括第一组的四个裸片中的一个或多个裸片。
虽然在单个测试周期期间四个测试位置被示出为测试4个裸片，但是在每个测试周期期间可以使用任意数目的测试位置来测试对应数目的裸片。而且，虽然图2示出了测试位置处于对角线图案，但是测试位置可以是交叉图案、线性图案和/或其他图案。图3示出了图示出交叉测试图案的衬底的裸片300的一部分，其中四个测试位置以交叉图案布置并且被用来在每个测试周期期间测试四个裸片。图4示出了说明线性测试图案的衬底的裸片400的一部分，其中四个测试位置以线性图案布置并且用于在每个测试周期期间测试四个裸片。
图5示出了探针卡500的一部分，其包括可以被安置在预定的一组裸片(例如裸片502、504、506、508)上的测试位置501的对角线图案。探针卡500可以被不同地配置为具有以诸如交叉图案或线性图案之类的其他图案布置的测试位置。图1的探针卡108可以被配置为与探针卡500相似。探针卡500包括印刷电路板(PCB)509和分别对应于测试位置501的引脚连接带510、512、514、516。每个引脚连接带510、512、514、516可以将引脚(例如，引脚组520、522、524、526)连接到例如图1的导电元件162。测试位置在第一(或X)方向和第二(或Y)方向上彼此偏移。测试位置被布置成在衬底的对角相邻的裸片上方，其中裸片以行和列进行布置。
图5示出了两种类型的引脚连接带；用于高速测试的两个引脚连接带和用于全面测试的两个引脚连接带。引脚组520、524包括引脚子集(或减小的集合)并用于执行高速测试。引脚组522、526包括全组引脚并用于全面测试。在一个实施例中，用于高速测试的引脚比用于全面测试的引脚长。尽管针对每个引脚组520、522、524、526示出了特定数目的引脚，但每个引脚组520、522、524、526可以包括不同数目的引脚。而且，尽管引脚组520、522、524、526被示出为位于裸片502、504、506、508的两侧上，但引脚可以位于裸片502、504、506、508的任何数目的侧上。引脚连接带510、512、514、516可以包括将迹线528连接到引脚组520、522、524、526中的引脚的导电元件。迹线528将引脚连接带510、512、514、516中的导电元件连接到探针卡接口连接器529，探针卡接口连接器529可以连接到图1的探针卡接口160。尽管示出了一定数目、样式和图案的迹线，但是可以包含任意数目的迹线，迹线可以与所示出的样式不同，并且迹线可以与所示的图案不同。而且，迹线528可以连接到所示之外的引脚连接带510、512、514、516的其他部分。在图5中，并未示出用于引脚连接带512、516的所有迹线。
引脚组520、522、524、526中的引脚的第一端可以向下触碰在裸片502、504、506、508的焊盘上和/或接触裸片502、504、506、508的其他导电元件。引脚的第二端连接到引脚连接带510、512、514、516。探针卡500的引脚可以被配置为向下触碰在裸片的高速焊盘上，诸如LPDDR4焊盘或外围组件互连高速(PCIe)第3代焊盘。
图6示出了被连接以执行高速测试的裸片600的一部分。裸片600包括环回模块602、环回焊盘604、电源焊盘606和状态焊盘608。环回模块602被配置为在高速测试期间执行环回测试。环回模块602经由导线610向环回焊盘604提供信号以及从环回焊盘604接收信号。在一个实施例中，信号被返回到环回模块602，由环回模块602在BIST期间使用。BIST是由环回模块602和/或裸片600执行的高速测试。作为示例，功率被供应到电源焊盘606。响应于接收到功率、响应于在电源焊盘606上接收到一个或多个特定电压和/或响应于在状态焊盘608上接收到的信号，环回模块602发起BIST。在一个或多个状态焊盘608上提供BIST的结果。在一个实施例中，裸片600仅返回指示裸片600是BIST通过还是BIST失败的单一结果。
环回焊盘604进一步减少了接触裸片600用于高速测试的引脚的数目。如所示，引脚620与电源焊盘606和状态焊盘608接触，但不与环回焊盘604接触。没有引脚与环回焊盘604接触。在该配置中，图1的测试设备104和/或控制模块110不监控环回焊盘604的状态，并且不向环回焊盘604提供信号。电源焊盘606包括电源焊盘和参考电位(或接地)焊盘。
通过不让引脚接触环回焊盘604，对于环回焊盘604而言消除了来自探针卡108和/或测试设备104的相关联的寄生电阻、电感和电容。相关联的寄生电阻、电感和电容的消除允许裸片600以最大处理速度或接近最大处理速度进行操作。而且，由于正在接收和/或发射更少的信号和/或数据，所以减少的引脚数目还允许裸片600在高速测试期间以裸片600的最大处理速度或接近裸片600的最大处理速度进行操作。另外，随着引脚数目的减少，电感噪声更小。当BIST被发起时，裸片600可以被配置为或被指令以最大处理速度或接近最大处理速度进行操作。
图7示出了被连接以执行全面测试的图6的裸片600的部分。可以如上所述地执行全面测试。在一个实施例中，全面测试不包括BIST。裸片600被示为包括环回模块602、环回焊盘604、电源焊盘606和状态焊盘608。在全面测试期间，裸片600的附加焊盘和/或触点可以与在图7中未示出的引脚接触。如所示，引脚700与环回焊盘604接触，并且引脚620与电源焊盘606和状态焊盘608接触。在该配置中，图1的测试设备104和/或控制模块110可以监控环回焊盘604的状态和/或向环回焊盘604提供信号。在全面测试期间，在端子之间诸如在输入端子和输出端子之间高速传播信号的同时由于当从第一域向第二域转变时钟时检测到的错误，可能生成转变延迟故障。这些端子可以在裸片600内部或者涉及裸片600的某些焊盘和/或触点。
可以使用多种方法来操作本文所公开的探针卡和对应的测试系统，在图8中示出了示例方法。图8示出了晶圆分类方法。尽管以下操作主要关于图1至图7的实现来进行描述，但是可以很容易对操作进行修改以应用于本公开的其他实现。可以迭代地执行操作。可以由测试设备104和/或控制模块110执行操作。在一个实施例中，控制模块110执行多测试类型探针应用116并且经由测试设备104、致动器组件106和/或致动器122、124、126而发起和控制测试操作。
该方法可以在800处开始。在802处，多测试类型探针应用116确定测试位置图案并且选择对应的多测试类型探针卡(例如，探针卡108、500中的一个)。作为示例，测试位置图案可以是并行的高速测试和全面测试图案，如图2至图4中所示。多个探针卡可以是可用的，并且可以选择一个探针卡。致动器组件106和/或测试设备104可以被用来放下第一(或先前使用的)探针卡并选择第二(或下一个)探针卡。可以针对不同的探针卡使用不同的测试设备和/或接触环。
在804处，连接探针卡中的选定探针卡。这可以包括：将探针卡接口160连接到选定探针卡；将测试设备连接到探针卡接口160；和/或将测试设备104连接到致动器组件106和/或控制模块110。
在805处，可以经由例如致动器122、124、126和相机152来对准待测试衬底。在806处，将探针卡定位在衬底上方，并且探针卡的引脚与当前测试周期中待测试衬底的裸片的焊盘和/或触点对准。探针卡在垂直方向上移动，以使引脚向下触碰在待测试裸片的对应焊盘和/或触点上。多个位置的引脚可以被用来测试多个裸片。可以在不同的裸片上执行不同类型的测试。例如，可以对第一预定数目的裸片执行高速测试，并且可以对第二预定数目的裸片执行全面测试。在一个实施例中，第一预定数目等于第二预定数目。
在808处，多测试类型探针应用116发起对裸片的测试，包括向裸片供电。然后要执行高速测试的裸片可以执行BIST。
在812处，多测试类型探针应用116等待执行高速测试的裸片完成BIST。在814处并且在BIST完成时，多测试类型探针应用116从执行高速测试的裸片接收测试结果。测试结果可以存储在存储器172中。
在816处，多测试类型探针应用116执行全面测试，包括向待全面测试的裸片发射信号以及从其接收信号。在818处，对于待全面测试的每个裸片，多测试类型探针应用116可以接收状态信号、接收测试结果、对测试结果进行分组、和/或确定总体测试结果。可以基于接收到的信号和/或测试结果来确定总体测试结果。接收到的信号和/或测试结果因此按裸片分组并且可以被存储在存储器172中。总体测试结果可以指示裸片是否通过对应的测试。总体测试结果也可以被存储在存储器172中。
在820处，多测试类型探针应用116将针对被测试裸片的测试结果映射到晶圆图170。晶圆图170可以基于接收到的结果指示哪些裸片通过以及哪些裸片失败。在821处，探针卡108可以被抬离衬底。在执行图8的方法之后或与此同时，控制模块110可以将测试的结果报告给与切割、封装和/或封装后测试相关联的网络设备。通过映射、记录和报告测试结果，控制模块110防止被标识为未通过一个或多个高速测试和/或全面测试的裸片的封装和进一步测试。这可以包括将来自控制模块110的信号发射到切割、封装和封装后测试操作中使用的测试监控设备和/或其他网络设备。
在822处，多测试类型探针应用116确定是否使用当前探针卡执行另一测试周期。如果要执行另一测试周期，则可以执行操作805来移动衬底和/或探针卡以测试下一组裸片，否则可以执行操作824。由于(i)相对于衬底横向移动探针卡的位置，或者(ii)相对于探针卡的位置横向移动衬底，所以衬底的每个裸片可以被测试两次或更多次。
在824处，多测试类型探针应用116确定是否选择另一探测卡。如果要选择另一探针卡，则执行操作802，否则该方法可以在826处结束。
上述操作为说明性示例。取决于应用，可以顺序地、同步地、同时地、连续地、在重叠的时间段期间或以不同的顺序执行这些操作。而且，取决于事件的实现和/或顺序，这些操作中的任何操作都可以不被执行或被跳过。
前面的描述本质上仅仅是说明性的，绝非意图限制本公开、其应用或用途。本公开的广泛教导可以以各种形式来实现。因此，尽管本公开包括特定示例，但是本公开的真实范围不应该如此受限制，因为在研究附图、说明书和以下权利要求后其他修改将变得明显。应该理解的是，在不更改本公开的原理的情况下，可以以不同的顺序(或同时)执行方法内的一个或多个步骤。此外，尽管在上面将每个实施例描述为具有某些特征，但是关于本公开的任何实施例所描述的那些特征中的任何一个或多个特征可以被实现在任何其他实施例的特征中和/或与任何其他实施例的特征组合实现——即使该组合未被明确描述。换句话说，所描述的实施例不是相互排斥的，并且一个或多个实施例相互之间的置换仍然在本公开的范围内。
使用各种术语来描述元件之间(例如，模块、电路元件、半导体层等之间)的空间和功能关系，包括“连接”、“接合”、“耦合”、“相邻”、“毗邻”、“在...之上”、“在...上方”、“在...下方”和“被安置”。当在以上公开中描述第一元件和第二元件之间的关系时，除非明确地描述为“直接的”，否则该关系既可以是其中在第一元件和第二元件之间不存在其他中间元件的直接关系，也可以是其中在第一元件和第二元件之间(空间或功能上)存在一个或多个中间元件的间接关系。如本文所使用的，短语A、B和C中的至少一个应该被解释为意指使用非排他性逻辑或(OR)的逻辑(A或B或C)，并且不应该被解释为意指“A中的至少一个、B中的至少一个和C中的至少一个”。
在附图中，如箭头所指示，箭头的方向通常表示对图示感兴趣的信息流(诸如数据或指令)。例如，当元件A和元件B交换各种信息、但从元件A发射到元件B的信息与图示相关时，箭头可以从元件A指向元件B。该单向箭头并不意味着没有其他信息从元件B发射到元件A。此外，对于从元件A发射到元件B的信息，元件B可以向元件A发送对信息的请求或接收对信息的确认。
在本申请中，包括以下定义，术语“模块”或术语“控制器”可以用术语“电路”来代替。术语“模块”可以是指、可以是如下的一部分或者可以包括：专用集成电路(ASIC)；数字、模拟或混合模拟/数字分立电路；数字、模拟或混合模拟/数字集成电路；组合逻辑电路；现场可编程门阵列(FPGA)；执行代码的处理器电路(共享、专用或群组)；存储由处理器电路执行的代码的存储器电路(共享、专用或群组)；提供所述功能性的其他合适的硬件组件；或者上述中的一些或全部的组合——诸如在片上系统中。
该模块可以包括一个或多个接口电路。在一些示例中，接口电路可以包括连接到局域网(LAN)、因特网、广域网(WAN)或其组合的有线或无线接口。本公开的任何给定模块的功能性可以分布在经由接口电路连接的多个模块中。例如，多个模块可以允许负载平衡。在另外的示例中，服务器(也被称为远程或云)模块可以代表客户端模块完成某些功能性。
如上所使用的术语“代码”可以包括软件、固件和/或微代码，并且可以指代程序、例程、功能、类、数据结构和/或对象。术语“共享处理器电路”包含执行来自多个模块的一些或全部代码的单个处理器电路。术语“群组处理器电路”包含与附加处理器电路相结合以执行来自一个或多个模块的一些或全部代码的处理器电路。对多个处理器电路的引用包括在离散裸片上的多个处理器电路、在单个裸片上的多个处理器电路、单个处理器电路的多个核心、单个处理器电路的多个线程或以上的组合。术语“共享存储器电路”包含存储来自多个模块的一些或全部代码的单个存储器电路。术语“群组存储器电路”包括与附加存储器相结合以存储来自一个或多个模块的一些或全部代码的存储器电路。
术语“存储器电路”是术语“计算机可读介质”的子集。如本文所使用的，术语“计算机可读介质”不包含通过介质(诸如在载波上)传播的瞬态电信号或电磁信号；术语“计算机可读介质”因此可以被认为是有形的和非瞬态的。非瞬态有形计算机可读介质的非限制性示例是非易失性存储器电路(诸如闪存电路、可擦除可编程只读存储器电路或掩码只读存储器电路)、易失性存储器电路(诸如静态随机存取存储器电路或动态随机存取存储器电路)、磁存储介质(诸如模拟或数字磁带或硬盘驱动器)以及光存储介质(诸如CD、DVD或蓝光光盘)。
在本申请中，被描述为具有特定属性或执行特定操作的设备元件被具体配置为具有那些特定属性并执行那些特定操作。具体而言，对执行一个动作的元件的描述意味着元件被配置为执行该动作。元件的配置可以包括对元件进行编程——诸如通过在与该元件相关联的非瞬态有形计算机可读介质上编码指令。
本申请中描述的装置和方法可以由专用计算机来部分地或全部地实现，该专用计算机是通过配置通用计算机来执行在计算机程序中体现的一个或多个特定功能而创建的。以上描述的功能块、流程图组件和其他元件用作软件规范，其可以通过熟练技术人员或程序员的日常工作被转译成计算机程序。
计算机程序包括存储在至少一个非瞬态有形计算机可读介质上的处理器可执行指令。计算机程序还可以包括或依赖于所存储的数据。计算机程序可以包含与专用计算机的硬件交互的基本输入/输出系统(BIOS)、与专用计算机的特定设备交互的设备驱动器、一个或多个操作系统、用户应用、后台服务、后台应用等。
计算机程序可以包括：(i)要被解析的描述性文本，诸如HTML(超文本标记语言)、XML(可扩展标记语言)或JSON(JavaScript对象表示法)，(ii)汇编代码，(iii)由编译器从源代码生成的目标代码，(iv)由解释器执行的源代码，(v)由即时编译器编译和执行的源代码等。仅作为示例，可以使用来自包括C、C++、C#、Objective C、Swift、Haskell、Go、SQL、R、Lisp、Fortran、Perl、Pascal、Curl、OCaml、HTML5(超文本标记语言第5版)、Ada、ASP(动态服务器网页)、PHP(PHP：超文本预处理器)、Scala、Eiffel、Smalltalk、Erlang、Ruby、VisualLua、MATLAB、SIMULINK和的语言的语法来编写源代码。

Claims (20)

1.一种探针卡，用于在晶圆分类工艺期间测试衬底的多个裸片，所述探针卡包括：
印刷电路板；和
第一测试位置，所述第一测试位置被布置成在测试周期期间分别连接到所述多个裸片中的选定裸片，其中所述第一测试位置包括：
第一引脚连接带，连接到所述印刷电路板，和
第一引脚组，连接到所述第一测试位置的所述第一引脚连接带，其中所述第一引脚组包括用于测试设备在第一裸片上执行第一类型测试的引脚配置，其中所述第一测试位置包括所述第一引脚组中的引脚并且不包括其他引脚，其中所述第一引脚组中的引脚的数目少于用于在所述第一裸片上执行第二类型测试的引脚的数目，并且其中以比所述第一类型测试更慢的处理速度执行所述第二类型测试。
2.根据权利要求1所述的探针卡，还包括第二测试位置，其中所述第二测试位置包括：
第二引脚连接带，连接到所述印刷电路板；和
第二引脚组，连接到所述第二测试位置的所述第二引脚连接带，其中所述第二引脚组包括用于所述测试设备在第二裸片上执行所述第一类型测试或所述第二类型测试的引脚配置。
3.根据权利要求2所述的探针卡，其中：
所述第二引脚组包括全组引脚，以便在所述第二裸片上执行所述第二类型测试；和
所述第二引脚组包括比所述第一引脚组多的引脚。
4.一种测试系统，包括：
根据权利要求1所述的探针卡；
所述测试设备，连接至所述探针卡，为所述探针卡供电，并经由所述探针卡接收来自所述第一裸片的状态信号，其中所述状态信号指示在所述第一类型测试期间由所述第一裸片执行的内置自测试的结果；
处理器；
存储器；和
多测试类型探针应用，存储在所述存储器中并包括指令，所述指令可由所述处理器执行并且用于
相对于所述衬底来定位所述探针卡，
发起所述第一类型测试，包括为所述第一裸片供电，和
接收来自所述第一裸片的所述状态信号并将所述内置自测试的所述结果存储在所述存储器中。
5.根据权利要求4所述的测试系统，其中，在所述第一类型测试期间，所述第一裸片在所述第一裸片的最大处理速度的预定范围内操作。
6.根据权利要求4所述的测试系统，其中：
所述探针卡包括第二测试位置；
所述第二测试位置包括
第二引脚连接带，连接到所述印刷电路板，和
第二引脚组，连接到所述第二测试位置的所述第二引脚连接带，其中所述第二引脚组包括用于所述测试设备执行所述第一类型测试或所述第二类型测试的引脚配置；
所述指令进一步用于
在第一测试周期期间利用所述第一测试位置测试所述第一裸片；和
在第二测试周期期间利用所述第二测试位置测试所述第一裸片。
7.根据权利要求6所述的测试系统，其中，所述指令进一步用于：
使用所述第一测试位置来测试所述多个裸片的一部分裸片中的每个裸片；和
使用所述第二测试位置来测试所述多个裸片的所述一部分裸片中的每个裸片。
8.根据权利要求6所述的探针卡，其中：
所述探针卡包括多个测试位置；
所述多个测试位置包括所述第一测试位置和所述第二测试位置；和
所述多个测试位置以对角线图案、交叉图案或线性图案布置。
9.一种探针卡，用于在晶圆分类工艺期间测试衬底的多个裸片，所述探针卡包括：
印刷电路板；和
多个测试位置，被布置为分别连接到所述多个裸片，其中所述多个测试位置包括
第一测试位置，
第二测试位置，
多个引脚连接带，连接到所述印刷电路板，其中所述多个引脚连接带包括第一引脚连接带和第二引脚连接带，
第一引脚组，连接到所述第一测试位置的所述第一引脚连接带，其中所述第一引脚组包括用于测试设备在第一裸片上执行第一类型测试的引脚配置，和
第二引脚组，连接到所述第二测试位置的所述第二引脚连接带，其中所述第二引脚组包括用于所述测试设备在第二裸片上执行第二类型测试的引脚配置，并且其中所述第二引脚组包括比所述第一引脚组多的引脚，并且其中在所述第二类型测试期间以比在所述第一类型测试期间操作所述第一裸片时更慢的处理速度来操作所述第二裸片。
10.根据权利要求9所述的探针卡，其中：
所述第一引脚组包括电源引脚和状态引脚，并且不包括用于接触所述第一裸片的环回模块的触点的引脚；和
所述第二引脚组包括供电引脚、状态引脚和用于接触所述第二裸片的环回模块的触点的引脚。
11.根据权利要求9所述的探针卡，其中，所述多个测试位置以对角线图案、交叉图案或线性图案布置。
12.一种测试系统，包括：
根据权利要求9所述的探针卡；
所述测试设备，连接至所述探针卡，为所述探针卡供电，并经由所述探针卡接收来自所述第一裸片的第一状态信号和来自所述第二裸片的第二状态信号，其中所述第一状态信号指示在高速测试期间由所述第一裸片执行的内置自测试的结果，并且其中所述第二状态信号指示所述第二裸片的至少一部分的状态；
处理器；
存储器；和
多测试类型探针应用，存储在所述存储器中并包括指令，所述指令可由所述处理器执行并且用于
相对于所述衬底来定位所述探针卡，
发起所述第一类型测试和所述第二类型测试，包括为所述第一裸片和所述第二裸片供电，
接收来自所述第一裸片的所述第一状态信号，
接收来自所述第二裸片的所述第二状态信号，
将所述内置自测试的所述结果存储在所述存储器中，和
基于所述第二状态信号确定所述第二类型测试的结果。
13.根据权利要求12所述的测试系统，其中，所述指令进一步用于：
使用所述第一测试位置来测试所述多个裸片的一部分裸片中的每个裸片；和
使用所述第二测试位置来测试所述多个裸片的所述一部分裸片中的每个裸片。
14.根据权利要求12所述的测试系统，其中，所述指令进一步用于：
在第一测试周期期间使用所述多个测试位置测试所述多个裸片的第一部分；和
在第二测试周期期间使用所述多个测试位置测试所述多个裸片的第二部分。
15.一种晶圆分类方法，用于经由探针卡测试衬底的多个裸片，其中所述探针卡包括第一测试位置和第二测试位置，其中所述第一测试位置被配置用于执行第一测试，其中所述第二测试位置被配置用于执行第二测试，其中所述第二测试不同于所述第一测试，并且其中每个测试位置包括相应的引脚组，所述方法包括：
相对于所述探针卡使所述衬底对准，以使得所述第一测试位置在第一裸片上方并且所述第二测试位置在第二裸片上方；
使所述引脚组中的引脚向下触碰到所述多个裸片的触点上；
经由所述第一测试位置发起在所述第一裸片上的所述第一测试；
经由所述第二测试位置发起在所述第二裸片上的所述第二测试，其中在执行所述第一测试的同时执行所述第二测试；
经由所述探针卡从所述第一裸片接收所述第一测试的第一结果；
在所述第二测试期间经由所述探针卡接收来自所述第二裸片的状态信号；
基于所述状态信号确定针对所述第二裸片的所述第二测试的第二结果；
将所述第一结果和所述第二结果映射到晶圆图；和
报告所述晶圆图，以防止对所述多个裸片中的所述第一测试或所述第二测试中的至少一个测试失败的一个或多个裸片进行封装和进一步测试。
16.根据权利要求15所述的方法，其中：
所述第一测试是高速测试；和
以比所述第二测试快的处理速度执行所述第一测试。
17.根据权利要求15所述的方法，其中，所述第一测试位置的所述引脚组包括比所述第二测试位置的所述引脚组少的引脚。
18.根据权利要求15所述的方法，还包括：
对于所述第一测试，为所述第一裸片供电，监控所述第一裸片的状态触点，并且不监控所述第一裸片的环回模块的触点；和
对于所述第二测试，为所述第二裸片供电，并且监控所述第一裸片的状态触点和所述第二裸片的环回模块的触点。
19.根据权利要求15所述的方法，其中：
发起在所述第一裸片上的所述第一测试包括在所述第一裸片上发起内置自测试；和
所述第一结果指示所述第一裸片是否通过所述内置自测试。
20.根据权利要求15所述的方法，还包括：
在完成在所述第一裸片上的所述第一测试和在所述第二裸片上的所述第二测试之后，相对于所述探针卡移动所述衬底，使得所述第一测试位置在第三裸片上方并且所述第二测试位置在第四裸片上方，其中存在以下项中的至少一项：
所述第三裸片包括所述第二裸片中的一个或多个裸片，或
所述第四裸片包括所述第一裸片中的一个或多个裸片；和
发起所述第三裸片和所述第四裸片的测试。
CN201810597490.6A 2017-06-12 2018-06-11 多测试类型探针卡和对应的测试系统 Active CN109037090B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762518412P 2017-06-12 2017-06-12
US62/518,412 2017-06-12

Publications (2)

Publication Number Publication Date
CN109037090A true CN109037090A (zh) 2018-12-18
CN109037090B CN109037090B (zh) 2023-11-03

Family

ID=64563395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810597490.6A Active CN109037090B (zh) 2017-06-12 2018-06-11 多测试类型探针卡和对应的测试系统

Country Status (2)

Country Link
US (1) US10620236B2 (zh)
CN (1) CN109037090B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112782561A (zh) * 2020-12-30 2021-05-11 海光信息技术股份有限公司 一种芯片接口测试探针卡及测试方法
CN113470722A (zh) * 2020-03-31 2021-10-01 美光科技公司 互连的命令/地址资源

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815251B2 (ja) * 2017-03-30 2021-01-20 東京エレクトロン株式会社 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
CN113834955B (zh) * 2020-06-24 2024-06-14 亿光电子(中国)有限公司 测试夹
CN112380103A (zh) * 2020-11-11 2021-02-19 深圳市广和通无线股份有限公司 系统日志的获取装置、系统、方法及存储介质
CN117199055A (zh) * 2022-06-01 2023-12-08 长鑫存储技术有限公司 封装结构及其制作方法、半导体器件

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0802418A2 (en) * 1996-04-18 1997-10-22 Motorola, Inc. Method for high-speed testing a semiconductor device
US6265888B1 (en) * 1998-03-27 2001-07-24 Scs Hightech, Inc. Wafer probe card
US20010026168A1 (en) * 2000-03-28 2001-10-04 Hiroyuki Tamaru Tester for semiconductor device
US20030237061A1 (en) * 2002-06-19 2003-12-25 Formfactor, Inc. Test method for yielding a known good die
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US20070011522A1 (en) * 2005-06-06 2007-01-11 Denniston William B System and methods for functional testing of embedded processor-based systems
US20080265919A1 (en) * 2007-04-02 2008-10-30 Izadian Jamal S Scalable wideband probes, fixtures, and sockets for high speed ic testing and interconnects
US20090045827A1 (en) * 2007-08-17 2009-02-19 Andrew Gangoso Multi-Site Probe
US20100237891A1 (en) * 2009-03-20 2010-09-23 Shanghai XinHao (BraveChips) Micro Electronics Co. Ltd. Method, apparatus and system of parallel IC test
CN103063886A (zh) * 2011-10-21 2013-04-24 台湾积体电路制造股份有限公司 用于探测集成电路的探针卡
JP2014072219A (ja) * 2012-09-27 2014-04-21 Nippon Steel & Sumikin Chemical Co Ltd フォトダイオード及びその製造方法
CN103778057A (zh) * 2012-10-25 2014-05-07 腾讯科技（深圳）有限公司 Lbs测试方法及装置
TWM521177U (zh) * 2016-02-03 2016-05-01 中華精測科技股份有限公司 超微間距測試介面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
JP6076695B2 (ja) 2012-10-30 2017-02-08 株式会社日本マイクロニクス 検査ユニット、プローブカード、検査装置及び検査装置の制御システム
JP5825502B2 (ja) 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0802418A2 (en) * 1996-04-18 1997-10-22 Motorola, Inc. Method for high-speed testing a semiconductor device
US6265888B1 (en) * 1998-03-27 2001-07-24 Scs Hightech, Inc. Wafer probe card
US20010026168A1 (en) * 2000-03-28 2001-10-04 Hiroyuki Tamaru Tester for semiconductor device
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US20030237061A1 (en) * 2002-06-19 2003-12-25 Formfactor, Inc. Test method for yielding a known good die
US20070011522A1 (en) * 2005-06-06 2007-01-11 Denniston William B System and methods for functional testing of embedded processor-based systems
US20080265919A1 (en) * 2007-04-02 2008-10-30 Izadian Jamal S Scalable wideband probes, fixtures, and sockets for high speed ic testing and interconnects
US20090045827A1 (en) * 2007-08-17 2009-02-19 Andrew Gangoso Multi-Site Probe
US20100237891A1 (en) * 2009-03-20 2010-09-23 Shanghai XinHao (BraveChips) Micro Electronics Co. Ltd. Method, apparatus and system of parallel IC test
CN103063886A (zh) * 2011-10-21 2013-04-24 台湾积体电路制造股份有限公司 用于探测集成电路的探针卡
JP2014072219A (ja) * 2012-09-27 2014-04-21 Nippon Steel & Sumikin Chemical Co Ltd フォトダイオード及びその製造方法
CN103778057A (zh) * 2012-10-25 2014-05-07 腾讯科技（深圳）有限公司 Lbs测试方法及装置
TWM521177U (zh) * 2016-02-03 2016-05-01 中華精測科技股份有限公司 超微間距測試介面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113470722A (zh) * 2020-03-31 2021-10-01 美光科技公司 互连的命令/地址资源
CN112782561A (zh) * 2020-12-30 2021-05-11 海光信息技术股份有限公司 一种芯片接口测试探针卡及测试方法
CN112782561B (zh) * 2020-12-30 2023-07-21 海光信息技术股份有限公司 一种芯片接口测试探针卡及测试方法

Also Published As

Publication number Publication date
CN109037090B (zh) 2023-11-03
US20180356444A1 (en) 2018-12-13
US10620236B2 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
CN109037090A (zh) 多测试类型探针卡和对应的测试系统
US10180467B2 (en) Apparatus for testing magnetic field sensor on wafer and method thereof
KR101989431B1 (ko) 테스트 블록의 동시실행을 제어하는 단순화된 컨피규레이션을 지원하는 테스트 시스템
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
CN110046284A (zh) 芯片管理方法和系统
CN107367678A (zh) 测试结构、测试探针卡、测试系统及测试方法
CN103487744B (zh) 一种动态emmi系统及其实现方法和应用方法
TWI516775B (zh) 用以改善半導體檢測之產率或維護性質的檢測系統
CN102305907A (zh) 多芯片封装结构的测试方法和系统
CN104062534A (zh) 针对短路测试集成电路封装
US8797056B2 (en) System and method for electronic testing of partially processed devices
KR20040071214A (ko) 테스트 대상 디바이스를 테스트하는 테스트 시스템, 집적회로 및 테스트 방법
CN108351378A (zh) 测试多个裸片的系统及方法
KR20050063812A (ko) 반도체 제품 다이 테스트용 테스트 다이를 포함하는 테스트장치
CN110082666A (zh) 芯片测试分析方法、装置、设备及存储介质
JP5384170B2 (ja) コンタクトパラメータの設定方法、コンタクトパラメータの設定用プログラム及びコンタクトパラメータの設定用プログラムが記録された記録媒体
KR20080099495A (ko) 파이프라인 테스트 장치 및 방법
US20140281719A1 (en) Explaining excluding a test from a test suite
US8278958B2 (en) Semiconductor test system and method
CN105118795A (zh) 一种晶片测试方法
US20070179736A1 (en) System and method for determining probing locations on ic
CN113326168B (zh) 用于芯片测试的引脚映射方法
CN108983072A (zh) 晶圆测试方法、晶圆测试装置以及晶圆测试系统
US20160334461A1 (en) Generating probing map including touchdowns free of disabled probing site
CN217181119U (zh) 带有局部探针的全局掩模

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201222

Address after: Hamilton, Bermuda Islands

Applicant after: Marvell International Ltd.

Address before: Saint Michael

Applicant before: MARVELL WORLD TRADE Ltd.

Effective date of registration: 20201222

Address after: Singapore City

Applicant after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Applicant before: Kaiwei international Co.

Effective date of registration: 20201222

Address after: Ford street, Grand Cayman, Cayman Islands

Applicant after: Kaiwei international Co.

Address before: Hamilton, Bermuda Islands

Applicant before: Marvell International Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant