CN105760612A - 用于硅后芯片验证的断言检测装置、方法、系统、芯片 - Google Patents
用于硅后芯片验证的断言检测装置、方法、系统、芯片 Download PDFInfo
- Publication number
- CN105760612A CN105760612A CN201610108674.2A CN201610108674A CN105760612A CN 105760612 A CN105760612 A CN 105760612A CN 201610108674 A CN201610108674 A CN 201610108674A CN 105760612 A CN105760612 A CN 105760612A
- Authority
- CN
- China
- Prior art keywords
- assert
- assertion
- chip
- detection
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 79
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 45
- 239000010703 silicon Substances 0.000 title claims abstract description 45
- 238000012795 verification Methods 0.000 title abstract description 33
- 238000000034 method Methods 0.000 title abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000004458 analytical method Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims 2
- 238000003466 welding Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000003786 synthesis reaction Methods 0.000 abstract description 6
- 238000012942 design verification Methods 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 34
- 230000005540 biological transmission Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000002194 synthesizing effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出用于硅后芯片验证的断言检测装置、方法、系统、芯片，涉及超大规模集成电路设计验证领域，该装置包括断言触发逻辑模块，用于触发断言检测；综合模块，用于将所述硅后芯片中待验证RTL级综合为门级网表；反馈计数器电路模块，用于将所述断言触发逻辑模块产生的信号进行编码并生成输出编码；其中将所述断言触发逻辑模块插入到所述待验证RTL级中，通过所述综合模块获取包含所述断言触发逻辑模块的所述待验证RTL级的所述门级网表，为所述门级网表中的每一项所述断言触发逻辑模块插入所述反馈计数器电路模块，以便产生多个输出编码。
Description
技术领域
本发明涉及超大规模集成电路设计验证领域，特别涉及用于硅后芯片验证的断言检测装置、方法、系统、芯片。
背景技术
当前，硅后验证已经成为大规模复杂集成电路验证最重要的环节之一，作为一个新兴的具有重大挑战的研究领域，硅后验证尚缺乏成熟的、标准的、工业化的技术支持，使得整个硅后验证的过程更像一个由各种技巧和经验装点而成的“艺术”，而非工业化的流程。
断言检测是芯片验证的重要手段，芯片验证时，设计和验证工程师针对芯片设计中可能出现高风险的功能区域，提取设计特征形成断言，并在验证过程中对这些断言进行检测，以便迅速发现设计中存在的错误，在芯片硅前验证时，待验证的硅前芯片设计内部逻辑清晰可见，可控制性和可观测性好，断言触发和断言检测都很容易实现。
与硅前验证不同，硅后验证时，硅片形态的待验证设计芯片内部逻辑的可观测性和可控制性极差，芯片运行过程中，只能通过有限的芯片管脚窥测到极少的芯片内部状态，为断言检测方法实现带来很多困难。
当前，硅后验证的断言检测一般采用两种实现方法：
一种是将断言检测电路设计为附加模块，围绕待验证设计外围的各种总线协议进行检测，这种方法断言与设计基本独立，不打扰设计本身，但可以检测的待验证设计状态很少，基本无法检测设计内部的重要状态。
另一种断言检测实现方法是将附加的断言检测逻辑设计为可综合的电路，直接嵌入设计本身，这种直接融入设计的断言检测逻辑分为两部分：一部分为断言触发逻辑，用于发现待验证设计中不正确的行为；另一部分为断言传输逻辑，通过专用或复用的传输路径，将断言检测结果传输到芯片管脚，以便观测，这种方法较为灵活，可以检测到待验证设计的各种精细内部状态，但会引起待验证设计复杂度增加，芯片面积、功耗等开销也相应增加，同时断言检测结果传输到芯片管脚的传输通路设计也会极大提高芯片复杂度，且占用宝贵的芯片管脚资源，增加芯片设计复杂度。
综上，目前还没有一种硅后芯片验证的断言检测方法，该方法在方便地检测到待验证设计的各种精细内部状态的同时，不占用传输通路和宝贵的芯片管脚资源就能够将断言检测结果送出片外。
发明内容
针对现有技术的不足，本发明提出用于硅后芯片验证的断言检测装置、方法、系统、芯片。
本发明提出一种用于硅后芯片验证的断言检测装置，包括：
断言触发逻辑模块，用于触发断言检测；
综合模块，用于将所述硅后芯片中待验证RTL级综合为门级网表；
反馈计数器电路模块，用于将所述断言触发逻辑模块产生的信号进行编码并生成输出编码；
其中将所述断言触发逻辑模块插入到所述待验证RTL级中，通过所述综合模块获取包含所述断言触发逻辑模块的所述待验证RTL级的所述门级网表，为所述门级网表中的每一项所述断言触发逻辑模块插入所述反馈计数器电路模块，以便产生多个输出编码。
当断言触发时，所述反馈计数器电路模块生成多个电流波动，所述多个电流波动对应多个所述输出编码。
本发明还提出一种包括所述断言检测装置的芯片。
本发明还提出一种包括芯片的断言检测系统，其特征在于，包括：
电阻、示波器、计算机、所述芯片，其中将所述电阻焊接在所述芯片的电源供电端，并连接所述芯片的供电引脚，所述示波器连接所述电阻，所述计算机通过USB或以太网连接所述示波器。
所述电阻的阻抗为1～10欧姆。
所述示波器用于采集所述电阻上的电压，并将所述电压传输给所述计算机。
所述计算机根据所述电压计算出电流变化波形，并通过所述输出编码进行断言检测。
本发明还提出一种利用所述断言检测系统的断言检测方法，包括：所述计算机预先设置断言检测阈值DETEC_THRESHOLD，将所述电流变化波形与所述输出编码相乘,并将相乘结果在所述输出编码的时间窗口内累加，将所得的结果与所述断言检测阈值DETEC_THRESHOLD进行比较，若所得的结果大于所述断言检测阈值DETEC_THRESHOLD，则断言发生，否则断言未发生，继续进行断言检测。
断言分为提示型断言与错误警告型断言，若发生的断言为提示型断言，则所述计算机记录断言信息，同时继续断言检测，若发生的断言为错误警告型断言，则停止断言检测，执行错误分析调试。
所述断言检测阈值DETEC_THRESHOLD满足DETEC_THRESHOLD＝I_AVG*CODE_LENGTH/2，其中I_AVG表示平均电流，CODE_LENGTH表示反馈计数器电路对应的输出编码长度。
由以上方案可知，本发明的优点在于：
本发明提出了一种用于硅后芯片验证的断言检测装置、方法、系统、芯片，仅需在待验证设计中加入极少的硬件逻辑，就可以在检测到待验证设计的各种精细内部状态的同时，不占用设计内部的传输通路和宝贵的芯片管脚资源将断言检测结果送出片外，本发明提出的方法操作流程简单易行，断言检测高效准确，所需硬件开销小，实用性好。
附图说明
图1为本发明中支持硅后断言检测的芯片设计改进流程示意图；
图2为本发明中为断言触发逻辑插入的反馈计数器电路示例图；
图3为本发明中硅后芯片断言检测流程示意图
图4为本发明中芯片硅后验证环境示意图；
图5为本发明装置结构图。
具体实施方式
本发明的目的是解决当前硅后芯片验证环境下没有合适的断言检测技术，既能方便地检测到待验证设计的各种精细内部状态，同时又不占用芯片内部传输通路和宝贵的芯片管脚资源的技术问题，为了解决上述技术问题，本发明提出了一种用于硅后芯片验证的断言检测装置、方法、系统、芯片。
如图5所示，本发明提出一种用于硅后芯片验证的断言检测装置，包括：
断言触发逻辑模块，用于触发断言检测；
综合模块，用于将所述硅后芯片中待验证RTL级综合为门级网表；
反馈计数器电路模块，用于将所述断言触发逻辑模块产生的信号进行编码并生成输出编码；
其中将所述断言触发逻辑模块插入到所述待验证RTL级中，通过所述综合模块获取包含所述断言触发逻辑模块的所述待验证RTL级的所述门级网表，为所述门级网表中的每一项所述断言触发逻辑模块插入所述反馈计数器电路模块，以便产生多个输出编码。
当断言触发时，所述反馈计数器电路模块生成多个电流波动，所述多个电流波动对应多个所述输出编码。
本发明还提出一种包括所述断言检测装置的芯片。
本发明还提出一种包括所述断言检测装置的芯片的断言检测系统，包括：
电阻、示波器、计算机、所述芯片，其中将所述电阻焊接在所述芯片的电源供电端，并连接所述芯片的供电引脚，所述示波器连接所述电阻，所述计算机通过USB或以太网连接所述示波器。
所述电阻的阻抗为1～10欧姆。
所述示波器用于采集所述电阻上的电压，并将所述电压传输给所述计算机。
所述计算机根据所述电压计算出电流变化波形，并通过所述输出编码进行断言检测。
本发明还提出一种利用断言检测系统的断言检测方法，包括：所述计算机预先设置断言检测阈值DETEC_THRESHOLD，将所述电流变化波形与所述输出编码相乘,并将相乘结果在输出编码的时间窗口内累加(这一操作称为相关操作)，将所得的结果与所述断言检测阈值DETEC_THRESHOLD进行比较，若所得的结果大于所述断言检测阈值DETEC_THRESHOLD，则断言发生，否则断言未发生，继续进行断言检测。
断言分为提示型断言与错误警告型断言，若发生的断言为提示型断言，则所述计算机记录断言信息，同时继续断言检测，若发生的断言为错误警告型断言，则停止断言检测，执行错误分析调试。
所述断言检测阈值DETEC_THRESHOLD满足DETEC_THRESHOLD＝I_AVG*CODE_LENGTH/2，其中I_AVG表示平均电流，CODE_LENGTH表示断言对应的反馈计数器电路对应的输出编码长度。
以下为本发明的实施例，如下所示：
一种用于硅后芯片验证的断言检测方法，具体实施流程包括支持硅后断言检测的芯片设计改进流程和硅后芯片断言检测流程两部分。
支持硅后断言检测的芯片设计改进流程，如图1所示：
步骤S101，在RTL级(寄存器传输级)待验证设计中插入可综合的断言触发逻辑；
步骤S102，将RTL级待验证设计综合为门级网表；
步骤S103，在综合后的待验证设计门级网表中为每一项断言触发逻辑插入不同的反馈计数器电路，以便产生不同的输出编码,在芯片设计中为每一项断言触发逻辑插入不同的反馈计数器电路，当断言触发时，插入的反馈计数器电路会产生不同的电流波动，对应不同的输出编码,硅后验证时，通过采样电流变化波形，与断言的反馈计数器电路对应的输出编码进行相关操作，即可完成断言检测,该方法不干扰硅后验证进程，不占用传输通路和宝贵的芯片管脚资源，仅通过电流变化即可准确完成断言检测,图2给出了为断言触发逻辑插入的反馈计数器电路的例子；
步骤S104，继续常规芯片设计制造流程直到芯片设计制造完成。
硅后芯片断言检测流程，如图3所示：
步骤S301，硅后验证时，为了完成硅后断言检测，需要配置硅后验证环境。
配置后的芯片硅后验证环境包括：待验证设计芯片及其开发板，一个小电阻(阻抗1～10欧姆)，示波器，以及一台上位PC机。将小电阻焊接在开发板芯片电源供电端，再连接芯片供电引脚。示波器连接电阻，以便执行硅后验证时，示波器可以准确采集电阻上的电压变化。上位PC机通过USB或以太网连线连接示波器，示波器采集到的电压变化通过连线传输给上位PC机，上位PC机可以根据电压变化计算出进入芯片的电流变化，并通过断言的反馈计数器电路对应的输出编码相关操作进行断言检测。
上述硅后验证环境示意图如图4所示。
步骤S302，执行硅后断言检测时，验证人员通过示波器不断采集电阻上的电压变化，并将采集到的电压变化波形通过USB或以太网传输到上位PC机。
步骤S303，上位PC机根据电压变化波形计算进入芯片的电流变化波形，具体计算方法为：电流＝电压/电阻。
步骤S304，上位PC机根据电流变化波形，通过断言的反馈计数器电路对应的输出编码进行相关操作进行断言检测，具体检测步骤如下：
步骤S304_1，上位PC机预先设置断言检测阈值，阈值DETEC_THRESHOLD满足DETEC_THRESHOLD＝I_AVG*CODE_LENGTH/2，其中I_AVG表示平均电流，CODE_LENGTH表示断言对应的反馈计数器电路对应的输出编码长度；
步骤S304_2，上位PC机将得到的电流变化波形和断言的反馈计数器电路对应的输出编码相乘,并将相乘结果在输出编码的时间窗口内累加(这一操作称为相关操作)；
步骤S304_3，上位PC机将相关操作的结果与预先设置的阈值相比较，如果超过阈值则可以判断断言发生，继续执行步骤S305；如果一直未超过阈值，则表示没有断言发生过，转到步骤S302，继续执行硅后验证过程。
步骤S305，上位PC机记录断言发生。
步骤S306，断言一般分为提示型断言和错误警告型断言，若发生的断言为提示型断言，则返回步骤S302.，继续执行硅后验证过程。若发生的断言为错误警告型断言，则停止硅后验证过程，执行错误分析调试。
Claims (10)
1.一种用于硅后芯片验证的断言检测装置，其特征在于，包括：
断言触发逻辑模块，用于触发断言检测；
综合模块，用于将所述硅后芯片中待验证RTL级综合为门级网表；
反馈计数器电路模块，用于将所述断言触发逻辑模块产生的信号进行编码并生成输出编码；
其中将所述断言触发逻辑模块插入到所述待验证RTL级中，通过所述综合模块获取包含所述断言触发逻辑模块的所述待验证RTL级的所述门级网表，为所述门级网表中的每一项所述断言触发逻辑模块插入所述反馈计数器电路模块，以便产生多个输出编码。
2.如权利要求1所述的用于硅后芯片验证的断言检测装置，其特征在于，当断言触发时，所述反馈计数器电路模块生成多个电流波动，所述多个电流波动对应多个所述输出编码。
3.一种包括如权利要求1-2任意一项所述断言检测装置的芯片。
4.一种包括如权利要求3所述芯片的断言检测系统，其特征在于，包括：
电阻、示波器、计算机、所述芯片，其中将所述电阻焊接在所述芯片的电源供电端，并连接所述芯片的供电引脚，所述示波器连接所述电阻，所述计算机通过USB或以太网连接所述示波器。
5.如权利要求4所述的断言检测系统，其特征在于，所述电阻的阻抗为1～10欧姆。
6.如权利要求4所述的断言检测系统，其特征在于，所述示波器用于采集所述电阻上的电压，并将所述电压传输给所述计算机。
7.如权利要求6所述的断言检测系统，其特征在于，所述计算机根据所述电压计算出电流变化波形，并通过所述输出编码进行断言检测。
8.一种利用如权利要求4-7任意一项所述断言检测系统的断言检测方法，其特征在于，包括：所述计算机预先设置断言检测阈值DETEC_THRESHOLD，将所述电流变化波形与所述输出编码相乘,并将相乘结果在所述输出编码的时间窗口内累加，将所得的结果与所述断言检测阈值DETEC_THRESHOLD进行比较，若所得的结果大于所述断言检测阈值DETEC_THRESHOLD，则断言发生，否则断言未发生，继续进行断言检测。
9.如权利要求8所述的断言检测方法，其特征在于，断言分为提示型断言与错误警告型断言，若发生的断言为提示型断言，则所述计算机记录断言信息，同时继续断言检测，若发生的断言为错误警告型断言，则停止断言检测，执行错误分析调试。
10.如权利要求8所述的断言检测方法，其特征在于，所述断言检测阈值DETEC_THRESHOLD满足DETEC_THRESHOLD＝I_AVG*CODE_LENGTH/2，其中I_AVG表示平均电流，CODE_LENGTH表示反馈计数器电路对应的输出编码长度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610108674.2A CN105760612B (zh) | 2016-02-26 | 2016-02-26 | 用于硅后芯片验证的断言检测装置、方法、系统、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610108674.2A CN105760612B (zh) | 2016-02-26 | 2016-02-26 | 用于硅后芯片验证的断言检测装置、方法、系统、芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105760612A true CN105760612A (zh) | 2016-07-13 |
| CN105760612B CN105760612B (zh) | 2018-12-04 |
Family
ID=56330485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610108674.2A Expired - Fee Related CN105760612B (zh) | 2016-02-26 | 2016-02-26 | 用于硅后芯片验证的断言检测装置、方法、系统、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105760612B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109271288A (zh) * | 2017-07-17 | 2019-01-25 | 展讯通信（上海）有限公司 | 处理器硅前性能评估方法 |
| CN110308387A (zh) * | 2019-07-01 | 2019-10-08 | 成都奥卡思微电科技有限公司 | 一种形式验证断言空泛性的测试和自动纠正方法、存储介质和终端 |
| CN112540288A (zh) * | 2020-11-30 | 2021-03-23 | 海光信息技术股份有限公司 | 用于硅后芯片验证的方法、系统、设备以及存储介质 |
| CN114692551A (zh) * | 2022-03-22 | 2022-07-01 | 中国科学院大学 | 一种Verilog设计文件安全关键信号的检测方法 |
| CN115412360A (zh) * | 2022-09-02 | 2022-11-29 | 南京航空航天大学 | 应用于环多项式乘法器的侧信道相关能量分析方法及系统 |
| CN116306409A (zh) * | 2023-05-22 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 芯片验证方法、装置、设备及存储介质 |
| CN116702663A (zh) * | 2023-07-27 | 2023-09-05 | 北京开源芯片研究院 | 一种电路综合方法、装置、电子设备及可读存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103020396A (zh) * | 2012-12-31 | 2013-04-03 | 青岛中星微电子有限公司 | 一种自动生成断言的方法及装置 |
| CN103678114A (zh) * | 2012-09-07 | 2014-03-26 | 三星电子株式会社 | 产生断言的设备和方法以及验证处理器的设备和方法 |
| CN104301088A (zh) * | 2014-09-20 | 2015-01-21 | 北京电子科技学院 | 密码芯片功耗分析装置、方法及功耗分析防护装置、方法 |
-
2016
- 2016-02-26 CN CN201610108674.2A patent/CN105760612B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103678114A (zh) * | 2012-09-07 | 2014-03-26 | 三星电子株式会社 | 产生断言的设备和方法以及验证处理器的设备和方法 |
| CN103020396A (zh) * | 2012-12-31 | 2013-04-03 | 青岛中星微电子有限公司 | 一种自动生成断言的方法及装置 |
| CN104301088A (zh) * | 2014-09-20 | 2015-01-21 | 北京电子科技学院 | 密码芯片功耗分析装置、方法及功耗分析防护装置、方法 |
Non-Patent Citations (2)
| Title |
|---|
| M. H NEISHABURI ETC.: "Hierarchical Trigger Generation for Post-silicon Debugging", 《INTERNATIONAL SYMPOSIUM ON VISI DESIGN》 * |
| M.H. NEISHABURI ETC.: "On a New Mechanism of Trigger Generation for Post-Silicon Debugging", 《IEEE TRANSACTIONS ON COMPUTERS》 * |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109271288B (zh) * | 2017-07-17 | 2021-09-21 | 展讯通信（上海）有限公司 | 处理器硅前性能评估方法 |
| CN109271288A (zh) * | 2017-07-17 | 2019-01-25 | 展讯通信（上海）有限公司 | 处理器硅前性能评估方法 |
| CN113049948B (zh) * | 2019-07-01 | 2022-09-02 | 成都奥卡思微电科技有限公司 | 基于外部引入逻辑电路的形式验证断言空泛性的纠正方法、存储介质和终端 |
| CN113075537B (zh) * | 2019-07-01 | 2022-10-11 | 成都奥卡思微电科技有限公司 | 一种迭代式的形式验证断言空泛性强度的测试方法、存储介质和终端 |
| CN113049948A (zh) * | 2019-07-01 | 2021-06-29 | 成都奥卡思微电科技有限公司 | 基于外部引入逻辑电路的形式验证断言空泛性的纠正方法、存储介质和终端 |
| CN113075537A (zh) * | 2019-07-01 | 2021-07-06 | 成都奥卡思微电科技有限公司 | 一种迭代式的形式验证断言空泛性强度的测试方法、存储介质和终端 |
| CN110308387B (zh) * | 2019-07-01 | 2021-03-23 | 成都奥卡思微电科技有限公司 | 一种形式验证断言空泛性的测试和自动纠正方法、存储介质和终端 |
| CN110308387A (zh) * | 2019-07-01 | 2019-10-08 | 成都奥卡思微电科技有限公司 | 一种形式验证断言空泛性的测试和自动纠正方法、存储介质和终端 |
| CN112540288A (zh) * | 2020-11-30 | 2021-03-23 | 海光信息技术股份有限公司 | 用于硅后芯片验证的方法、系统、设备以及存储介质 |
| CN112540288B (zh) * | 2020-11-30 | 2023-02-21 | 海光信息技术股份有限公司 | 用于硅后芯片验证的方法、系统、设备以及存储介质 |
| CN114692551A (zh) * | 2022-03-22 | 2022-07-01 | 中国科学院大学 | 一种Verilog设计文件安全关键信号的检测方法 |
| CN114692551B (zh) * | 2022-03-22 | 2024-06-07 | 中国科学院大学 | 一种Verilog设计文件安全关键信号的检测方法 |
| CN115412360A (zh) * | 2022-09-02 | 2022-11-29 | 南京航空航天大学 | 应用于环多项式乘法器的侧信道相关能量分析方法及系统 |
| CN116306409A (zh) * | 2023-05-22 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 芯片验证方法、装置、设备及存储介质 |
| CN116306409B (zh) * | 2023-05-22 | 2023-08-08 | 南京芯驰半导体科技有限公司 | 芯片验证方法、装置、设备及存储介质 |
| CN116702663A (zh) * | 2023-07-27 | 2023-09-05 | 北京开源芯片研究院 | 一种电路综合方法、装置、电子设备及可读存储介质 |
| CN116702663B (zh) * | 2023-07-27 | 2023-10-27 | 北京开源芯片研究院 | 一种电路综合方法、装置、电子设备及可读存储介质 |
| WO2025020696A1 (zh) * | 2023-07-27 | 2025-01-30 | 北京开源芯片研究院 | 一种电路综合方法、装置、电子设备及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105760612B (zh) | 2018-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105760612B (zh) | 用于硅后芯片验证的断言检测装置、方法、系统、芯片 | |
| Huang et al. | SoC HW/SW verification and validation | |
| CN103884980B (zh) | 基于电源电流的硬件木马检测方法和系统 | |
| CN108351907B (zh) | 用于调试电路设计的方法和电路 | |
| CN103954904B (zh) | 硬件木马测试系统 | |
| CN110750949B (zh) | 一种基于ibis模型模拟系统级封装剂量率效应的方法 | |
| CN104865469A (zh) | 一种基于ate的fpga器件测试系统及方法 | |
| US9194914B2 (en) | Power supply monitor for detecting faults during scan testing | |
| Gu | Challenges in post-silicon validation of high-speed I/O links | |
| CN103926522A (zh) | 基于电压进行硬件木马检测和定位的方法和系统 | |
| TW201710699A (zh) | 基於邊界掃描的主板ｃｐｕ插槽的連接測試方法和裝置 | |
| CN103645435A (zh) | 多信号模型可编程逻辑器件的软件模块可测性设计方法 | |
| CN110658439B (zh) | 一种保护电路的测试方法及系统 | |
| CN106844890B (zh) | 一种基于集成电路功耗分析的故障诊断建库方法 | |
| CN113125943B (zh) | Fpga辐射测试模块、asic芯片抗辐射性能评估系统及方法 | |
| CN106407846B (zh) | 一种硬件木马检测系统及其检测方法 | |
| CN104182317B (zh) | 一种dmi总线信号完整性测试方法 | |
| US10107859B1 (en) | Determining test conditions for at-speed transition delay fault tests on semiconductor devices | |
| KR101192556B1 (ko) | 디지털 회로 검증시스템 설계방법 및 그 검증시스템 | |
| US20080077893A1 (en) | Method for verifying interconnected blocks of IP | |
| CN105738795B (zh) | 一种用于硅后芯片验证的翻转覆盖率检测方法及装置 | |
| CN100439930C (zh) | 产品容错性测试方法及其故障插入装置 | |
| CN115656876A (zh) | 微短路测试电路及测试方法 | |
| Foster et al. | Assertions targeting a diverse set of verification tools | |
| Nirmaier et al. | Extending constrained random verification to mixed-signal automotive power devices using a nonstationary Markov process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181204 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |