JP5644815B2 - 電子図面生成装置、電子図面生成方法およびそのプログラム - Google Patents

電子図面生成装置、電子図面生成方法およびそのプログラム Download PDF

Info

Publication number
JP5644815B2
JP5644815B2 JP2012150681A JP2012150681A JP5644815B2 JP 5644815 B2 JP5644815 B2 JP 5644815B2 JP 2012150681 A JP2012150681 A JP 2012150681A JP 2012150681 A JP2012150681 A JP 2012150681A JP 5644815 B2 JP5644815 B2 JP 5644815B2
Authority
JP
Japan
Prior art keywords
design rule
necessary
electronic drawing
shape
rule violation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012150681A
Other languages
English (en)
Other versions
JP2014013499A (ja
Inventor
剛宏 津田
剛宏 津田
浩司 市川
浩司 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012150681A priority Critical patent/JP5644815B2/ja
Priority to DE102013212308.6A priority patent/DE102013212308A1/de
Priority to US13/934,685 priority patent/US9189840B2/en
Publication of JP2014013499A publication Critical patent/JP2014013499A/ja
Application granted granted Critical
Publication of JP5644815B2 publication Critical patent/JP5644815B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09BEDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/18Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09BEDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/18Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism
    • G09B23/181Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for electric and magnetic fields; for voltages; for currents
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09BEDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/18Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism
    • G09B23/182Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for components
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09BEDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/18Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism
    • G09B23/183Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Educational Administration (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Educational Technology (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、電磁界シミュレータ向けの電子図面生成装置と、電子図面生成方法およびそのプログラムに関する。
電子部品の設計において、電磁両立性(EMC)などの電磁気的な問題を解決するために、電磁界シミュレーションが行われる。規模の大きな回路について精度良いシミュレーションを行うには長時間を要する。このため、より短時間でシミュレーションを行う方法が検討されてきた。
例えば、特許文献1では、クロストークが発生している箇所を効率的に解析するシミュレーション装置(電磁界シミュレータ)、プログラムおよび方法が提案されている。特許文献1に記載のシミュレーション装置は、電磁界解析手段、電界追跡手段、および、結合箇所出力手段を有している。まず、電磁界解析手段が解析空間についての電磁界解析を実行する。そして、電界追跡手段が、電磁界解析の結果に基づいて、電界ベクトルの追跡を行う。そして、結合箇所出力手段が、クロストークが発生しうる2つの信号線を出力する。これによれば、回路全体を解析対象にすることなく、クロストークが発生する箇所のみを解析することができ、解析時間を短縮することができる。
特開2008−242724号公報
しかしながら、特許文献1に記載の発明では、電界追跡のため、電磁界シミュレーションを実行しながらクロストークの詳細なシミュレーションを実行する箇所を判断させる必要がある。このため、シミュレーション時間の十分な短縮ができない。また、特許文献1に記載の発明は、クロストークのみに適用することができ、汎用性が十分とは言えない。
また、電磁界シミュレータの使用者が、解析を必要とする部分のみを切り出してシミュレーションを行うことも一般的に行われる。しかしながら、切り出し箇所の検討には、設計ノウハウや時間を要する。このため、シミュレーションに掛かる時間や結果が使用者の能力に依存するところがあった。
本発明は、上記問題点に鑑みてなされたものであり、汎用性を有するとともに、電磁界シミュレーションの時間短縮を可能にすることを目的とする。
上記目的を達成するために、本発明は、回路が形成された基板の電界および磁界を解析する電磁界シミュレータにおいて、該電磁界シミュレータに入力する電子図面を生成する電子図面生成装置であって、基板のうち、シミュレーションを行うべき必要部分を判断する形状判断手段(20)と、形状判断手段により判断された必要部分を切り出す形状編集手段(30)と、設計規則が格納された設計規則データベース(21a)と、電磁界シミュレータに対応した解析方法のリストが格納された解析方法データベース(23a)と、を有し、形状判断手段は、設計規則に基づいて、設計規則違反箇所を必要部分として判断する設計規則点検部(21)と、設計規則違反箇所および解析方法に基づいて、必要部分を判断する必要形状判断部(23)と、を有することを特徴としている。
これによれば、形状判断手段に含まれる設計規則点検部が、回路を含む基板のうち、設計規則に違反する設計規則違反箇所を必要部分として判断するとともに、形状編集手段が自動的に必要部分を基板から切り出す。このため、電磁界シミュレータに入力する電子図面の規模を、基板全体から切り出された必要部分のみに減縮することができる。なお、設計規則は、クロストークが発生しないような条件のみに限られない。このため、必要部分は、クロストークが発生する部分のみに限らず、設計規則により違反する全ての部分を含んでいる。したがって、形状編集手段により切り出される必要部分が記述された電子図面を電磁界シミュレータに入力することによって、汎用性を有しつつ、シミュレーション時間の短縮を実現することができる。
また、形状判断手段が、設計規則違反箇所および解析方法に基づいて、必要部分を判断する必要形状判断部(23)を有する構成であるから、使用者は、電磁界シミュレータに応じて解析方法を選択することができる。そして、形状編集手段は、選択された解析方法に基づいて、設計規則違反箇所のうち、シミュレーションに必要のない部分を削除することができる。このため、基板全体から切り出される必要部分を、設計規則点検部のみによって必要部分を判断する場合に較べて、より減縮することができる。
また、回路の電気的な接続情報が格納された接続データベース(22a)を有し、形状判断手段が、設計規則違反箇所および接続情報に基づいて、設計規則違反箇所とともに、設計規則違反箇所に電気的に接続される付加部分も必要部分として判断する電気的接続判断部(22)を有する構成とすることもできる。回路を構成する配線の中には、電子図面上において電気的に接続されていない部分であっても、抵抗器などの素子(120)を介して電気的に接続される配線が存在する。このため、接続データベースおよび電気的接続判断部を有することにより、本来電気的に接続される部分(付加部分)を含めて、必要部分として切り出すことができる。したがって、接続データベースおよび電気的接続判断部を有さない構成に較べて、より精度の高いシミュレーションを行うための電子図面を生成することができる。
なお、請求項〜請求項に記載の電子図面生成方法、および、請求項〜請求項に記載の電子図面生成プログラムは、上記の電子図面生成装置のおける作用効果と同様であるため、その説明を省略する。
第1実施形態に係る電子図面生成装置の概略構成を示すブロック図である。 設計規則の一例を示す表である。 接続情報の一例を示す表である。 配線の一例を示す概略図である。 解析方法の一例を示す表である。 出力電子図面の作成フローを示すフロー図である。 第2実施形態における設計規則違反箇所の一例を示す図である。 設計規則違反箇所の表示の一例を示す図である。 設計規則違反箇所の表示の一例を示す図である。 第3実施形態に係る電子図面生成装置における、設計規則の一例を示す表である。 その他の実施形態における、出力電子図面の作成フローを示すフロー図である。
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
(第1実施形態)
最初に、図1〜図5を参照して、本実施形態に係る電子図面生成装置の概略構成について説明する。
本実施形態における電子図面生成装置10は、図示しない電磁界シミュレータに入力する電子図面(CAD(Computer Aided Design)の図面データ)を生成する装置である。具体的には、電子図面生成装置10に入力された電子図面のうち、電磁界シミュレーションを行うにあたって必要な必要部分を切り出し(不要な部分を削除し)て、電磁界シミュレータに入力すべき電子図面を生成(出力)する装置である。
電子図面生成装置10は、図1に示すように、形状判断部20と形状編集部30とを有する。電子図面生成装置10に入力される電子図面(以下、入力電子図面100と示す)は、形状判断部20により必要部分が判断される。そして、形状判断部20は、必要部分の情報を形状編集部30に出力する。形状編集部30は、入力電子図面100のうち必要部分のみを切り出し、出力電子図面110として出力する。また、本実施形態における電子図面生成装置10は表示部40を有する。
本実施形態における形状判断部20は、設計規則点検部21、電気的接続判断部22、および、必要形状判断部23を有する。
設計規則点検部21は、設計規則が格納された設計規則データベース21aと通信可能に接続されている。設計規則とは、図2に示すように、電気的あるいは磁気的な問題が生じてしまう回路の配置条件である。図2に示す設計規則には、例えば、規則名「クロストーク1」に関する問題が生じてしまう配線間距離および並走配線長が、判断範囲および判断基準の列に記述されている。設計規則点検部21は、設計規則に基づいて、入力電子図面100のうち、設計規則に違反する(すなわち、判断範囲および判断基準に記述された条件を満たす)設計規則違反箇所を判断する。設計規則点検部21は、設計規則違反箇所を必要部分と判断して、入力電子図面100のデータのうち設計規則違反箇所を表すデータを必要形状判断部23に出力する。なお、設計規則違反箇所を表すデータとは、設計規則違反箇所の形成位置を示す座標と名称、および、違反した規則名と規則IDなどを含むデータである。
電気的接続判断部22は、接続情報が格納された接続データベース22aと通信可能に接続されている。接続情報とは、図3に示すように、基板に形成された回路を構成する配線に便宜的に付された名称が記載されたリストである。例えば、図4に示すように、配線E1_0〜E1_5は、電子図面上では電気的に分離している。しかしながら、実際の回路ではICチップなどの素子120によって電気的に接続される。E1_0〜E1_5のような配線は、配線の名称に、共通した文字列を付与されることによって管理される。図3および図4に示す例では、「E1」が共通した文字列に相当する。つまり、配線の名称に、共通した文字列「E1」を含む配線は、回路動作時に電気的に接続された状態になることを示している。電気的接続判断部22は、接続データベース22aに格納された接続情報に基づいて、名称中に、設計規則違反箇所の名称と共通する文字列を含む配線を、付加部分として判断する。電気的接続判断部22は、付加部分を必要部分の一部であると判断して、入力電子図面100のデータのうち付加部分を表すデータを必要形状判断部23に出力する。
必要形状判断部23は、電磁界シミュレータに対応した解析方法のリストが格納された解析方法データベース23aと通信可能に接続されている。解析方法のリストには、図5に示すように、シミュレーションに用いられる電磁界シミュレータによって利用可能な解析手段が記載されている。また、その解析手段を利用する場合に、解析に必要な箇所を切り出す切り出し方法や、切り出し方法を適用する範囲も記載されている。仮に、設計規則点検部21により設計規則違反箇所と判断された部分が、図2の規則名に示す「クロストーク1」に関する部分であるとする。図2に示すように、「クロストーク1」の規則ID(設計規則違反の各項目に固有のID)は「xls1」である。図5において、規則IDとして「xls1」が含まれる規則名「クロストーク」の行には、解析手段として、「2D」「2.5D」「3D」「3D_with_GPU」の4通りの解決手段が記載されている。すなわち、本実施形態において、使用者は、電磁界シミュレーションの精度および時間を勘案して、4通りの解決手段から一または複数の解決手段を選択することができる。それぞれの解決手段には、その解決手段を実行するために必要な切り出し方法と、切り出しを行う範囲が設定されている。必要形状判断部23は、使用者が選択した解決手段に対応した切り出し方法に基づいて、設計規則違反箇所および付加部分のうち、電磁界シミュレーションに必要な必要部分を判断する。そして、必要形状判断部23は、入力電子図面100のデータのうち上記の必要部分を表すデータを形状編集部30に出力する。
形状編集部30は、入力電子図面100のうち必要部分のみを切り出し、出力電子図面110として出力する。使用者は、出力電子図面110を電磁界シミュレータに入力して電磁界シミュレーションを実行する。
表示部40は、形状判断部20と形状編集部30とに通信可能に接続されている。この表示部40は、ディスプレイなどを有し、形状判断部20のうち、設計規則点検部21および必要形状判断部23が判断する必要部分や、電気的接続判断部22が判断する付加部分を、視覚的に表示させる。
なお、この電子図面生成装置10は、主にマイクロコンピュータで構成され、いずれも周知のCPU、ROM・RAMなどのメモリ、I/O、およびこれらを接続するバスによって構成される。例えば、設計規則データベース21a、接続データベース22a、解析方法データベース23aはメモリにより構成される。また、この電子図面生成装置10は、メモリに記憶されたプログラムを実行することで、各処理(形状判断部20および形状編集部30の処理)を実行する。
なお、形状判断部20、形状編集部30、表示部40は、それぞれ、特許請求の範囲における形状判断手段、形状編集手段、視覚化手段に相当する。
次いで、図6を参照して、本実施形態に係る出力電子図面110の作成フローについて説明する。
まず、図6に示すように、使用者はステップS1を行う。使用者は、電磁界シミュレーションを行う対象となる回路が形成された基板の電子図面を作成する。この電子図面は、図1に示す入力電子図面100に相当する。使用者は、入力電子図面100を電子図面生成装置10に入力する。
次に、設計規則点検部21はステップS2を実行する。設計規則点検部21は、設計規則データベース21aに格納された設計規則(図2)に基づいて、入力電子図面100における設計規則違反箇所を探す。ステップS2は、特許請求の範囲に記載の点検ステップに相当する。
次に、設計規則点検部21は、ステップS3において、入力電子図面100に設計規則違反が有るか否かを判定する。ステップS3において、設計規則違反箇所が発見されない場合(図6ではNOと示す)にはプロセスを終了する。この場合は、電子図面生成装置10は出力電子図面110の出力を行わないか、あるいは、出力電子図面110として、入力電子図面100と同一の図面を出力する。
一方、設計規則違反箇所が発見された場合(図6ではYESと示す)において、設計規則点検部21および表示部40は、ステップS4を実行する。設計規則点検部21は、設計規則違反箇所を表すデータを表示部40に出力する。表示部40は、使用者が設計規則違反箇所の形状を視認できるように表示する。ステップS4は、特許請求の範囲に記載の可視化ステップに相当する。
次に、使用者はステップS5を行う。使用者は、表示部40に表示された設計規則違反箇所のうち、解析を必要とする解析対象を選択する。ステップS5において、使用者は、一または複数の設計規則違反箇所を選択することができる。
次に、使用者は、ステップS6を行う。使用者は、ステップS5において選択した設計規則違反箇所に、付加部分を付加するか否かを選択する。付加部分を付加しない場合(図6ではNOと示す)には、設計規則違反箇所に付加部分を追加することなく、ステップS8に進む。
一方、付加部分を付加する場合(図6ではYESと示す)には、電気的接続判断部22が、ステップS7を実行する。電気的接続判断部22は、接続データベース22aに格納された接続情報(図3)に基づいて、ステップS5で選択された設計規則違反箇所に対応する付加部分を抽出する。そして、電気的接続判断部22は、設計規則違反箇所とともに、付加部分を必要部分として判断する。ステップS7は、特許請求の範囲に記載の付加部分判断ステップに相当する。
次に、必要形状判断部23はステップS8を実行する。必要形状判断部23は、解析方法データベース23aに格納された解析方法(図5)に基づいて、電磁界シミュレータに対応する一または複数の解析手段を抽出する。そして、各解析手段について、設計規則違反箇所および付加部分に対応する必要部分を判断する。ステップS8は、特許請求の範囲に記載の必要形状判断ステップに相当する。
次に、表示部40は、解析手段とともに、ステップS8により判断された必要部分の形状を表示するステップS9を実行する。必要部分を表示部40に表示させるステップは、特許請求の範囲に記載の可視化ステップに相当する。
次に、使用者はステップS10を行う。使用者は、ステップS9により提示された解析手段のうち、一または複数の解析手段を選択する。すると、必要形状判断部23は、選択された解析手段に対応する必要部分を表すデータを形状編集部30に出力する。
次に、形状編集部30はステップS11を実行する。形状編集部30は、必要形状判断部23から出力された必要部分を表すデータに基づいて、入力電子図面100のうちの必要部分を切り出す。すなわち、電磁界シミュレーションに用いない不要な部分を削除する。そして、切り出した後の図面を、出力電子図面110として出力する。なお、ステップS10において、使用者が複数の解析手段を選択した場合には、各解析手段に応じて、複数の出力電子図面110が出力される。ステップS11は、特許請求の範囲に記載の編集ステップに相当する。
次に、表示部40はステップS12を実行する。表示部40は、ステップS11により出力された出力電子図面110を表示する。ステップS12は、特許請求の範囲に記載の可視化ステップに相当する。
次に、使用者はステップS13を行う。使用者は、ステップS11により表示部40に表示された出力電子図面110を視覚的に確認する。
次いで、本実施形態に係る電子図面生成装置10の作用効果を説明する。
本実施形態では、ステップS2(点検ステップ)において判断された設計規則違反箇所が、ステップS4により表示部40に表示されるようになっている。そして、設計規則違反箇所のうち、電磁界シミュレーションが必要な必要部分の候補を、使用者が選択できるようになっている。このため、使用者は、必要部分を自ら判断することなく、示された必要部分の候補を機械的に選択するだけで、解析対象を決定することができる。したがって、従来のように、使用者自身が設計規則点検の結果に基づいて必要部分を判断する場合に較べて、使用者の能力差を排除することができる。また、必要部分の判断時における人的ミスも低減することができる。
また、本実施形態では、電子図面生成装置10が、必要形状判断部23を有している。必要形状判断部23は、設計規則違反箇所および付加部分について、解析に必要とする部分のみを必要部分として判断する。使用者は、電磁界シミュレータに応じた解析手段を選択することができる。このため、必要形状判断部23は、解析手段に応じた適切な必要部分を表すデータを形状編集部30に出力することができる。形状編集部30は、選択された解析手段に基づいて、設計規則違反箇所および付加部分のうち、シミュレーションに必要のない部分を自動的に削除する。このため、基板全体から切り出される必要部分の規模を、設計規則点検部21のみによって必要部分を判断する場合に較べて、より減縮することができる。なお、図6のステップS10に示す解析手段の選択においても、解析方法に対応した必要部分の切り出し方法が、予め解析方法として解析方法データベース23aに格納されているため、使用者自身が切り出し部分を決定する必要はない。したがって、解析手段に応じた必要部分の形状を判断する場合、使用者自身が判断する場合に較べて、使用者の能力差を排除することができる。また、必要部分の判断時における人的ミスも低減することができる。また、切り出し部分を検討する必要がないため、検討に要する時間を減縮することができる。
また、本実施形態では、電子図面生成装置10が、電気的接続判断部22を有している。これにより、本来電気的に接続される部分(付加部分)を含めて、必要部分として切り出すことができる。したがって、接続データベース22aおよび電気的接続判断部22を有さない構成に較べて、より精度の高いシミュレーションを行うための電子図面を生成することができる。
また、ステップS1に示す入力電子図面100の用意、ステップS5に示す解析対象の選択、ステップS6に示す付加部分を付加するか否かの選択、ステップS10に示す解析手段の選択、および、ステップS13に示す切り出し結果の確認、を除くフローは、自動的にデータの授受が行われる。このため、従来のように、必要部分の検討や切り出し作業を、手作業で行なう場合に較べて、作業時間を短縮することができる。
また、電磁界シミュレータに入力するための出力電子図面110が、入力電子図面100に較べて小規模にされるため、シミュレータにおけるメッシュ分割などの作業時間を短縮することができる。また、シミュレーション自体の処理時間も低減することができる。
また、上記の動作フローに示したように、設計規則違反箇所であれば、必要部分として切り出すことができる。このため、従来のように、解析対象がクロストークのみである場合に較べて、解析対象を拡げることができる。
なお、ステップS10における解析手段の選択と、ステップS11における必要部分の切り出しとの間に、使用者が、必要部分を手動で変更(微調整)するステップを設けてもよい。このような構成では、点検ステップ(ステップS2)、付加部分判断ステップ(ステップS7)、および、必要形状判断ステップ(ステップS8)において、選択による択一的な形状判断に加えて、使用者が柔軟に必要部分を決定することができる。
(第2実施形態)
第1実施形態では、ステップS2において、設計規則点検部21が、設計規則違反箇所を表すデータを表示部40に出力する。そして、ステップS4において、表示部40が設計規則違反箇所を個々に表示する。これに対して、本実施形態では、ステップS2(点検ステップ)において、設計規則違反箇所のうち、近接する部分をグループ化する例を示す。本実施形態では、ステップS4において、近接する複数の設計規則違反箇所が、グループ化された状態で表示部40により表示される。
具体的には、設計規則点検部21に、設計規則データベース21aとともに、接続データベース22aが接続された構成において、複数の設計規則違反箇所が、接続データベース22aに格納された接続情報に基づいて、グループ化されるようにできる。仮に、図7に示すように、配線F2_0,F1_0,F1_1を有する回路において、すべての配線が設計規則違反箇所に該当したとする。設計規則違反箇所がグループ化されない場合、表示部40は、ステップS4において、図8に示すように設計規則違反箇所を表示する。すなわち、表示部40が設計規則違反箇所を個々に表示する。これに対して、設計規則違反箇所がグループ化される場合は、表示部40は、ステップS4において、図9に示すように設計規則違反箇所を表示する。設計規則点検部21は、配線F2_0,F1_0,F1_1の設計規則違反を、ひとつのグループ「F」の違反として判断して、表示部40に表示させる。
あるいは、設計規則違反箇所が、互いに所定距離内に存在している場合に、該当する設計規則違反箇所がグループ化されるようにすることもできる。
このため、使用者は、ステップS5において、多くの選択肢(個々の設計規則違反箇所)から、一括して電磁界シミュレーションを行うべき箇所、すなわち近接する設計規則違反箇所すべてについて、漏れなく選択することができる。すなわち、複数の設計規則違反箇所がグループ化された設計規則違反群を選択することにより、一括して複数の設計規則違反箇所を選択ことができる。したがって、使用者は、設計規則違反箇所を、迅速且つ抜け漏れなく選択することができる。
(第3実施形態)
上記した各実施形態では、設計規則判断部21が、ステップS2(点検ステップ)において、予め定められた設計規則(図2に示す、判断範囲および判断基準)に基づいて、設計規則違反箇所を必要部分として判断する例を示した。しかしながら、設計規則に記載された判断範囲や判断基準を満たさない、すなわち、設計規則違反とはならない部分についても、電磁界シミュレーションを実施したい場合がある。
本実施形態では、設計規則データベース21aに格納された設計規則において、一部あるいはすべての項目(規則名)に判断基準を設けず、必ず設計規則違反箇所として判断させるようにする例を示す。すなわち、予め設計規則の少なくともひとつについて、設計規則違反箇所となるようにデータ処理しておく。具体的には、図10に示すように、設計規則において、例えば、規則名「クロストーク1」と、規則名「コイル直下GND」における判断基準を、「常にNG出力」とする(図7中A)。これにより、点検ステップ(ステップS2)において、配線やコイルの配置条件に関わらず、規則名「クロストーク1」および「コイル直下GND」に関わる回路を、常に必要部分として判断させることができる。なお、本実施形態での設計規則は、第1実施形態および第2実施形態における設計規則(図2)における判断基準を変更したものである。しかしながら、この例に限定されるものではない。予め定めた設計規則に、電磁界シミュレーションすべき箇所が含まれない場合には、使用者が新たに規則を追加し、判断基準として「常にNG出力」とすれば、新たに設定した規則に対応する基板の一部を必要部分として判断させることができる。
(その他の実施形態)
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記した各実施形態では、出力電子図面110の作成フローとして、ステップS5、ステップS6、ステップS10、および、ステップS13のように、使用者が選択操作や確認操作を行う例を示した。しかしながら、入力電子図面100を電子図面生成装置10に入力してから、出力電子図面110を出力するまでを全て自動化することもできる。例えば、予め、設計規則違反箇所の全てを解析対象とするように設定しておくことで、ステップS5を省略することができる。また、予め、付加部分を全て必要部分として判断するように設定しておくことで、ステップS6を省略することができる。また、予め所定の解析手段を設定しておくことで、ステップS10を省略することができる。また、必ずしも使用者が切り出し結果を確認する必要はなく、ステップS13を省略することができる。このように、使用者が行う操作を予め所定の操作を行うものとして設定しておくことにより、図11に示すように、入力電子図面100を電子図面生成装置10に入力してから、出力電子図面110を出力するまでを全て自動化することができる。
また、上記した各実施形態では、電子図面生成装置10が、電気的接続判断部22および接続データベース22aを有する例を示したが、必ずしも電気的接続判断部22および接続データベース22aを有する必要はない。ただし、上記したように、本来電気的に接続される部分(付加部分)を含めて、必要部分として切り出す構成とすることにより、精度の高いシミュレーションを行うための電子図面を生成することができる。
また、上記した各実施形態では、電子図面生成装置10が、必要形状判断部23および解析方法データベース23aを有する例を示したが、必ずしも必要形状判断部23および解析方法データベース23aを有する必要はない。例えば、電磁界シミュレータが2Dのみに対応したものであれば、図6に示すステップS10において、使用者が解析手段を選択する余地はなく、ただひとつの解析手段に対応した切り出し方法が採用されることになる。したがって、ステップS5により解析対象が決定されたとき、あるいはステップS7により解析対象と付加部分が決定されたときに、切り出し方法が一意に決まるような構成とすればよい。
すなわち、電子図面生成装置10が、電気的接続判断部22と、必要形状判断部23と、のいずれか一方を有する構成としてもよいし、いずれも有しない構成としてもよい。
さらに、各実施形態では、電子図面生成装置10が、表示部40を有する例を示したが、必ずしも表示部40を有する必要はない。各実施形態では、図6において、使用者が、ステップS5における解析対象の選択、ステップS10における解析手段の選択、および、ステップS13における切り出し結果の確認を行う。しかしながら、これらの選択が所定の選択肢で固定されるような場合には、各ステップの前ステップにおいて、使用者に選択肢を視覚的に示す必要がない。このような構成では、表示部40は必ずしも必要ではない。
また、上記した各実施形態では、電子図面生成装置10が、形状編集部30を有する例を示したが、必要部分の切り出しを使用者自身が行うようにしてもよい。ただし、上記したように、形状編集部30が、自動的に切り出しを実行することにより、出力電子図面110の生成に係る作業時間を大幅に短縮することができる。
10・・・電子図面生成装置
20・・・形状判断部
21・・・設計規則点検部
22・・・電気的接続判断部
23・・・必要形状判断部
30・・・形状編集部
40・・・表示部

Claims (9)

  1. 回路が形成された基板の電界および磁界を解析する電磁界シミュレータにおいて、該電磁界シミュレータに入力する電子図面を生成する電子図面生成装置であって、
    前記基板のうち、シミュレーションを行うべき必要部分を判断する形状判断手段(20)と、
    前記形状判断手段により判断された前記必要部分を切り出す形状編集手段(30)と、
    設計規則が格納された設計規則データベース(21a)と、
    前記電磁界シミュレータに対応した解析方法のリストが格納された解析方法データベース(23a)と、を有し、
    前記形状判断手段は、
    前記設計規則に基づいて、設計規則違反箇所を前記必要部分として判断する設計規則点検部(21)と、
    前記設計規則違反箇所および前記解析方法に基づいて、前記必要部分を判断する必要形状判断部(23)と、を有することを特徴とする電子図面生成装置。
  2. 前記回路のうち、電気的に接続される配線の情報を含む接続情報が格納された接続データベース(22a)を有し、
    前記形状判断手段は、
    前記設計規則違反箇所および前記接続情報に基づいて、前記設計規則違反箇所とともに、前記設計規則違反箇所に電気的に接続される付加部分も前記必要部分として判断する電気的接続判断部(22)を有することを特徴とする請求項に記載の電子図面生成装置。
  3. 前記必要部分を使用者に確認させるために、前記必要部分を視覚的に外部に出力する視覚化手段(40)を有することを特徴とする請求項1または請求項2に記載の電子図面生成装置。
  4. 入力された電子図面に対して、設計規則点検部(21)を含む形状判断手段(20)が、設計規則データベース(21a)に格納された設計規則に基づいて、シミュレーションを行うべき必要部分としての設計規則違反箇所を前記必要部分として判断する点検ステップ(S2)と、
    該点検ステップの後に、必要形状判断部(23)を含む前記形状判断手段が、前記設計規則違反箇所および解析方法データベース(23a)に格納された解析方法に基づいて、前記必要部分を判断する必要形状判断ステップ(S8)と、
    該必要形状判断ステップの後に、形状編集手段(30)が前記必要部分を切り出す編集ステップ(S11)と、を有することを特徴とする電子図面生成方法。
  5. 前記点検ステップの後、前記編集ステップの前に、
    電気的接続判断部(22)を含む前記形状判断手段が、前記設計規則違反箇所および接続データベース(22a)に格納された接続情報に基づいて、前記設計規則違反箇所とともに、前記設計規則違反箇所に電気的に接続される付加部分も前記必要部分として判断する付加部分判断ステップ(S7)を有することを特徴とする請求項に記載の電子図面生成方法。
  6. 視覚化手段(40)が、前記必要部分を使用者に確認させるために、前記必要部分を視覚的に外部に出力させる視覚化ステップ(S4、S9、S12)を有することを特徴とする請求項4または請求項5に記載の電子図面生成方法。
  7. 入力された電子図面に対して、設計規則点検部(21)を含む形状判断手段(20)が、設計規則データベース(21a)に格納された設計規則に基づいて、シミュレーションを行うべき必要部分としての設計規則違反箇所を判断する点検ステップ(S2)と、
    該点検ステップの後、必要形状判断部(23)を含む前記形状判断手段が、前記設計規則違反箇所および解析方法データベース(23a)に格納された解析方法に基づいて、前記必要部分を判断する必要形状判断ステップ(S8)と、
    該必要形状判断ステップの後に、形状編集手段が前記必要部分を切り出す編集ステップ(S11)と、をコンピュータに実行させることを特徴とする電子図面生成プログラム。
  8. 前記点検ステップの後、前記編集ステップの前に、
    電気的接続判断部(22)を含む前記形状判断手段が、前記設計規則違反箇所および接続データベース(22a)に格納された接続情報に基づいて、前記設計規則違反箇所とともに、前記設計規則違反箇所に電気的に接続される付加部分も前記必要部分として付加部分判断ステップ(S7)をコンピュータに実行させることを特徴とする請求項に記載の電子図面生成プログラム。
  9. 視覚化手段(40)が、前記必要部分を使用者に確認させるために、前記必要部分を視覚的に外部に出力させる視覚化ステップ(S4、S9、S12)をコンピュータに実行させることを特徴とする請求項7または請求項8に記載の電子図面生成プログラム。
JP2012150681A 2012-07-04 2012-07-04 電子図面生成装置、電子図面生成方法およびそのプログラム Active JP5644815B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012150681A JP5644815B2 (ja) 2012-07-04 2012-07-04 電子図面生成装置、電子図面生成方法およびそのプログラム
DE102013212308.6A DE102013212308A1 (de) 2012-07-04 2013-06-26 Elektronische Zeichnungserzeugungsvorrichtung, Verfahren zum Erzeugen einer elektronischen Zeichnung und Programmprodukt
US13/934,685 US9189840B2 (en) 2012-07-04 2013-07-03 Electronic drawing generation apparatus, method for generating electronic drawing, and program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012150681A JP5644815B2 (ja) 2012-07-04 2012-07-04 電子図面生成装置、電子図面生成方法およびそのプログラム

Publications (2)

Publication Number Publication Date
JP2014013499A JP2014013499A (ja) 2014-01-23
JP5644815B2 true JP5644815B2 (ja) 2014-12-24

Family

ID=49780817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012150681A Active JP5644815B2 (ja) 2012-07-04 2012-07-04 電子図面生成装置、電子図面生成方法およびそのプログラム

Country Status (3)

Country Link
US (1) US9189840B2 (ja)
JP (1) JP5644815B2 (ja)
DE (1) DE102013212308A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69427417T2 (de) * 1993-03-08 2002-05-29 Koninkl Philips Electronics Nv PCB-Simulation auf der Basis von reduzierten Ersatzschaltungen
JPH10247207A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 不具合部分推定システム
US6106567A (en) * 1998-04-28 2000-08-22 Motorola Inc. Circuit design verification tool and method therefor using maxwell's equations
JP2000028665A (ja) 1998-07-07 2000-01-28 Toshiba Corp 電磁界解析装置及び電磁界解析方法
JP3107207B2 (ja) 1998-07-13 2000-11-06 日本電気株式会社 論理回路改善方法および論理回路改善方式
JP3652168B2 (ja) * 1999-04-28 2005-05-25 富士通株式会社 電磁界強度算出方法及びプログラム記録媒体
JP2001155048A (ja) 1999-11-26 2001-06-08 Fujitsu Ten Ltd Emc設計支援システム
JP2002259478A (ja) * 2001-02-28 2002-09-13 Nec Corp 統合デジタル回路設計システム及び設計方法
JP4401135B2 (ja) 2003-09-30 2010-01-20 富士通株式会社 解析モデル作成装置
JP2008242724A (ja) * 2007-03-27 2008-10-09 Sharp Corp シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法
US7861195B2 (en) * 2008-01-30 2010-12-28 Advanced Mirco Devices, Inc. Process for design of semiconductor circuits
JP5332731B2 (ja) * 2009-03-02 2013-11-06 富士通株式会社 電磁界シミュレータ及び電磁界シミュレーション装置
US8413098B2 (en) * 2009-04-29 2013-04-02 International Business Machines Corporation T-connections, methodology for designing T-connections, and compact modeling of T-connections

Also Published As

Publication number Publication date
US20140010435A1 (en) 2014-01-09
JP2014013499A (ja) 2014-01-23
DE102013212308A1 (de) 2014-01-09
US9189840B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
KR100941365B1 (ko) 설계 지원 시스템, 설계 지원 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 및 설계 지원 장치
JPH01166261A (ja) 半導体集積回路の設計方式
US8601422B2 (en) Method and system for schematic-visualization driven topologically-equivalent layout design in RFSiP
US20090228848A1 (en) Circuit verification apparatus, a method of circuit verification and circuit verification program
US8832637B2 (en) Support apparatus and information processing method thereof
JP2010055571A (ja) 制御盤設計支援システム
CN108062424B (zh) 基于Verilog模型提取IP硬核设计文件的方法
JP2001014368A (ja) クロック解析装置およびクロック解析方法
JP4544118B2 (ja) 回路検証システムと方法、及びプログラム
EP2151774A1 (en) Library for electric circuit simulation, recording medium storing it, and library generation system
JP5644815B2 (ja) 電子図面生成装置、電子図面生成方法およびそのプログラム
JP6636968B2 (ja) プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム
US8762913B2 (en) Recording medium for generation program for connection of printed circuit boards, generation method for connection of printed circuit boards, and generation apparatus for connection of printed circuit boards
US20200192992A1 (en) Information processing apparatus and pull-up and pull-down resistor verification method
JP6349871B2 (ja) 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置
JP6089853B2 (ja) 配線検査装置、配線検査プログラム及び配線検査方法
US8584077B1 (en) User-controllable connectivity engine for electronic design automation tools
US9202001B1 (en) System and method for electronic design routing between terminals
JP5059657B2 (ja) マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム
JP2000195960A (ja) 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法
JP2007299268A (ja) 基板レイアウトチェックシステムおよび方法
JP6136709B2 (ja) 回路基板モデル生成装置
JP5910132B2 (ja) 電子回路のレイアウト作成装置及び方法
JP2006171818A (ja) クロストーク検証装置およびクロストーク検証方法
JP2630218B2 (ja) 回路設計装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R151 Written notification of patent or utility model registration

Ref document number: 5644815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250