JP5910132B2 - 電子回路のレイアウト作成装置及び方法 - Google Patents

電子回路のレイアウト作成装置及び方法 Download PDF

Info

Publication number
JP5910132B2
JP5910132B2 JP2012024214A JP2012024214A JP5910132B2 JP 5910132 B2 JP5910132 B2 JP 5910132B2 JP 2012024214 A JP2012024214 A JP 2012024214A JP 2012024214 A JP2012024214 A JP 2012024214A JP 5910132 B2 JP5910132 B2 JP 5910132B2
Authority
JP
Japan
Prior art keywords
heat source
circuit
layout
circuit block
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012024214A
Other languages
English (en)
Other versions
JP2013161352A (ja
Inventor
室田 俊也
俊也 室田
良輔 杉山
良輔 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2012024214A priority Critical patent/JP5910132B2/ja
Publication of JP2013161352A publication Critical patent/JP2013161352A/ja
Application granted granted Critical
Publication of JP5910132B2 publication Critical patent/JP5910132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、電子回路のレイアウト作成装置及び方法に関する。
従来、アナログ電子回路のレイアウト設計においては、アナログ及びデジタル混載の電子回路や、いくつかのアナログブロックが集積している大規模なアナログ電子回路などでは、まずはADコンバータ、電源電子回路など、機能単位で分かれる各種アナログ電子回路毎に、レイアウト設計が行われる。
多くの場合、各種アナログ電子回路毎に担当者が分かれている場合が多く、また、それぞれレイアウト設計の専任者を設けている場合もある。具体的な作業は、コンピュータにインストールされている専用のツールを用い、コンピュータのディスプレイ上に描画されるレイアウトパターンを見ながら編集作業を行うものである。その後、各種アナログ電子回路のレイアウトが完成すると、各々を予め決めてある配置位置に配置し、各ブロック間の配線を行って全体レイアウトを完成させるというのが通常である。
しかしながら、このようなレイアウト分業、ボトムアップでのレイアウト組上げといった特徴を持つアナログ電子回路のレイアウトでは、例えば次のような問題が起こる。
図1は従来例に係るアナログ電子回路において電気的特性を悪化させているレイアウトの一例を示す平面図であり、図1において点線は熱源21からの熱放射を示している。当該アナログ電子回路は、図1に示すように、回路ブロックA,B,Cを備えて構成され、回路ブロックAの中に熱源21となる構成があり、さらに回路ブロックAと回路ブロックB中に、それぞれ例えば温度勾配にセンシティブな差動対素子11,12があることを示している。ここで、差動対素子11,12は同じ電気的特性を持つ必要があり、温度影響による特性の差を生まないように同じ温度勾配上に配置されることが望ましい。ところが、差動対素子11は問題ないが、差動対素子12は影響を受ける温度に差があり、電気的特性に差が出ることによって、回路ブロックB全体のアナログ特性に悪影響を及ぼしてしまう。
図2は図1のレイアウトの改善例を示すレイアウトの一例を示す平面図であり、図1において点線は熱源21からの熱放射を示している。上記の図1のレイアウト例では、図2に示すようなレイアウトにするべきであった。このレイアウトであれば、回路ブロックBの差動対素子12は、それに含まれる2素子がほぼ同じ温度影響を受ける形になり、電気的特性の差が出にくい。図1のようなレイアウトになってしまった原因は、熱源21の情報が伝達されなかったことにある。アナログ電子回路のレイアウトに熟知した設計者であれば、熱源の情報があれば対処も的確に行えると考えられる。図1の例では、回路ブロックBのレイアウト設計者はレイアウトには熟知していた。
しかしながら、従来からの特徴として回路ブロックAや回路ブロックB、回路ブロックCは別々にレイアウト設計が行われるため、図3に示すように、回路ブロックBのレイアウト設計時には、回路ブロックBの周辺についての情報は何もなく、このため何の対処も施されなかった。
近年、公知技術としては、アナログレイアウト用の制約データを準備し、制約データに基づいてレイアウト作成を的確に制御する技術がある。ただし、欠点としては、制約を元に制御できるのは、同一のアナログ電子回路内のみであり、上述のように回路ブロックAや回路ブロックB、回路ブロックCが、別々にレイアウト設計が行われる現状では、回路ブロックAの設計で生じた制約を別の回路ブロックBに伝達することはできなかった。また、従来技術では制約データに基づいての制御のみであり、熱源のような制約の発生源となる情報を判定し抽出する手段はなく、設計者が見落とせば制約は伝達されないという問題点があった。
一方、特許文献1において開示された半導体集積回路設計装置では、ノイズ解析手段とノイズ判定手段を備え、ノイズが判定されるとノイズ源周囲に自動的にバイパスコンデンサを配置することでノイズを低減させるという手法が開示されているが、この手法はスイッチングノイズを低減させるためのものであり、上記問題点を改善する応用とはならない。
本発明の目的は以上の問題点を解決し、熱源の位置情報を考慮して、電子回路において最適な電気的特性を得るようにレイアウト設計を行うことができる電子回路のレイアウト作成装置及び方法を提供することにある。
第1の発明に係る電子回路のレイアウト作成装置は、複数の回路ブロックと、少なくとも1つの熱源を含む電子回路のレイアウトを作成する電子回路のレイアウト作成装置において、
第1の回路ブロックのネットリストを含む回路ネットリストデータと、上記回路ネットリストデータに基づいて回路シミュレーションを行った結果であるシミュレーション結果データとに基づいて、上記熱源を検索して熱源位置を算出する熱源位置算出手段と、
上記算出された熱源位置と、予め入力されたフロアプランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出する熱源相対位置算出手段と、
上記第1の回路ブロックとは異なる第2の回路ブロックのレイアウト作成時に、上記算出された熱源の相対位置に基づいて、上記熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御するレイアウト熱源表示制御手段とを備えたことを特徴とする。
また、第2の発明に係る電子回路のレイアウト作成方法は、複数の回路ブロックと、少なくとも1つの熱源を含む電子回路のレイアウトを作成する電子回路のレイアウト作成装置により実行される電子回路のレイアウト作成方法において、
第1の回路ブロックのネットリストを含む回路ネットリストデータと、上記回路ネットリストデータに基づいて回路シミュレーションを行った結果であるシミュレーション結果データとに基づいて、上記熱源を検索して熱源位置を算出するステップと、
上記算出された熱源位置と、予め入力されたフロアプランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出するステップと、
上記第1の回路ブロックとは異なる第2の回路ブロックのレイアウト作成時に、上記算出された熱源の相対位置に基づいて、上記熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御するステップとを含むことを特徴とする。
本発明に係る電子回路のレイアウト作成装置及び方法によれば、熱源位置算出手段により、電子回路全体のうち熱源を含む回路ブロックのネットリストデータと、そのシミュレーション結果データに基づいて、当該回路ブロック中に発生する熱源を特定して熱源位置を算出することが可能となるため、熱源の判断漏れが起こることはない。また、熱源相対位置算出手段により、上記算出した熱源位置情報とフロアプランによる全回路ブロックの配置情報から、各回路ブロックに影響を与える熱源の存在および相対位置を明確にすることが可能になるため、各回路ブロックのレイアウト時に、他の回路ブロックからの熱源に対する処置を行うための情報を入手することができる。さらに、レイアウト熱源表示制御手段により、上記算出した熱源の各回路ブロックに対する相対位置や熱源レベルの情報を元に、熱源のシンボルを回路ブロックの相対位置に表示させることが可能となるため、視覚的に熱源情報を伝達し、また熱源に対する素子のアングル決定や配置を容易に行うことができる。以上により、熱源の位置情報を考慮して、電子回路において最適な電気的特性を得るようにレイアウト設計を行うことができる電子回路のレイアウト作成装置及び方法を提供できる。
従来例に係るアナログ電子回路において電気的特性を悪化させているレイアウトの一例を示す平面図である。 図1のレイアウトの改善例を示すレイアウトの一例を示す平面図である。 図1の回路ブロックBのレイアウトを示す平面図である。 一実施例に係る熱源21と回路ブロックBのレイアウト枠32との表示例を示す平面図である。 本発明の実施形態に係る電子回路のレイアウト作成装置の構成を示すブロック図である。 図5の電子回路のレイアウト作成装置によって実行されるレイアウト作成処理を示すフローチャートである。 図5の電子回路のレイアウト作成装置によって作成される各素子の消費電力データの一例を示す図である。 図5の電子回路のレイアウト作成装置によって作成される各素子のネットリストの一例を示す図である。 図5の電子回路のレイアウト作成装置によって作成される熱源ローカル位置情報の一例を示す図である。 図5の電子回路のレイアウト作成装置によって実行されるレイアウト作成処理のステップS2の処理の具体例を示す平面図である。 図5の電子回路のレイアウト作成装置によって作成される熱源相対位置情報の一例を示す図である。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
図5は本発明の実施形態に係る電子回路のレイアウト作成装置の構成を示すブロック図である。実施形態に係る電子回路のレイアウト作成装置は、図5に示すように、
(a)熱源位置算出部1と、
(b)熱源位置算出部1に接続された回路ネットリストデータメモリ4及び回路シミュレーション結果メモリ5と、
(c)熱源位置算出部1に接続された熱源ローカル位置情報メモリ6と、
(d)熱源ローカル位置情報メモリ6に接続された熱源相対位置算出部2と、
(e)熱源相対位置算出部2に接続された回路ブロック配置情報メモリ7と、
(d)熱源相対位置算出部2に接続された熱源相対位置情報メモリ8と、
(e)熱源相対位置情報メモリ8に接続されたレイアウト熱源表示制御部3と、
(f)レイアウト熱源表示制御部3に接続された、例えばキーボードなどの入力部9、及び例えば液晶ディスプレイなどの表示部10とを備えて構成される。
上述の従来の課題である熱源情報の伝達を行うには、2つの技術課題をクリアする必要がある。1つ目の技術課題として、どこが熱源であるのか、またどのくらいの熱源であるのかを判断する手段が必要となる。このために、本実施形態に係る電子回路のレイアウト作成装置では、被検査対象の電子回路に含まれる各回路ブロックのシミュレーションにより全素子の消費電力値を取り出し、消費電力の高い素子が熱源として選定する熱源位置算出部1と、熱源に該当するレイアウト上での素子の位置を割り出し、熱源のレベルと位置情報(以下、熱源情報という。)を記録する熱源相対位置算出部2を備えたことを特徴とする。
次いで、2つ目の技術課題を解決するために、他の電子回路のレイアウトを行う際、周辺に熱源があるのかどうか、どのレベルの熱源が相対的にどの位置に存在するのか、を明らかにし、情報を表示させるレイアウト熱源表示制御部3を備えたことを特徴としている。このために、本発明の実施形態では、該熱源情報と各電子回路の全体電子回路での配置情報を読み込み、レイアウト対象の電子回路に対しての相対位置を算出する熱源相対位置算出部2と、算出した位置(以下、熱源相対位置という。)や該熱源情報での熱源レベルをレイアウト編集画面に表示させるためのレイアウト熱源表示制御部3を備えたことを特徴としている。
このような構成手段を持つことで、例えば図4に示すように、レイアウト枠32で図示された回路ブロックB単体のレイアウト設計を開始する際、編集画面に熱源21の情報(消費電力及び位置)が表示されるため、複数の回路ブロックに分かれた構成であっても、どの回路ブロックのレイアウト時にも他の回路ブロックの熱源情報を伝えることができる。
図6は図5の電子回路のレイアウト作成装置によって実行されるレイアウト作成処理を示すフローチャートである。ここで、電子回路のレイアウト作成装置は、デジタル計算機などのコンピュータ及びそれに接続されたメモリにより構成される。また、図7は図5の電子回路のレイアウト作成装置によって作成される各素子の消費電力データの一例を示す図であり、図8は図5の電子回路のレイアウト作成装置によって作成される各素子のネットリストの一例を示す図であり、図9は図5の電子回路のレイアウト作成装置によって作成される熱源ローカル位置情報の一例を示す図である。以下、図5〜図9を参照して、本実施形態に係る電子回路のレイアウト作成装置の動作について説明する。
図6のステップS1において、熱源位置算出部1は、熱源を測定する回路ブロックのネットリストデータ(例えば、図8に示すように、回路ブロックAにおける各素子の記号と、その素子の配置位置とを含むデータである。)を回路ネットリストデータメモリ4から読み込むとともに、上記回路ブロックのネットリストデータに基づいて公知の回路シミュレーション方法(例えば、SPICE(Simulation Program with Integrated Circuit Emphasis)法、もしくは特許文献2又は3の回路シミュレーション方法など)を用いて得られたシミュレーション結果(例えば、回路ブロックAにおける各素子のノード電圧、各素子に流れる電流などを含むデータである。)を回路シミュレーション結果メモリ5から読み込み、熱源を特定するための熱源ローカル位置情報(例えば、図9に示すように、熱源の素子記号と、その消費電力、配置位置などを含む情報である。)を検索して熱源ローカル位置情報メモリ6に出力して格納する。
このように構成している理由は、回路ブロック中で熱源となりえるものは消費電力の高い素子と考えるため、回路ブロック中の各素子の消費電力を見積もるためにまず回路ブロックのシミュレーション結果を利用している。ここで、回路ブロックのシミュレーション結果には、各ノードの電圧、各素子の端子電流が全て記録されるため、その結果から、熱源位置算出部1は、熱源ローカル位置情報を出力する前に一旦、図7の例に示すような各素子の消費電力を各素子の電圧に流れる電流を乗算することにより内部で算出する。例えば予め1W以上の素子を熱源と解釈する場合、図7に示すように、素子I4が熱源として熱源位置算出部1によりまず特定して検索される。さらに、熱源位置算出部2は、回路ブロックのネットリストデータを回路ネットリストデータメモリ4から読み込むことで、上記熱源の素子I4のレイアウト上での位置を知ることができる。回路ネットリストデータメモリ4に格納された回路ネットリストデータは同じ回路ブロックのレイアウトデータから既知の技術にて抽出されたネットリストデータであるため、図8の例に示すように、各素子のレイアウト上での座標情報が入っている。この座標情報と図7の例に示す消費電力算出結果を元に、熱源位置算出部1は、熱源ローカル位置情報として、図9に示すような情報を出力する。すなわち、図9の熱源ローカル情報は、熱源の素子記号と、その消費電力、配置位置などを含む。
次いで、図6のステップS2において、熱源相対位置算出部2は、熱源ローカル位置情報メモリ6に格納された熱源ローカル位置情報を読み込むとともに、レイアウト初期段階に行うフロアプランで決定された各回路ブロックの位置情報である回路ブロック配置情報を回路ブロック配置情報メモリ7から読み込み、他の回路ブロック全てに対する相対位置情報で構成される熱源相対位置情報を熱源相対位置情報メモリ8に出力して格納する。
図10は図5の電子回路のレイアウト作成装置によって実行されるレイアウト作成処理のステップS2の処理の具体例を示す平面図である。
図10(a)において、熱源21の位置(x4,y4)は、回路ブロックAのレイアウト枠左下を基点とした座標であり、図9の例に示した熱源ローカル位置情報を読み込んだ際は、この値を示している。次に、熱源相対位置算出部2は、回路ブロック配置情報を回路ブロック配置情報メモリ7から読み込み、図10(b)に示す全体配置での熱源21の位置(x4b,y4b)に換算する。これにより全体の電子回路中での他の回路ブロックとの熱源の位置関係が分かるため、例えば回路ブロックB単体との位置関係は、図10(c)に示す相対位置(x4c,y4c)として換算する。具体的な熱源相対位置情報の例としては、図11の例に示すように全電子回路に対しての座標となる。
さらに、図6のステップS3において、レイアウト熱源表示制御部3は、ステップS2で格納された熱源相対位置情報を熱源相対位置情報メモリ8から読み込むとともに、上記回路ブロック配置情報を回路ブロック配置情報メモリ7から読み込み、入力部9を用いて指定された別の回路ブロックに対応する位置に熱源21のシンボルを表示する。例えば回路ブロックBのレイアウトを作成する場合、回路ブロックBをレイアウト指定として入力するが、レイアウト熱源表示制御部3は読み取った図11の例の熱源相対位置情報から、回路ブロックBに対応する熱源情報を取り出し、熱源21を示すシンボルの形で、例えば図4に示すように、表示部10上のレイアウトデータ編集画面に表示する。なお、実際にはこの後、図4の状態からレイアウト設計を始めることになる。
以上の実施形態においては、1つの熱源21を含む例について説明しているが、本発明はこれに限らず、複数の熱源を含む電子回路においても同様に繰り返してレイアウト処理を行うことにより実行してもよい。
以上詳述したように、本発明に係る電子回路のレイアウト作成装置及び方法によれば、電子回路全体のうち熱源を含む回路ブロックのネットリストデータと、そのシミュレーション結果データに基づいて、当該回路ブロック中に発生する熱源を特定して熱源位置を算出することが可能となるため、熱源の判断漏れが起こることはない。また、熱源相対位置算出手段により、上記算出した熱源位置情報とフロアプランによる全回路ブロックの配置情報から、各回路ブロックに影響を与える熱源の存在および相対位置を明確にすることが可能になるため、各回路ブロックのレイアウト時に、他の回路ブロックからの熱源に対する処置を行うための情報を入手することができる。さらに、レイアウト熱源表示制御手段により、上記算出した熱源の各回路ブロックに対する相対位置や熱源レベルの情報を元に、熱源のシンボルを回路ブロックの相対位置に表示させることが可能となるため、視覚的に熱源情報を伝達し、また熱源に対する素子のアングル決定や配置を容易に行うことができる。以上により、熱源の位置情報を考慮して、電子回路において最適な電気的特性を得るようにレイアウト設計を行うことができる電子回路のレイアウト作成装置及び方法を提供できる。
1…熱源位置算出部、
2…熱源相対位置算出部、
3…レイアウト熱源表示制御部、
4…回路ネットリストデータメモリ、
5…回路シミュレーション結果メモリ、
6…熱源ローカル位置情報メモリ、
7…回路ブロック配置情報メモリ、
8…熱源相対位置情報メモリ、
9…入力部、
10…表示部、
11,12…差動対素子、
21…熱源、
30…電子回路全体のレイアウト枠、
31…回路ブロックAのレイアウト枠、
32…回路ブロックBのレイアウト枠、
33…回路ブロックCのレイアウト枠、
A,B,C…回路ブロック。
特許第3954633号公報 特開2003−058593号公報 特開2006−113712号公報

Claims (2)

  1. 複数の回路ブロックと、少なくとも1つの熱源を含む電子回路のレイアウトを作成する電子回路のレイアウト作成装置において、
    第1の回路ブロックのネットリストを含む回路ネットリストデータと、上記回路ネットリストデータに基づいて回路シミュレーションを行った結果であるシミュレーション結果データとに基づいて、上記熱源を検索して熱源位置を算出する熱源位置算出手段と、
    上記算出された熱源位置と、予め入力されたフロアプランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出する熱源相対位置算出手段と、
    上記第1の回路ブロックとは異なる第2の回路ブロックのレイアウト作成時に、上記算出された熱源の相対位置に基づいて、上記熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御するレイアウト熱源表示制御手段とを備えたことを特徴とする電子回路のレイアウト作成装置。
  2. 複数の回路ブロックと、少なくとも1つの熱源を含む電子回路のレイアウトを作成する電子回路のレイアウト作成装置により実行される電子回路のレイアウト作成方法において、
    第1の回路ブロックのネットリストを含む回路ネットリストデータと、上記回路ネットリストデータに基づいて回路シミュレーションを行った結果であるシミュレーション結果データとに基づいて、上記熱源を検索して熱源位置を算出するステップと、
    上記算出された熱源位置と、予め入力されたフロアプランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出するステップと、
    上記第1の回路ブロックとは異なる第2の回路ブロックのレイアウト作成時に、上記算出された熱源の相対位置に基づいて、上記熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御するステップとを含むことを特徴とする電子回路のレイアウト作成方法。
JP2012024214A 2012-02-07 2012-02-07 電子回路のレイアウト作成装置及び方法 Active JP5910132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012024214A JP5910132B2 (ja) 2012-02-07 2012-02-07 電子回路のレイアウト作成装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012024214A JP5910132B2 (ja) 2012-02-07 2012-02-07 電子回路のレイアウト作成装置及び方法

Publications (2)

Publication Number Publication Date
JP2013161352A JP2013161352A (ja) 2013-08-19
JP5910132B2 true JP5910132B2 (ja) 2016-04-27

Family

ID=49173528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012024214A Active JP5910132B2 (ja) 2012-02-07 2012-02-07 電子回路のレイアウト作成装置及び方法

Country Status (1)

Country Link
JP (1) JP5910132B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015031343A (ja) 2013-08-02 2015-02-16 日本精工株式会社 ころ軸受及びころ軸受の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342455A (ja) * 1993-06-01 1994-12-13 Nec Corp 対話型部品配置方法
US6389582B1 (en) * 1995-12-21 2002-05-14 John Valainis Thermal driven placement
JP3671504B2 (ja) * 1996-03-05 2005-07-13 ヤマハ株式会社 半導体集積回路のレイアウト設計方法
JPH1185819A (ja) * 1997-09-02 1999-03-30 Matsushita Electric Ind Co Ltd 部品配置装置
JP4606280B2 (ja) * 2004-10-04 2011-01-05 シャープ株式会社 線状部品干渉検証装置及びその検証方法と線状部品干渉検証機能を備えた線状部品設計装置及びその設計方法
JP2008210858A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 半導体集積回路の設計方法、設計装置及びcadプログラム

Also Published As

Publication number Publication date
JP2013161352A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
KR101380881B1 (ko) 셀 라이브러리의 셀 분석 방법
JP2008250630A (ja) デカップリングセル配置方法及びデカップリングセル配置装置
US9721059B1 (en) Post-layout thermal-aware integrated circuit performance modeling
JP5910132B2 (ja) 電子回路のレイアウト作成装置及び方法
JP6233034B2 (ja) 基板解析プログラム、情報処理装置及び基板解析方法
JP2010134775A (ja) 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置
US8972910B1 (en) Routing method
US20130254729A1 (en) Device and method for checking signal transmission lines of pcb layout files
JP2009238129A (ja) 半導体集積回路配置プログラム及び方法
JP6349871B2 (ja) 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置
JP5402430B2 (ja) 設計方法
JP2008112388A (ja) Cadシステム
JP6324132B2 (ja) 回路図変更装置、方法、プログラム及び記録媒体
JP6569498B2 (ja) 電圧降下シミュレーションプログラム、情報処理装置、および電圧降下シミュレーション方法
JP6254365B2 (ja) 設計支援装置、設計支援方法および設計支援プログラム
JP6175289B2 (ja) ネット情報生成装置、及びプログラム
JP5644815B2 (ja) 電子図面生成装置、電子図面生成方法およびそのプログラム
US9202000B1 (en) Implementing designs of guard ring and fill structures from simple unit cells
JPH11175580A (ja) 集積回路設計装置
JP2006072938A (ja) プリント基板設計方法及びプリント基板設計装置
JP2009301130A (ja) プログラム、記録媒体及び回路図生成方法
JP2013161439A (ja) 電源配線設計支援方法、電源配線設計支援装置、電源配線設計支援プログラム、および記録媒体
JP2015026309A (ja) 回路基板モデル生成装置
JP2012118913A (ja) フロアプラン設計装置およびフロアプラン設計方法
JP2012164081A (ja) 中間コード検査システム、中間コード検査方法、及び中間コード検査プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160314

R151 Written notification of patent or utility model registration

Ref document number: 5910132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151