JP2013161352A - 電子回路のレイアウト作成装置及び方法 - Google Patents
電子回路のレイアウト作成装置及び方法 Download PDFInfo
- Publication number
- JP2013161352A JP2013161352A JP2012024214A JP2012024214A JP2013161352A JP 2013161352 A JP2013161352 A JP 2013161352A JP 2012024214 A JP2012024214 A JP 2012024214A JP 2012024214 A JP2012024214 A JP 2012024214A JP 2013161352 A JP2013161352 A JP 2013161352A
- Authority
- JP
- Japan
- Prior art keywords
- heat source
- circuit
- layout
- circuit block
- relative position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】第1の回路ブロックのネットリストを含む回路ネットリストデータと、回路ネットリストデータに基づいて回路シミュレーションを行った結果であるシミュレーション結果データとに基づいて、熱源を検索して熱源位置を算出する熱源位置算出部1と、算出された熱源位置と、予め入力されたフロアプランによる全回路ブロックの配置情報から、各回路ブロックからの熱源相対位置を算出する熱源相対位置算出部2と、第1の回路ブロックとは異なる第2の回路ブロックのレイアウト作成時に、算出された熱源相対位置に基づいて、熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御するレイアウト熱源表示制御部3とを備える。
【選択図】図5
Description
第1の回路ブロックのネットリストを含む回路ネットリストデータと、上記回路ネットリストデータに基づいて回路シミュレーションを行った結果であるシミュレーション結果データとに基づいて、上記熱源を検索して熱源位置を算出する熱源位置算出手段と、
上記算出された熱源位置と、予め入力されたフロアプランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出する熱源相対位置算出手段と、
上記第1の回路ブロックとは異なる第2の回路ブロックのレイアウト作成時に、上記算出された熱源の相対位置に基づいて、上記熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御するレイアウト熱源表示制御手段とを備えたことを特徴とする。
第1の回路ブロックのネットリストを含む回路ネットリストデータと、上記回路ネットリストデータに基づいて回路シミュレーションを行った結果であるシミュレーション結果データとに基づいて、上記熱源を検索して熱源位置を算出するステップと、
上記算出された熱源位置と、予め入力されたフロアプランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出するステップと、
上記第1の回路ブロックとは異なる第2の回路ブロックのレイアウト作成時に、上記算出された熱源の相対位置に基づいて、上記熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御するステップとを含むことを特徴とする。
(a)熱源位置算出部1と、
(b)熱源位置算出部1に接続された回路ネットリストデータメモリ4及び回路シミュレーション結果メモリ5と、
(c)熱源位置算出部1に接続された熱源ローカル位置情報メモリ6と、
(d)熱源ローカル位置情報メモリ6に接続された熱源相対位置算出部2と、
(e)熱源相対位置算出部2に接続された回路ブロック配置情報メモリ7と、
(d)熱源相対位置算出部2に接続された熱源相対位置情報メモリ8と、
(e)熱源相対位置情報メモリ8に接続されたレイアウト熱源表示制御部3と、
(f)レイアウト熱源表示制御部3に接続された、例えばキーボードなどの入力部9、及び例えば液晶ディスプレイなどの表示部10とを備えて構成される。
2…熱源相対位置算出部、
3…レイアウト熱源表示制御部、
4…回路ネットリストデータメモリ、
5…回路シミュレーション結果メモリ、
6…熱源ローカル位置情報メモリ、
7…回路ブロック配置情報メモリ、
8…熱源相対位置情報メモリ、
9…入力部、
10…表示部、
11,12…差動対素子、
21…熱源、
30…電子回路全体のレイアウト枠、
31…回路ブロックAのレイアウト枠、
32…回路ブロックBのレイアウト枠、
33…回路ブロックCのレイアウト枠、
A,B,C…回路ブロック。
Claims (2)
- 複数の回路ブロックと、少なくとも1つの熱源を含む電子回路のレイアウトを作成する電子回路のレイアウト作成装置において、
第1の回路ブロックのネットリストを含む回路ネットリストデータと、上記回路ネットリストデータに基づいて回路シミュレーションを行った結果であるシミュレーション結果データとに基づいて、上記熱源を検索して熱源位置を算出する熱源位置算出手段と、
上記算出された熱源位置と、予め入力されたフロアプランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出する熱源相対位置算出手段と、
上記第1の回路ブロックとは異なる第2の回路ブロックのレイアウト作成時に、上記算出された熱源の相対位置に基づいて、上記熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御するレイアウト熱源表示制御手段とを備えたことを特徴とする電子回路のレイアウト作成装置。 - 複数の回路ブロックと、少なくとも1つの熱源を含む電子回路のレイアウトを作成する電子回路のレイアウト作成装置により実行される電子回路のレイアウト作成方法において、
第1の回路ブロックのネットリストを含む回路ネットリストデータと、上記回路ネットリストデータに基づいて回路シミュレーションを行った結果であるシミュレーション結果データとに基づいて、上記熱源を検索して熱源位置を算出するステップと、
上記算出された熱源位置と、予め入力されたフロアプランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出するステップと、
上記第1の回路ブロックとは異なる第2の回路ブロックのレイアウト作成時に、上記算出された熱源の相対位置に基づいて、上記熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御するステップとを含むことを特徴とする電子回路のレイアウト作成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024214A JP5910132B2 (ja) | 2012-02-07 | 2012-02-07 | 電子回路のレイアウト作成装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024214A JP5910132B2 (ja) | 2012-02-07 | 2012-02-07 | 電子回路のレイアウト作成装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013161352A true JP2013161352A (ja) | 2013-08-19 |
JP5910132B2 JP5910132B2 (ja) | 2016-04-27 |
Family
ID=49173528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012024214A Active JP5910132B2 (ja) | 2012-02-07 | 2012-02-07 | 電子回路のレイアウト作成装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5910132B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE212014000166U1 (de) | 2013-08-02 | 2016-04-15 | Nsk Ltd. | Rollenlager |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06342455A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 対話型部品配置方法 |
JPH09246389A (ja) * | 1996-03-05 | 1997-09-19 | Yamaha Corp | 半導体集積回路のレイアウト設計方法 |
JPH1185819A (ja) * | 1997-09-02 | 1999-03-30 | Matsushita Electric Ind Co Ltd | 部品配置装置 |
US6389582B1 (en) * | 1995-12-21 | 2002-05-14 | John Valainis | Thermal driven placement |
JP2006134297A (ja) * | 2004-10-04 | 2006-05-25 | Sharp Corp | 線状部品干渉検証装置及びその検証方法と線状部品干渉検証機能を備えた線状部品設計装置及びその設計方法 |
JP2008210858A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体集積回路の設計方法、設計装置及びcadプログラム |
-
2012
- 2012-02-07 JP JP2012024214A patent/JP5910132B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06342455A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 対話型部品配置方法 |
US6389582B1 (en) * | 1995-12-21 | 2002-05-14 | John Valainis | Thermal driven placement |
JPH09246389A (ja) * | 1996-03-05 | 1997-09-19 | Yamaha Corp | 半導体集積回路のレイアウト設計方法 |
JPH1185819A (ja) * | 1997-09-02 | 1999-03-30 | Matsushita Electric Ind Co Ltd | 部品配置装置 |
JP2006134297A (ja) * | 2004-10-04 | 2006-05-25 | Sharp Corp | 線状部品干渉検証装置及びその検証方法と線状部品干渉検証機能を備えた線状部品設計装置及びその設計方法 |
JP2008210858A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体集積回路の設計方法、設計装置及びcadプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE212014000166U1 (de) | 2013-08-02 | 2016-04-15 | Nsk Ltd. | Rollenlager |
Also Published As
Publication number | Publication date |
---|---|
JP5910132B2 (ja) | 2016-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101380881B1 (ko) | 셀 라이브러리의 셀 분석 방법 | |
JP2008250630A (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
US9721059B1 (en) | Post-layout thermal-aware integrated circuit performance modeling | |
JP5910132B2 (ja) | 電子回路のレイアウト作成装置及び方法 | |
JP6233034B2 (ja) | 基板解析プログラム、情報処理装置及び基板解析方法 | |
JP2010134775A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置 | |
US20130254729A1 (en) | Device and method for checking signal transmission lines of pcb layout files | |
US8972910B1 (en) | Routing method | |
JP6349871B2 (ja) | 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置 | |
WO2012127784A1 (ja) | 半導体集積回路の電源配線レイアウト方法及び電源配線レイアウト装置 | |
Chen et al. | A layout-aware automatic sizing approach for retargeting analog integrated circuits | |
JP2016167235A (ja) | 表示装置及び半導体集積回路の設計方法 | |
JP2008112388A (ja) | Cadシステム | |
JP5402430B2 (ja) | 設計方法 | |
JP2009205202A (ja) | 機構部品の電気的導通解析方法と電気的導通解析装置 | |
JP6175289B2 (ja) | ネット情報生成装置、及びプログラム | |
JP6254365B2 (ja) | 設計支援装置、設計支援方法および設計支援プログラム | |
JP5644815B2 (ja) | 電子図面生成装置、電子図面生成方法およびそのプログラム | |
JP2016105234A (ja) | 自動設計 | |
JP2013161439A (ja) | 電源配線設計支援方法、電源配線設計支援装置、電源配線設計支援プログラム、および記録媒体 | |
JP2006072938A (ja) | プリント基板設計方法及びプリント基板設計装置 | |
JP2015026309A (ja) | 回路基板モデル生成装置 | |
JPH11175580A (ja) | 集積回路設計装置 | |
CN116186808A (zh) | 元器件的建模方法、装置、存储介质及计算机设备 | |
JP2009301130A (ja) | プログラム、記録媒体及び回路図生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150119 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160314 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5910132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |