JPH09246389A - 半導体集積回路のレイアウト設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 予め回路内部の消費電力を考慮したレイアウ
トを行うことが可能な半導体集積回路のレイアウト設計
方法を提供する。 【解決手段】 設計対象たる半導体集積回路の論理シミ
ュレーション（Ｓ４）を実行することにより、各要素毎
にトグル動作の回数を集計し、各要素についてのトグル
動作に基づいて、各要素の消費電力を予測する。そし
て、消費電力の予測結果に基づいて各要素を半導体基板
上にレイアウト（Ｓ５）する際の制約条件Ｃを決定す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
のレイアウト設計方法に関する。

【０００２】

【従来の技術】今日、コンピュータ技術を駆使した優れ
たＣＡＤ（Computer Aided Design）ツールが各種開発
されており、論理設計、レイアウト設計等といった半導
体集積回路の開発についても、必要な作業の殆どをこれ
らのＣＡＤツールを用いて行うことができるようになっ
ている。しかしながら、最近は、単に自動設計が可能な
だけのものに止まらず、質の高い自動設計が可能なＣＡ
Ｄツールが求められている。特にレイアウト設計の善し
悪しは、出来上がった半導体集積回路の動作速度、消費
電力等といった電気的性能を左右することとなるため、
最終的に出来上がってくる製品の品質を設計段階で作る
込むための検討が盛んに行われている。

【０００３】図２は、このような背景の下に提案された
自動設計システムのフローを示すものである。このシス
テムを利用して半導体集積回路を設計するに際し、設計
者は、機能記述情報と制約条件に関する情報を作成する
（ステップＳ１，Ｓ２）。ここで、機能記述情報とは、
設計すべき半導体集積回路の回路構成を定義した情報で
あり、回路を構成する各回路要素毎に、如何なるマクロ
（例えばＮＡＮＤゲート、ＮＯＲゲート等といった標準
部品の種類）を使用するか、また他の回路要素との間で
どのような配線を行うかを記述したリストである。ま
た、制約条件としては、半導体集積回路内部の動作タイ
ミングを所期のものとするのに必要な条件に関する情報
を作成する。例えば、信号の伝播遅延時間を所定範囲内
に収めなければならないクリティカルパスがある場合
は、当該クリティカルパス上の各構成要素および伝播遅
延時間の範囲等が制約条件に関する情報として作成され
る。

【０００４】このようにして作成された各情報はＣＡＤ
ツールに引き渡される。ここで、ＣＡＤツールには、各
マクロが行うべき論理演算の内容を定義した論理シミュ
レーション用ライブラリ、各マクロを構成するトランジ
スタ、配線パターン等のアートワーク情報（パターン寸
法、形状等の情報）を定義したレイアウト用ライブラリ
等、半導体集積回路の自動設計に必要な各種ライブラリ
が予め用意されている。そして、ＣＡＤツールにより、
これらの各種ライブラリが参照され、設計者によって作
成された上記機能記述情報および制約条件に従って自動
設計が開始される。

【０００５】まず、最初に論理合成と呼ばれる処理が行
われる（ステップＳ３）。この処理では、上記機能記述
情報、制約条件および論理シミュレーション用ライブラ
リに基づき、自動設計対象たる回路の論理回路としての
構造を定義したファイルが合成される。

【０００６】そして、このようにして得られたファイル
と機能確認用のテストパターン（半導体集積回路に対す
る入力波形とこの入力波形を与えた場合に半導体集積回
路から得られるべき応答波形を定義した時系列信号パタ
ーン）とを用いて論理シミュレーションが実行され、機
能記述情報によって定義された回路が所期の論理的機能
を発揮するか否かの確認が行われる（ステップＳ４）。

【０００７】この論理シミュレーションにおいて異常が
認められなかった場合には、レイアウト処理（ステップ
Ｓ５）へと進む。このレイアウト処理は、大きく分けて
２つの処理からなる。まず、第１の処理は、機能記述情
報中に現れる各マクロに対応したトランジスタ、配線パ
ターン等の集合体（以下、アートワークセルという。）
をチップ内に仮想的に配置する処理である。ここで、各
マクロに対応したアートワークセルは、レイアウト用ラ
イブラリ内の当該マクロに対応したアートワーク情報が
使用される。また、制約条件としてクリティカルパスの
指定がある場合には、当該クリティカルパス上の各要素
に対応した各アートワークセルを優先的に配置し、この
配置が完了した後に、他の優先度の低いアートワークセ
ルの配置を行う。そして、第２の処理は、チップ内に仮
想配置された各アートワークセル間を結ぶ信号線および
電力供給のための電源線、接地線等の配線パターンを生
成する処理である。信号線のための配線パターンは、上
記機能記述情報に従って自動生成される。

【０００８】レイアウト処理が終了すると、以下説明す
る消費電力シミュレーションが行われる（ステップＳ
６）。まず、レイアウトによって生成された電源線、接
地線の配線パターンの抵抗値が求められる。そして、半
導体集積回路を構成する各要素の消費電流が演算され、
各消費電流が各電源線、接地線に流れた場合に信頼性上
問題がないか否かが判断される。

【０００９】例えば、レイアウトの結果として、図３に
示すものが得られたとする。この例では、接地線Ｌ１に
対して要素Ｍ１，Ｍ２が接続され、接地線Ｌ２に対して
要素Ｍ３，Ｍ４，Ｍ５が接続されているが、各要素の消
費電流Ｉ１〜Ｉ５は接地線Ｌ１またはＬ２を経由して接
地端子用ボンディングパッドに流れることとなる。消費
電力シミュレーションにおいては、これらの各消費電流
Ｉ１〜Ｉ５が演算される。そして、例えば接地線Ｌ２に
流れる全消費電流が過大であり、このままではエレクト
ロマーグレーションが生じるおそれがあると判断された
場合には、レイアウト、論理シミュレーション等の前工
程に戻って再度設計が行われることとなる。一方、各接
地線を流れる電流が配線幅等に基づいて定められた許容
値の範囲内である場合は、レイアウトの結果がそのまま
使用され、マスクが製作され、半導体集積回路のＥＳ
（エンジニアリングサンプル）の試作が行われる（ステ
ップＳ７）。そして、ＥＳの電気的特性の評価が行わ
れ、満足できる結果が得られた場合はこれを以て開発が
終了する。また、評価において所期の結果が得られなか
った場合には、再度設計をやり直すこととなる。

【００１０】

【発明が解決しようとする課題】以上説明したように、
従来の自動設計システムにおいては、予め制約条件を設
定しておくことにより、クリティカルパスの問題等、回
路内部の動作タイミングを考慮したレイアウト設計を行
うことが可能であった。しかし、半導体集積回路内の各
部に流れる電流の大きさは、回路を構成する各要素の配
置とこれらに対する配線系統が決まらないと求めること
ができないため、上述のようにレイアウト設計の終了後
に確認を行っているのが現状である。このため、レイア
ウト設計のやり直しとなることが多く、開発コストが嵩
むという問題があった。また、半導体集積回路を構成す
る各要素の消費電流を予め把握することが可能な場合に
は、上述のようにＥＳを試作する前にレイアウト設計の
やり直し等の措置を採ることができるが、実際問題とし
て、大規模な回路を構成する各要素について消費電流を
事前に把握するのは至難の業である。このため、半導体
集積回路が消費電流または消費電力に関する問題は、実
際にＥＳを試作し評価した時点で顕在化することが多か
った。

【００１１】この発明は以上説明した事情に鑑みてなさ
れたものであり、予め回路内部の消費電力を考慮したレ
イアウトを行うことが可能な半導体集積回路のレイアウ
ト設計方法を提供するものである。

【００１２】

【課題を解決するための手段】この発明は、設計対象た
る半導体集積回路の論理シミュレーションを実行するこ
とにより、該半導体集積回路を構成する各回路要素毎に
トグル動作の回数を集計し、前記各要素についてのトグ
ル動作に基づいて、各回路要素の消費電力を予測し、前
記消費電力の予測結果に基づいて前記各回路要素を半導
体基板上にレイアウトする際の制約条件を決定すること
を特徴とする半導体集積回路のレイアウト設計方法を要
旨とする。

【００１３】上記発明によれば、半導体集積回路を構成
する各回路要素について、実際の動作時における消費電
力の予測値として信頼性の高いものを得ることができ、
この予測値に従って各回路要素の消費電力を考慮した最
適なレイアウト設計を行うことができる。

【００１４】

【発明の実施の形態】以下、本発明を更に理解しやすく
するため、実施の形態について説明する。かかる実施の
形態は、本発明の一態様を示すものであり、この発明を
限定するものではなく、本発明の範囲で任意に変更可能
である。

【００１５】図１はこの発明の実施の一形態であるレイ
アウト設計方法を実施するための自動設計システムのフ
ローを示すものである。なお、本実施の形態の特徴はレ
イアウト設計の段階までの部分にあり、レイアウト設計
より後の部分は前掲図２に示したものと変わるところが
ないので図示を省略した。

【００１６】本実施の形態の特徴は以下の２点にある。 （１）本実施の形態においては、論理シミュレーション
（ステップＳ４）の際に設計対象たる半導体集積回路を
構成する各回路要素の消費電力を予測する。

【００１７】ａ．まず、消費電力の予測を可能にするた
め、各マクロ毎に単位周波数における消費電力を定義し
た消費電力ライブラリを予め用意しておく。ここで、消
費電力の値は、半導体集積回路を製造する際の製造プロ
セス、半導体集積回路を動作させる際の電源電圧、使用
温度等の種々の条件によって異なってくる。従って、消
費電力ライブラリは、これらの各条件毎に各マクロの消
費電力を定義したテーブル形式のものとするか、あるい
は各条件毎に消費電力ライブラリを用意しておき、所望
の条件に合致する情報を適宜選択して使用できるように
しておくと便利である。なお、一般的に消費電力は、各
マクロに対する入力信号波形の立上り時間、立下り時間
等の影響を受ける。従って、タイミングシミュレーショ
ン等により求めたものを使用することが好ましい。

【００１８】ｂ．そして、ＣＡＤツールの論理シミュレ
ータによって論理シミュレーションの実行をする際に、
半導体集積回路の各回路要素毎にトグル動作（当該要素
の出力信号の“１”／“０”が反転する動作）の回数を
計数する。そして、論理シミュレーションが終了した
後、各要素毎に、当該回路要素のトグル動作の回数と、
上記消費電力ライブラリに定義された当該回路要素に対
応したマクロの消費電力とを乗算する。そして、この乗
算結果と、半導体集積回路の実際の動作周波数等の使用
条件に基づいて、各要素の消費電力の予測値を求める。

【００１９】（２）本実施の形態においては、上記各要
素の消費電力の予測値に基づき、半導体集積回路のレイ
アウトに関して制約条件Ｃを設定し、この制約条件に従
ってレイアウトを行う（ステップＳ５）。具体的には以
下のような制約条件を発生する。

【００２０】ａ．半導体集積回路全体としての消費電力
を求め、これに基づいて、チップ内に設ける電源線、接
地線の本数、各々の幅を決定し、制約条件として設定す
る。この全体的なレイアウトに関連した制約条件を設定
した後、以下のｂ〜ｄに挙げる各回路要素の配置等に関
連した制約条件を設定する。

【００２１】ｂ．チップ中央部は放熱性がよくないの
で、消費電力の大きな要素が集中しないようにする必要
がある。そこで、消費電力の予測値の大きい要素に関し
ては、チップの周辺部へ配置位置を強制する旨の制約条
件あるいは周辺部へ優先的に配置されるようにする旨の
制約条件を設定する。

【００２２】ｃ．消費電力の大きな要素が多数ある場合
には、それらが１ヵ所に集中しないようにする必要があ
る。そこで、これらの要素に関しては、相互に離して配
置すべき旨の制約条件を設定する。

【００２３】ｄ．消費電力の大きな要素が共通の電源
線、接地線に接続されていると、当該電源線、接地線に
おいてエレクトロマイグレーションが発生するおそれが
ある。そこで、これらの要素に関しては、各々別個の電
源線、接地線に割り当てるべき旨の制約条件あるいは必
要な場合には電源線、接地線の幅を所定値以上にすべき
旨の制約条件を設定する。

【００２４】

【発明の効果】以上説明したように、本発明において
は、論理シミュレーションの段階で半導体集積回路を構
成する各要素の消費電力を予測し、この予測結果を考慮
した制約条件を設定してレイアウト設計を行うので、レ
イアウト設計以降において消費電力上の問題が顕在化す
るといった事態を回避することができるという効果があ
る。

【図面の簡単な説明】

【図１】 この発明によるレイアウト設計方法を実施す
るための自動設計システムの実施の形態を示す図であ
る。

【図２】 従来の自動設計システムの実施の形態を示す
図である。

【図３】 従来行っていたレイアウト設計結果の良否の
判定を説明する図である。

【符号の説明】

Ｓ１……機能記述作成、Ｓ２……制約条件設定、Ｓ３…
…論理合成処理、Ｓ４……論理シミュレーション、Ｓ５
……レイアウト処理、Ｃ……消費電力を考慮した制約条
件。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 設計対象たる半導体集積回路の論理シミ
   ュレーションを実行することにより、該半導体集積回路
   を構成する各回路要素毎にトグル動作の回数を集計し、 前記各回路要素についてのトグル動作に基づいて、各回
   路要素の消費電力を予測し、 前記消費電力の予測結果に基づいて前記各回路要素を半
   導体基板上にレイアウトする際の制約条件を決定するこ
   とを特徴とする半導体集積回路のレイアウト設計方法。