JP3671504B2 - 半導体集積回路のレイアウト設計方法 - Google Patents
半導体集積回路のレイアウト設計方法 Download PDFInfo
- Publication number
- JP3671504B2 JP3671504B2 JP04774096A JP4774096A JP3671504B2 JP 3671504 B2 JP3671504 B2 JP 3671504B2 JP 04774096 A JP04774096 A JP 04774096A JP 4774096 A JP4774096 A JP 4774096A JP 3671504 B2 JP3671504 B2 JP 3671504B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- power consumption
- circuit
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路のレイアウト設計方法に関する。
【０００２】
【従来の技術】
今日、コンピュータ技術を駆使した優れたＣＡＤ（Computer Aided Design）ツールが各種開発されており、論理設計、レイアウト設計等といった半導体集積回路の開発についても、必要な作業の殆どをこれらのＣＡＤツールを用いて行うことができるようになっている。しかしながら、最近は、単に自動設計が可能なだけのものに止まらず、質の高い自動設計が可能なＣＡＤツールが求められている。特にレイアウト設計の善し悪しは、出来上がった半導体集積回路の動作速度、消費電力等といった電気的性能を左右することとなるため、最終的に出来上がってくる製品の品質を設計段階で作る込むための検討が盛んに行われている。
【０００３】
図２は、このような背景の下に提案された自動設計システムのフローを示すものである。このシステムを利用して半導体集積回路を設計するに際し、設計者は、機能記述情報と制約条件に関する情報を作成する（ステップＳ１，Ｓ２）。ここで、機能記述情報とは、設計すべき半導体集積回路の回路構成を定義した情報であり、回路を構成する各回路要素毎に、如何なるマクロ（例えばＮＡＮＤゲート、ＮＯＲゲート等といった標準部品の種類）を使用するか、また他の回路要素との間でどのような配線を行うかを記述したリストである。また、制約条件としては、半導体集積回路内部の動作タイミングを所期のものとするのに必要な条件に関する情報を作成する。例えば、信号の伝播遅延時間を所定範囲内に収めなければならないクリティカルパスがある場合は、当該クリティカルパス上の各構成要素および伝播遅延時間の範囲等が制約条件に関する情報として作成される。
【０００４】
このようにして作成された各情報はＣＡＤツールに引き渡される。ここで、ＣＡＤツールには、各マクロが行うべき論理演算の内容を定義した論理シミュレーション用ライブラリ、各マクロを構成するトランジスタ、配線パターン等のアートワーク情報（パターン寸法、形状等の情報）を定義したレイアウト用ライブラリ等、半導体集積回路の自動設計に必要な各種ライブラリが予め用意されている。そして、ＣＡＤツールにより、これらの各種ライブラリが参照され、設計者によって作成された上記機能記述情報および制約条件に従って自動設計が開始される。
【０００５】
まず、最初に論理合成と呼ばれる処理が行われる（ステップＳ３）。この処理では、上記機能記述情報、制約条件および論理シミュレーション用ライブラリに基づき、自動設計対象たる回路の論理回路としての構造を定義したファイルが合成される。
【０００６】
そして、このようにして得られたファイルと機能確認用のテストパターン（半導体集積回路に対する入力波形とこの入力波形を与えた場合に半導体集積回路から得られるべき応答波形を定義した時系列信号パターン）とを用いて論理シミュレーションが実行され、機能記述情報によって定義された回路が所期の論理的機能を発揮するか否かの確認が行われる（ステップＳ４）。
【０００７】
この論理シミュレーションにおいて異常が認められなかった場合には、レイアウト処理（ステップＳ５）へと進む。このレイアウト処理は、大きく分けて２つの処理からなる。まず、第１の処理は、機能記述情報中に現れる各マクロに対応したトランジスタ、配線パターン等の集合体（以下、アートワークセルという。）をチップ内に仮想的に配置する処理である。ここで、各マクロに対応したアートワークセルは、レイアウト用ライブラリ内の当該マクロに対応したアートワーク情報が使用される。また、制約条件としてクリティカルパスの指定がある場合には、当該クリティカルパス上の各要素に対応した各アートワークセルを優先的に配置し、この配置が完了した後に、他の優先度の低いアートワークセルの配置を行う。そして、第２の処理は、チップ内に仮想配置された各アートワークセル間を結ぶ信号線および電力供給のための電源線、接地線等の配線パターンを生成する処理である。信号線のための配線パターンは、上記機能記述情報に従って自動生成される。
【０００８】
レイアウト処理が終了すると、以下説明する消費電力シミュレーションが行われる（ステップＳ６）。まず、レイアウトによって生成された電源線、接地線の配線パターンの抵抗値が求められる。そして、半導体集積回路を構成する各要素の消費電流が演算され、各消費電流が各電源線、接地線に流れた場合に信頼性上問題がないか否かが判断される。
【０００９】
例えば、レイアウトの結果として、図３に示すものが得られたとする。この例では、接地線Ｌ１に対して要素Ｍ１，Ｍ２が接続され、接地線Ｌ２に対して要素Ｍ３，Ｍ４，Ｍ５が接続されているが、各要素の消費電流Ｉ１〜Ｉ５は接地線Ｌ１またはＬ２を経由して接地端子用ボンディングパッドに流れることとなる。消費電力シミュレーションにおいては、これらの各消費電流Ｉ１〜Ｉ５が演算される。そして、例えば接地線Ｌ２に流れる全消費電流が過大であり、このままではエレクトロマーグレーションが生じるおそれがあると判断された場合には、レイアウト、論理シミュレーション等の前工程に戻って再度設計が行われることとなる。一方、各接地線を流れる電流が配線幅等に基づいて定められた許容値の範囲内である場合は、レイアウトの結果がそのまま使用され、マスクが製作され、半導体集積回路のＥＳ（エンジニアリングサンプル）の試作が行われる（ステップＳ７）。そして、ＥＳの電気的特性の評価が行われ、満足できる結果が得られた場合はこれを以て開発が終了する。また、評価において所期の結果が得られなかった場合には、再度設計をやり直すこととなる。
【００１０】
【発明が解決しようとする課題】
以上説明したように、従来の自動設計システムにおいては、予め制約条件を設定しておくことにより、クリティカルパスの問題等、回路内部の動作タイミングを考慮したレイアウト設計を行うことが可能であった。しかし、半導体集積回路内の各部に流れる電流の大きさは、回路を構成する各要素の配置とこれらに対する配線系統が決まらないと求めることができないため、上述のようにレイアウト設計の終了後に確認を行っているのが現状である。このため、レイアウト設計のやり直しとなることが多く、開発コストが嵩むという問題があった。また、半導体集積回路を構成する各要素の消費電流を予め把握することが可能な場合には、上述のようにＥＳを試作する前にレイアウト設計のやり直し等の措置を採ることができるが、実際問題として、大規模な回路を構成する各要素について消費電流を事前に把握するのは至難の業である。このため、半導体集積回路が消費電流または消費電力に関する問題は、実際にＥＳを試作し評価した時点で顕在化することが多かった。
【００１１】
この発明は以上説明した事情に鑑みてなされたものであり、予め回路内部の消費電力を考慮したレイアウトを行うことが可能な半導体集積回路のレイアウト設計方法を提供するものである。
【００１２】
【課題を解決するための手段】
この発明は、半導体基板上における各回路要素の配置を決定するレイアウト決定段階の前段階であって、設計すべき半導体集積回路の回路構成を定義した機能記述情報に基づいて半導体集積回路が所期の論理的機能を発揮するか否かの確認を行う論理シミュレーションの実行段階において、前記半導体集積回路を構成する各回路要素毎にトグル動作の回数を集計する集計過程と、前記トグル動作の回数の集計結果に基づいて前記各回路要素の消費電力を予測する過程と、前記消費電力の予測結果に基づいて、前記レイアウト決定段階において課すべき制約条件を決定する過程とを有することを特徴とする半導体集積回路のレイアウト設計方法を要旨とする。
ここで、好ましい態様において、前記制約条件は、前記各回路要素のうち消費電力の予測値の大きい回路要素に関しては、チップの周辺部へ配置される旨を規定したものである。別の好ましい態様において、前記制約条件は、前記各回路要素のうち消費電力の大きな回路要素に関しては、相互に離して配置される旨を規定したものである。さらに別の好ましい態様において、前記制約条件は、前記各回路要素のうち消費電力の大きな回路要素に関しては、各々別個の電源線および接地線、または所定値以上の幅の電源線および接地線が割り当てられる旨を規定したものである。更に別の好ましい態様においては、前記半導体集積回路全体の消費電力を算出し、該算出した消費電力に基づいて、前記半導体集積回路に設けるべき電源線および接地線の数と当該電源線および当該接地線の各々の幅とを決定する過程を更に有する。
【００１３】
上記発明によれば、半導体集積回路を構成する各回路要素について、実際の動作時における消費電力の予測値として信頼性の高いものを得ることができ、この予測値に従って各回路要素の消費電力を考慮した最適なレイアウト設計を行うことができる。
【００１４】
【発明の実施の形態】
以下、本発明を更に理解しやすくするため、実施の形態について説明する。
かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲で任意に変更可能である。
【００１５】
図１はこの発明の実施の一形態であるレイアウト設計方法を実施するための自動設計システムのフローを示すものである。なお、本実施の形態の特徴はレイアウト設計の段階までの部分にあり、レイアウト設計より後の部分は前掲図２に示したものと変わるところがないので図示を省略した。
【００１６】
本実施の形態の特徴は以下の２点にある。
（１）本実施の形態においては、論理シミュレーション（ステップＳ４）の際に設計対象たる半導体集積回路を構成する各回路要素の消費電力を予測する。
【００１７】
ａ．まず、消費電力の予測を可能にするため、各マクロ毎に単位周波数における消費電力を定義した消費電力ライブラリを予め用意しておく。ここで、消費電力の値は、半導体集積回路を製造する際の製造プロセス、半導体集積回路を動作させる際の電源電圧、使用温度等の種々の条件によって異なってくる。従って、消費電力ライブラリは、これらの各条件毎に各マクロの消費電力を定義したテーブル形式のものとするか、あるいは各条件毎に消費電力ライブラリを用意しておき、所望の条件に合致する情報を適宜選択して使用できるようにしておくと便利である。なお、一般的に消費電力は、各マクロに対する入力信号波形の立上り時間、立下り時間等の影響を受ける。従って、タイミングシミュレーション等により求めたものを使用することが好ましい。
【００１８】
ｂ．そして、ＣＡＤツールの論理シミュレータによって論理シミュレーションの実行をする際に、半導体集積回路の各回路要素毎にトグル動作（当該要素の出力信号の“１”／“０”が反転する動作）の回数を計数する。そして、論理シミュレーションが終了した後、各要素毎に、当該回路要素のトグル動作の回数と、上記消費電力ライブラリに定義された当該回路要素に対応したマクロの消費電力とを乗算する。そして、この乗算結果と、半導体集積回路の実際の動作周波数等の使用条件に基づいて、各要素の消費電力の予測値を求める。
【００１９】
（２）本実施の形態においては、上記各要素の消費電力の予測値に基づき、半導体集積回路のレイアウトに関して制約条件Ｃを設定し、この制約条件に従ってレイアウトを行う（ステップＳ５）。具体的には以下のような制約条件を発生する。
【００２０】
ａ．半導体集積回路全体としての消費電力を求め、これに基づいて、チップ内に設ける電源線、接地線の本数、各々の幅を決定し、制約条件として設定する。この全体的なレイアウトに関連した制約条件を設定した後、以下のｂ〜ｄに挙げる各回路要素の配置等に関連した制約条件を設定する。
【００２１】
ｂ．チップ中央部は放熱性がよくないので、消費電力の大きな要素が集中しないようにする必要がある。そこで、消費電力の予測値の大きい要素に関しては、チップの周辺部へ配置位置を強制する旨の制約条件あるいは周辺部へ優先的に配置されるようにする旨の制約条件を設定する。
【００２２】
ｃ．消費電力の大きな要素が多数ある場合には、それらが１ヵ所に集中しないようにする必要がある。そこで、これらの要素に関しては、相互に離して配置すべき旨の制約条件を設定する。
【００２３】
ｄ．消費電力の大きな要素が共通の電源線、接地線に接続されていると、当該電源線、接地線においてエレクトロマイグレーションが発生するおそれがある。そこで、これらの要素に関しては、各々別個の電源線、接地線に割り当てるべき旨の制約条件あるいは必要な場合には電源線、接地線の幅を所定値以上にすべき旨の制約条件を設定する。
【００２４】
【発明の効果】
以上説明したように、本発明においては、論理シミュレーションの段階で半導体集積回路を構成する各要素の消費電力を予測し、この予測結果を考慮した制約条件を設定してレイアウト設計を行うので、レイアウト設計以降において消費電力上の問題が顕在化するといった事態を回避することができるという効果がある。
【図面の簡単な説明】
【図１】 この発明によるレイアウト設計方法を実施するための自動設計システムの実施の形態を示す図である。
【図２】 従来の自動設計システムの実施の形態を示す図である。
【図３】 従来行っていたレイアウト設計結果の良否の判定を説明する図である。
【符号の説明】
Ｓ１……機能記述作成、Ｓ２……制約条件設定、Ｓ３……論理合成処理、
Ｓ４……論理シミュレーション、Ｓ５……レイアウト処理、
Ｃ……消費電力を考慮した制約条件。
【発明の属する技術分野】
この発明は、半導体集積回路のレイアウト設計方法に関する。
【０００２】
【従来の技術】
今日、コンピュータ技術を駆使した優れたＣＡＤ（Computer Aided Design）ツールが各種開発されており、論理設計、レイアウト設計等といった半導体集積回路の開発についても、必要な作業の殆どをこれらのＣＡＤツールを用いて行うことができるようになっている。しかしながら、最近は、単に自動設計が可能なだけのものに止まらず、質の高い自動設計が可能なＣＡＤツールが求められている。特にレイアウト設計の善し悪しは、出来上がった半導体集積回路の動作速度、消費電力等といった電気的性能を左右することとなるため、最終的に出来上がってくる製品の品質を設計段階で作る込むための検討が盛んに行われている。
【０００３】
図２は、このような背景の下に提案された自動設計システムのフローを示すものである。このシステムを利用して半導体集積回路を設計するに際し、設計者は、機能記述情報と制約条件に関する情報を作成する（ステップＳ１，Ｓ２）。ここで、機能記述情報とは、設計すべき半導体集積回路の回路構成を定義した情報であり、回路を構成する各回路要素毎に、如何なるマクロ（例えばＮＡＮＤゲート、ＮＯＲゲート等といった標準部品の種類）を使用するか、また他の回路要素との間でどのような配線を行うかを記述したリストである。また、制約条件としては、半導体集積回路内部の動作タイミングを所期のものとするのに必要な条件に関する情報を作成する。例えば、信号の伝播遅延時間を所定範囲内に収めなければならないクリティカルパスがある場合は、当該クリティカルパス上の各構成要素および伝播遅延時間の範囲等が制約条件に関する情報として作成される。
【０００４】
このようにして作成された各情報はＣＡＤツールに引き渡される。ここで、ＣＡＤツールには、各マクロが行うべき論理演算の内容を定義した論理シミュレーション用ライブラリ、各マクロを構成するトランジスタ、配線パターン等のアートワーク情報（パターン寸法、形状等の情報）を定義したレイアウト用ライブラリ等、半導体集積回路の自動設計に必要な各種ライブラリが予め用意されている。そして、ＣＡＤツールにより、これらの各種ライブラリが参照され、設計者によって作成された上記機能記述情報および制約条件に従って自動設計が開始される。
【０００５】
まず、最初に論理合成と呼ばれる処理が行われる（ステップＳ３）。この処理では、上記機能記述情報、制約条件および論理シミュレーション用ライブラリに基づき、自動設計対象たる回路の論理回路としての構造を定義したファイルが合成される。
【０００６】
そして、このようにして得られたファイルと機能確認用のテストパターン（半導体集積回路に対する入力波形とこの入力波形を与えた場合に半導体集積回路から得られるべき応答波形を定義した時系列信号パターン）とを用いて論理シミュレーションが実行され、機能記述情報によって定義された回路が所期の論理的機能を発揮するか否かの確認が行われる（ステップＳ４）。
【０００７】
この論理シミュレーションにおいて異常が認められなかった場合には、レイアウト処理（ステップＳ５）へと進む。このレイアウト処理は、大きく分けて２つの処理からなる。まず、第１の処理は、機能記述情報中に現れる各マクロに対応したトランジスタ、配線パターン等の集合体（以下、アートワークセルという。）をチップ内に仮想的に配置する処理である。ここで、各マクロに対応したアートワークセルは、レイアウト用ライブラリ内の当該マクロに対応したアートワーク情報が使用される。また、制約条件としてクリティカルパスの指定がある場合には、当該クリティカルパス上の各要素に対応した各アートワークセルを優先的に配置し、この配置が完了した後に、他の優先度の低いアートワークセルの配置を行う。そして、第２の処理は、チップ内に仮想配置された各アートワークセル間を結ぶ信号線および電力供給のための電源線、接地線等の配線パターンを生成する処理である。信号線のための配線パターンは、上記機能記述情報に従って自動生成される。
【０００８】
レイアウト処理が終了すると、以下説明する消費電力シミュレーションが行われる（ステップＳ６）。まず、レイアウトによって生成された電源線、接地線の配線パターンの抵抗値が求められる。そして、半導体集積回路を構成する各要素の消費電流が演算され、各消費電流が各電源線、接地線に流れた場合に信頼性上問題がないか否かが判断される。
【０００９】
例えば、レイアウトの結果として、図３に示すものが得られたとする。この例では、接地線Ｌ１に対して要素Ｍ１，Ｍ２が接続され、接地線Ｌ２に対して要素Ｍ３，Ｍ４，Ｍ５が接続されているが、各要素の消費電流Ｉ１〜Ｉ５は接地線Ｌ１またはＬ２を経由して接地端子用ボンディングパッドに流れることとなる。消費電力シミュレーションにおいては、これらの各消費電流Ｉ１〜Ｉ５が演算される。そして、例えば接地線Ｌ２に流れる全消費電流が過大であり、このままではエレクトロマーグレーションが生じるおそれがあると判断された場合には、レイアウト、論理シミュレーション等の前工程に戻って再度設計が行われることとなる。一方、各接地線を流れる電流が配線幅等に基づいて定められた許容値の範囲内である場合は、レイアウトの結果がそのまま使用され、マスクが製作され、半導体集積回路のＥＳ（エンジニアリングサンプル）の試作が行われる（ステップＳ７）。そして、ＥＳの電気的特性の評価が行われ、満足できる結果が得られた場合はこれを以て開発が終了する。また、評価において所期の結果が得られなかった場合には、再度設計をやり直すこととなる。
【００１０】
【発明が解決しようとする課題】
以上説明したように、従来の自動設計システムにおいては、予め制約条件を設定しておくことにより、クリティカルパスの問題等、回路内部の動作タイミングを考慮したレイアウト設計を行うことが可能であった。しかし、半導体集積回路内の各部に流れる電流の大きさは、回路を構成する各要素の配置とこれらに対する配線系統が決まらないと求めることができないため、上述のようにレイアウト設計の終了後に確認を行っているのが現状である。このため、レイアウト設計のやり直しとなることが多く、開発コストが嵩むという問題があった。また、半導体集積回路を構成する各要素の消費電流を予め把握することが可能な場合には、上述のようにＥＳを試作する前にレイアウト設計のやり直し等の措置を採ることができるが、実際問題として、大規模な回路を構成する各要素について消費電流を事前に把握するのは至難の業である。このため、半導体集積回路が消費電流または消費電力に関する問題は、実際にＥＳを試作し評価した時点で顕在化することが多かった。
【００１１】
この発明は以上説明した事情に鑑みてなされたものであり、予め回路内部の消費電力を考慮したレイアウトを行うことが可能な半導体集積回路のレイアウト設計方法を提供するものである。
【００１２】
【課題を解決するための手段】
この発明は、半導体基板上における各回路要素の配置を決定するレイアウト決定段階の前段階であって、設計すべき半導体集積回路の回路構成を定義した機能記述情報に基づいて半導体集積回路が所期の論理的機能を発揮するか否かの確認を行う論理シミュレーションの実行段階において、前記半導体集積回路を構成する各回路要素毎にトグル動作の回数を集計する集計過程と、前記トグル動作の回数の集計結果に基づいて前記各回路要素の消費電力を予測する過程と、前記消費電力の予測結果に基づいて、前記レイアウト決定段階において課すべき制約条件を決定する過程とを有することを特徴とする半導体集積回路のレイアウト設計方法を要旨とする。
ここで、好ましい態様において、前記制約条件は、前記各回路要素のうち消費電力の予測値の大きい回路要素に関しては、チップの周辺部へ配置される旨を規定したものである。別の好ましい態様において、前記制約条件は、前記各回路要素のうち消費電力の大きな回路要素に関しては、相互に離して配置される旨を規定したものである。さらに別の好ましい態様において、前記制約条件は、前記各回路要素のうち消費電力の大きな回路要素に関しては、各々別個の電源線および接地線、または所定値以上の幅の電源線および接地線が割り当てられる旨を規定したものである。更に別の好ましい態様においては、前記半導体集積回路全体の消費電力を算出し、該算出した消費電力に基づいて、前記半導体集積回路に設けるべき電源線および接地線の数と当該電源線および当該接地線の各々の幅とを決定する過程を更に有する。
【００１３】
上記発明によれば、半導体集積回路を構成する各回路要素について、実際の動作時における消費電力の予測値として信頼性の高いものを得ることができ、この予測値に従って各回路要素の消費電力を考慮した最適なレイアウト設計を行うことができる。
【００１４】
【発明の実施の形態】
以下、本発明を更に理解しやすくするため、実施の形態について説明する。
かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲で任意に変更可能である。
【００１５】
図１はこの発明の実施の一形態であるレイアウト設計方法を実施するための自動設計システムのフローを示すものである。なお、本実施の形態の特徴はレイアウト設計の段階までの部分にあり、レイアウト設計より後の部分は前掲図２に示したものと変わるところがないので図示を省略した。
【００１６】
本実施の形態の特徴は以下の２点にある。
（１）本実施の形態においては、論理シミュレーション（ステップＳ４）の際に設計対象たる半導体集積回路を構成する各回路要素の消費電力を予測する。
【００１７】
ａ．まず、消費電力の予測を可能にするため、各マクロ毎に単位周波数における消費電力を定義した消費電力ライブラリを予め用意しておく。ここで、消費電力の値は、半導体集積回路を製造する際の製造プロセス、半導体集積回路を動作させる際の電源電圧、使用温度等の種々の条件によって異なってくる。従って、消費電力ライブラリは、これらの各条件毎に各マクロの消費電力を定義したテーブル形式のものとするか、あるいは各条件毎に消費電力ライブラリを用意しておき、所望の条件に合致する情報を適宜選択して使用できるようにしておくと便利である。なお、一般的に消費電力は、各マクロに対する入力信号波形の立上り時間、立下り時間等の影響を受ける。従って、タイミングシミュレーション等により求めたものを使用することが好ましい。
【００１８】
ｂ．そして、ＣＡＤツールの論理シミュレータによって論理シミュレーションの実行をする際に、半導体集積回路の各回路要素毎にトグル動作（当該要素の出力信号の“１”／“０”が反転する動作）の回数を計数する。そして、論理シミュレーションが終了した後、各要素毎に、当該回路要素のトグル動作の回数と、上記消費電力ライブラリに定義された当該回路要素に対応したマクロの消費電力とを乗算する。そして、この乗算結果と、半導体集積回路の実際の動作周波数等の使用条件に基づいて、各要素の消費電力の予測値を求める。
【００１９】
（２）本実施の形態においては、上記各要素の消費電力の予測値に基づき、半導体集積回路のレイアウトに関して制約条件Ｃを設定し、この制約条件に従ってレイアウトを行う（ステップＳ５）。具体的には以下のような制約条件を発生する。
【００２０】
ａ．半導体集積回路全体としての消費電力を求め、これに基づいて、チップ内に設ける電源線、接地線の本数、各々の幅を決定し、制約条件として設定する。この全体的なレイアウトに関連した制約条件を設定した後、以下のｂ〜ｄに挙げる各回路要素の配置等に関連した制約条件を設定する。
【００２１】
ｂ．チップ中央部は放熱性がよくないので、消費電力の大きな要素が集中しないようにする必要がある。そこで、消費電力の予測値の大きい要素に関しては、チップの周辺部へ配置位置を強制する旨の制約条件あるいは周辺部へ優先的に配置されるようにする旨の制約条件を設定する。
【００２２】
ｃ．消費電力の大きな要素が多数ある場合には、それらが１ヵ所に集中しないようにする必要がある。そこで、これらの要素に関しては、相互に離して配置すべき旨の制約条件を設定する。
【００２３】
ｄ．消費電力の大きな要素が共通の電源線、接地線に接続されていると、当該電源線、接地線においてエレクトロマイグレーションが発生するおそれがある。そこで、これらの要素に関しては、各々別個の電源線、接地線に割り当てるべき旨の制約条件あるいは必要な場合には電源線、接地線の幅を所定値以上にすべき旨の制約条件を設定する。
【００２４】
【発明の効果】
以上説明したように、本発明においては、論理シミュレーションの段階で半導体集積回路を構成する各要素の消費電力を予測し、この予測結果を考慮した制約条件を設定してレイアウト設計を行うので、レイアウト設計以降において消費電力上の問題が顕在化するといった事態を回避することができるという効果がある。
【図面の簡単な説明】
【図１】 この発明によるレイアウト設計方法を実施するための自動設計システムの実施の形態を示す図である。
【図２】 従来の自動設計システムの実施の形態を示す図である。
【図３】 従来行っていたレイアウト設計結果の良否の判定を説明する図である。
【符号の説明】
Ｓ１……機能記述作成、Ｓ２……制約条件設定、Ｓ３……論理合成処理、
Ｓ４……論理シミュレーション、Ｓ５……レイアウト処理、
Ｃ……消費電力を考慮した制約条件。
Claims (4)
- 半導体基板上における各回路要素の配置を決定するレイアウト決定段階の前段階であって、設計すべき半導体集積回路の回路構成を定義した機能記述情報に基づいて半導体集積回路が所期の論理的機能を発揮するか否かの確認を行う論理シミュレーションの実行段階において、
前記半導体集積回路を構成する各回路要素毎にトグル動作の回数を集計する集計過程と、
前記トグル動作の回数の集計結果に基づいて前記各回路要素の消費電力を予測する過程と、
前記消費電力の予測結果に基づいて、前記レイアウト決定段階において課すべき制約条件を決定する過程とを有する方法であって、
前記制約条件は、前記各回路要素のうち消費電力の予測値の大きい回路要素に関しては、チップの周辺部へ配置される旨を規定したものである
ことを特徴とする半導体集積回路のレイアウト設計方法。 - 半導体基板上における各回路要素の配置を決定するレイアウト決定段階の前段階であって、設計すべき半導体集積回路の回路構成を定義した機能記述情報に基づいて半導体集積回路が所期の論理的機能を発揮するか否かの確認を行う論理シミュレーションの実行段階において、
前記半導体集積回路を構成する各回路要素毎にトグル動作の回数を集計する集計過程と、
前記トグル動作の回数の集計結果に基づいて前記各回路要素の消費電力を予測する過程と、
前記消費電力の予測結果に基づいて、前記レイアウト決定段階において課すべき制約条件を決定する過程とを有する方法であって、
前記制約条件は、前記各回路要素のうち消費電力の大きな回路要素に関しては、相互に離して配置される旨を規定したものである
ことを特徴とする半導体集積回路のレイアウト設計方法。 - 半導体基板上における各回路要素の配置を決定するレイアウト決定段階の前段階であって、設計すべき半導体集積回路の回路構成を定義した機能記述情報に基づいて半導体集積回路が所期の論理的機能を発揮するか否かの確認を行う論理シミュレーションの実行段階において、
前記半導体集積回路を構成する各回路要素毎にトグル動作の回数を集計する集計過程と、
前記トグル動作の回数の集計結果に基づいて前記各回路要素の消費電力を予測する過程と、
前記消費電力の予測結果に基づいて、前記レイアウト決定段階において課すべき制約条件を決定する過程とを有する方法であって、
前記制約条件は、前記各回路要素のうち消費電力の大きな回路要素に関しては、各々別個の電源線および接地線、または所定値以上の幅の電源線および接地線が割り当てられる旨を規定したものである
ことを特徴とする半導体集積回路のレイアウト設計方法。 - 前記半導体集積回路全体の消費電力を算出し、該算出した消費電力に基づいて、前記半導体集積回路に設けるべき電源線および接地線の数と当該電源線および当該接地線の各々の幅とを決定する過程を更に有することを特徴とする請求項１ないし３のいずれか一に記載の半導体集積回路のレイアウト設計方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04774096A JP3671504B2 (ja) | 1996-03-05 | 1996-03-05 | 半導体集積回路のレイアウト設計方法 |
| US08/811,023 US6195787B1 (en) | 1996-03-05 | 1997-03-04 | Layout designing method for semiconductor integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04774096A JP3671504B2 (ja) | 1996-03-05 | 1996-03-05 | 半導体集積回路のレイアウト設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246389A JPH09246389A (ja) | 1997-09-19 |
| JP3671504B2 true JP3671504B2 (ja) | 2005-07-13 |
Family
ID=12783757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04774096A Expired - Fee Related JP3671504B2 (ja) | 1996-03-05 | 1996-03-05 | 半導体集積回路のレイアウト設計方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6195787B1 (ja) |
| JP (1) | JP3671504B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6523157B1 (en) * | 1999-04-30 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Method for designing integrated circuit device and database for design of integrated circuit device |
| US6825509B1 (en) | 2001-11-26 | 2004-11-30 | Corrent Corporation | Power distribution system, method, and layout for an electronic device |
| US6785875B2 (en) * | 2002-08-15 | 2004-08-31 | Fulcrum Microsystems, Inc. | Methods and apparatus for facilitating physical synthesis of an integrated circuit design |
| JP4001584B2 (ja) * | 2004-02-26 | 2007-10-31 | 松下電器産業株式会社 | シミュレーション装置 |
| JP2006146601A (ja) | 2004-11-19 | 2006-06-08 | Oki Electric Ind Co Ltd | 半導体集積回路のレイアウト設計方法 |
| JP2006190149A (ja) | 2005-01-07 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路の低消費電力設計方法 |
| JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
| JP5910132B2 (ja) * | 2012-02-07 | 2016-04-27 | 株式会社リコー | 電子回路のレイアウト作成装置及び方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2901087B2 (ja) * | 1989-10-17 | 1999-06-02 | 株式会社東芝 | 半導体集積回路の電源配線設計方法及び電源配線設計装置 |
| US5557531A (en) * | 1990-04-06 | 1996-09-17 | Lsi Logic Corporation | Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation |
| JP2776120B2 (ja) * | 1992-03-10 | 1998-07-16 | 日本電気株式会社 | 集積回路の電源配線布設方法 |
| JPH0660139A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Electric Corp | Ｍｏｓトランジスタの論理機能ブロックの消費電力計算装置 |
| US5446676A (en) * | 1993-03-29 | 1995-08-29 | Epic Design Technology Inc. | Transistor-level timing and power simulator and power analyzer |
| US5481469A (en) * | 1993-09-13 | 1996-01-02 | Vlsi Technology, Inc. | Automatic power vector generation for sequential circuits |
| US5521834A (en) * | 1993-11-30 | 1996-05-28 | At&T Global Information Solutions Company | Method and apparatus for calculating dynamic power dissipation in CMOS integrated circuits |
| US5535370A (en) * | 1993-12-22 | 1996-07-09 | Intel Corporation | Method and apparatus for realistic current and power calculation using simulation with realistic test vectors |
| JP3182036B2 (ja) * | 1994-02-16 | 2001-07-03 | 松下電器産業株式会社 | 論理合成方法及び論理合成装置 |
| US5602753A (en) * | 1994-04-19 | 1997-02-11 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for estimating power dissipation and method and apparatus of determining layout/routing |
| AU2816495A (en) * | 1994-06-03 | 1996-01-04 | Synopsys, Inc. | Method and apparatus for estimating the power dissipated by a digital circuit |
| US5673420A (en) * | 1994-06-06 | 1997-09-30 | Motorola, Inc. | Method of generating power vectors for cell power dissipation simulation |
| JP2785710B2 (ja) * | 1994-09-30 | 1998-08-13 | 日本電気株式会社 | 集積回路の配線設計方法 |
| US5515302A (en) * | 1994-11-07 | 1996-05-07 | Motorola, Inc. | Method for identifying excessive power consumption sites within a circuit |
| US5625803A (en) * | 1994-12-14 | 1997-04-29 | Vlsi Technology, Inc. | Slew rate based power usage simulation and method |
-
1996
- 1996-03-05 JP JP04774096A patent/JP3671504B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-04 US US08/811,023 patent/US6195787B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6195787B1 (en) | 2001-02-27 |
| JPH09246389A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308302B1 (en) | Semiconductor wiring technique for reducing electromigration | |
| US8156450B2 (en) | Method and system for mask optimization | |
| US8407630B1 (en) | Modeling and cross correlation of design predicted criticalities for optimization of semiconductor manufacturing | |
| US7210115B1 (en) | Methods for optimizing programmable logic device performance by reducing congestion | |
| US5696943A (en) | Method and apparatus for quick and reliable design modification on silicon | |
| JP3671504B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
| JPS64821B2 (ja) | ||
| US20030014729A1 (en) | Database for designing integrated circuit device and method for designing integrated circuit device | |
| US7644385B1 (en) | Programmable logic device with performance variation compensation | |
| US5903471A (en) | Method for optimizing element sizes in a semiconductor device | |
| US6598216B2 (en) | Method for enhancing a power bus in I/O regions of an ASIC device | |
| US6074429A (en) | Optimizing combinational circuit layout through iterative restructuring | |
| JP3530459B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2798048B2 (ja) | 半導体集積回路の自動配置方法 | |
| JP3087690B2 (ja) | 半導体集積回路の論理合成方法及び論理合成用チップ | |
| US6687661B1 (en) | Utilizing a technology-independent system description incorporating a metal layer dependent attribute | |
| US6985843B2 (en) | Cell modeling in the design of an integrated circuit | |
| JP2891994B1 (ja) | 特定用途向けｉｃの配置配線方法 | |
| Inoue et al. | Application of error diagnosis technique to incremental synthesis | |
| JP2006331006A (ja) | Ｌｓｉレイアウトの配線混雑抑制方法 | |
| JP2790090B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
| Huijbregts et al. | Magma Low-Power Flow | |
| US20090045839A1 (en) | Asic logic library of flexible logic blocks and method to enable engineering change | |
| JP2933584B2 (ja) | 半導体集積回路装置及びマクロ端子クランプ処理方法 | |
| JP2004326453A (ja) | 半導体集積回路設計方法並びに半導体集積回路設計プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |