JP2002312418A - プリント基板設計装置、プリント基板設計方法、及びその制御プログラム - Google Patents
プリント基板設計装置、プリント基板設計方法、及びその制御プログラムInfo
- Publication number
- JP2002312418A JP2002312418A JP2001111947A JP2001111947A JP2002312418A JP 2002312418 A JP2002312418 A JP 2002312418A JP 2001111947 A JP2001111947 A JP 2001111947A JP 2001111947 A JP2001111947 A JP 2001111947A JP 2002312418 A JP2002312418 A JP 2002312418A
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- crosstalk
- wiring
- pattern
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高周波で多種の信号に対してクロストークの
発生を防止したプリント基板を設計できるプリント基板
設計装置を提供する。 【解決手段】 各パターンのうちの隣接する２つのパタ
ーンに流れる各信号の電圧、種類及び周波数が比較さ
れ、これらの電圧、種類及び周波数のうちの少なくとも
一つの要素が異なる場合にクロストークの発生が判定さ
れる。そして、パターン３１とパターン３２とが隣接す
る領域でクロストークが発生すると判定され、クロスト
ーク危険マーク３３が表示される
発生を防止したプリント基板を設計できるプリント基板
設計装置を提供する。 【解決手段】 各パターンのうちの隣接する２つのパタ
ーンに流れる各信号の電圧、種類及び周波数が比較さ
れ、これらの電圧、種類及び周波数のうちの少なくとも
一つの要素が異なる場合にクロストークの発生が判定さ
れる。そして、パターン３１とパターン３２とが隣接す
る領域でクロストークが発生すると判定され、クロスト
ーク危険マーク３３が表示される
Description
【０００１】
【発明の属する技術分野】この発明は、プリント基板設
計装置、プリント基板設計方法、及びその制御プログラ
ムに係り、特に、複数種類の高周波の信号が流れる回路
のプリント基板を設計する場合に用いて好適なプリント
基板設計装置、プリント基板設計方法、及びその制御プ
ログラムに関する。
計装置、プリント基板設計方法、及びその制御プログラ
ムに係り、特に、複数種類の高周波の信号が流れる回路
のプリント基板を設計する場合に用いて好適なプリント
基板設計装置、プリント基板設計方法、及びその制御プ
ログラムに関する。
【０００２】
【従来の技術】プリント基板の設計では、電子機器の性
能や実装方式に応じて、特性、材料及び形状が選択さ
れ、近年では、高密度配線及び高多層化の方向で要求水
準が高くなっている。高密度化に伴い、パターン幅の
０．１ｍｍ以下のものが実用化され、パターンの断面積
を確保する形で対応している。各パターンの間隙は、材
料、コーティングの有無、使用電圧で決められる。多層
の場合、スルーホールと隣接パターンとの間隙の検討も
重要である。他の電気特性として、電気容量、特性イン
ピーダンス、クロストークなどが考慮され、パターンの
設計や多層の層構成が決定されてプリント基板設計装置
でプリント基板の設計が行われる。
能や実装方式に応じて、特性、材料及び形状が選択さ
れ、近年では、高密度配線及び高多層化の方向で要求水
準が高くなっている。高密度化に伴い、パターン幅の
０．１ｍｍ以下のものが実用化され、パターンの断面積
を確保する形で対応している。各パターンの間隙は、材
料、コーティングの有無、使用電圧で決められる。多層
の場合、スルーホールと隣接パターンとの間隙の検討も
重要である。他の電気特性として、電気容量、特性イン
ピーダンス、クロストークなどが考慮され、パターンの
設計や多層の層構成が決定されてプリント基板設計装置
でプリント基板の設計が行われる。
【０００３】従来、この種の技術としては、例えば、文
献；特開平４−３１２１７６号公報に記載されるものが
あった。図７は、前記文献に記載された従来のプリント
基板設計装置で用いられる回路図の配線情報を示す図で
ある。同図に示すように、集積回路（以下、「ＩＣ」と
いう）１の各入出力ピン“１”，“２”，“３”，
“４”，“５”，“６”には、コネクタ２のピン“Ａ
１”，“Ａ２”，“Ａ３”，“Ａ４”，“Ａ５”，“Ａ
６”が接続されている。入出力ピン“１”とピン“Ａ
１”との間の信号線には、信号名“信号１”及び電圧識
別符号“Ｅ”（“Ｅ”は、アースラインを示す）が付与
されている。入出力ピン“２”とピン“Ａ２”との間の
信号線には、信号名“信号２”及び電圧識別符号“５”
（“５”は、＋５Ｖラインを示す）が付与されている。
入出力ピン“３”とピン“Ａ３”との間の信号線には、
信号名“信号３”及び電圧識別符号“Ｓ”（“Ｓ”は、
信号ラインを示す）が付与されている。入出力ピン
“４”とピン“Ａ４”との間の信号線には、信号名“信
号４”及び電圧識別符号“Ｓ”が付与されている。入出
力ピン“５”とピン“Ａ５”との間の信号線には、信号
名“信号５”及び電圧識別符号“Ｇ”（“Ｇ”は、グラ
ンドラインを示す）が付与されている。入出力ピン
“６”とピン“Ａ６”との間の信号線には、信号名“信
号６”及び電圧識別符号“Ｍ４８”（“Ｍ４８”は、−
４８Ｖラインを示す）が付与されている。
献；特開平４−３１２１７６号公報に記載されるものが
あった。図７は、前記文献に記載された従来のプリント
基板設計装置で用いられる回路図の配線情報を示す図で
ある。同図に示すように、集積回路（以下、「ＩＣ」と
いう）１の各入出力ピン“１”，“２”，“３”，
“４”，“５”，“６”には、コネクタ２のピン“Ａ
１”，“Ａ２”，“Ａ３”，“Ａ４”，“Ａ５”，“Ａ
６”が接続されている。入出力ピン“１”とピン“Ａ
１”との間の信号線には、信号名“信号１”及び電圧識
別符号“Ｅ”（“Ｅ”は、アースラインを示す）が付与
されている。入出力ピン“２”とピン“Ａ２”との間の
信号線には、信号名“信号２”及び電圧識別符号“５”
（“５”は、＋５Ｖラインを示す）が付与されている。
入出力ピン“３”とピン“Ａ３”との間の信号線には、
信号名“信号３”及び電圧識別符号“Ｓ”（“Ｓ”は、
信号ラインを示す）が付与されている。入出力ピン
“４”とピン“Ａ４”との間の信号線には、信号名“信
号４”及び電圧識別符号“Ｓ”が付与されている。入出
力ピン“５”とピン“Ａ５”との間の信号線には、信号
名“信号５”及び電圧識別符号“Ｇ”（“Ｇ”は、グラ
ンドラインを示す）が付与されている。入出力ピン
“６”とピン“Ａ６”との間の信号線には、信号名“信
号６”及び電圧識別符号“Ｍ４８”（“Ｍ４８”は、−
４８Ｖラインを示す）が付与されている。
【０００４】図８は、従来のプリント基板設計装置で図
７の配線情報に基づいて作成されたプリント基板のパタ
ーンを示す図である。このプリント基板３では、図８に
示すように、図７の配線情報に基づき、入出力ピン
“１”，“２”，“３”，“４”，“５”，“６”とピ
ン“Ａ１”，“Ａ２”，“Ａ３”，“Ａ４”，“Ａ
５”，“Ａ６”との間に、各パターンが形成されてい
る。この場合、電圧識別符号“Ｅ”，“５”，“Ｓ”，
“Ｓ”，“Ｇ”，“Ｍ４８”を用いて配線時に隣接する
例えばパターン４，５間の電位差が算出され、この電位
差に基づいてクロストークの防止に必要な間隙Ｄが設け
られている。また、既に形成されているパターンを横切
る裏面のパターン６が形成される場合、透視で交差する
部分について層間における電位差が算出され、この電位
差に基づいてクロストークの防止に必要な間隙が設けら
れている。
７の配線情報に基づいて作成されたプリント基板のパタ
ーンを示す図である。このプリント基板３では、図８に
示すように、図７の配線情報に基づき、入出力ピン
“１”，“２”，“３”，“４”，“５”，“６”とピ
ン“Ａ１”，“Ａ２”，“Ａ３”，“Ａ４”，“Ａ
５”，“Ａ６”との間に、各パターンが形成されてい
る。この場合、電圧識別符号“Ｅ”，“５”，“Ｓ”，
“Ｓ”，“Ｇ”，“Ｍ４８”を用いて配線時に隣接する
例えばパターン４，５間の電位差が算出され、この電位
差に基づいてクロストークの防止に必要な間隙Ｄが設け
られている。また、既に形成されているパターンを横切
る裏面のパターン６が形成される場合、透視で交差する
部分について層間における電位差が算出され、この電位
差に基づいてクロストークの防止に必要な間隙が設けら
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のプリント基板設計装置では、次のような問題点があ
った。すなわち、従来のプリント基板設計装置では、図
８に示すプリント基板３におけるクロストークは、各パ
ターン間の電位差に基づいて間隙を設けることによって
防止されるようになっている。ところが、近年の電子機
器の内部のプリント基板では、従来よりもさらに高周波
で多種の信号が流れ、各パターン間の電位差に基づいて
設けられた間隙のみでは、クロストークの防止には不十
分なことがあるという問題があった。このため、プリン
ト基板の設計の段階で、高周波で多種の信号に対してク
ロストークの防止を検討する必要がある。
来のプリント基板設計装置では、次のような問題点があ
った。すなわち、従来のプリント基板設計装置では、図
８に示すプリント基板３におけるクロストークは、各パ
ターン間の電位差に基づいて間隙を設けることによって
防止されるようになっている。ところが、近年の電子機
器の内部のプリント基板では、従来よりもさらに高周波
で多種の信号が流れ、各パターン間の電位差に基づいて
設けられた間隙のみでは、クロストークの防止には不十
分なことがあるという問題があった。このため、プリン
ト基板の設計の段階で、高周波で多種の信号に対してク
ロストークの防止を検討する必要がある。
【０００６】この発明は、上述の事情に鑑みてなされた
もので、高周波で多種の信号に対してクロストークの発
生を防止したプリント基板を設計できるプリント基板設
計装置、プリント基板設計方法、及びその制御プログラ
ムを提供することを目的としている。
もので、高周波で多種の信号に対してクロストークの発
生を防止したプリント基板を設計できるプリント基板設
計装置、プリント基板設計方法、及びその制御プログラ
ムを提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、回路の配線情報に対応した
回路図を入力して該回路図の各配線に対応する各パター
ンを設計するプリント基板設計装置に係り、前記各パタ
ーンに流れる信号の特徴を比較して該特徴が異なる場合
にクロストークの発生を判定し、該クロストークが発生
する箇所に所定のマークを表示する構成にされているこ
とを特徴としている。
に、請求項１記載の発明は、回路の配線情報に対応した
回路図を入力して該回路図の各配線に対応する各パター
ンを設計するプリント基板設計装置に係り、前記各パタ
ーンに流れる信号の特徴を比較して該特徴が異なる場合
にクロストークの発生を判定し、該クロストークが発生
する箇所に所定のマークを表示する構成にされているこ
とを特徴としている。
【０００８】請求項２記載の発明は、回路の配線情報に
対応した回路図を入力して該回路図の各配線に対応する
各パターンを設計するプリント基板設計装置に係り、前
記各パターンのうちの隣接する２つのパターンに流れる
各信号の電圧、種類及び周波数を比較し、これらの電
圧、種類及び周波数のうちの少なくとも一つの要素が異
なる場合に前記クロストークの発生を判定し、該クロス
トークが発生する箇所に所定のマークを表示する構成に
されていることを特徴としている。
対応した回路図を入力して該回路図の各配線に対応する
各パターンを設計するプリント基板設計装置に係り、前
記各パターンのうちの隣接する２つのパターンに流れる
各信号の電圧、種類及び周波数を比較し、これらの電
圧、種類及び周波数のうちの少なくとも一つの要素が異
なる場合に前記クロストークの発生を判定し、該クロス
トークが発生する箇所に所定のマークを表示する構成に
されていることを特徴としている。
【０００９】請求項３記載の発明は、プリント基板設計
装置に係り、回路の配線情報に対応した回路図を入力す
ると共に、前記回路図中の各配線に流れる信号の特徴を
表す信号名データを該当する配線にそれぞれ付与する回
路図入力手段と、前記回路図に基づいて前記各配線に対
応する各パターンを設計すると共に、前記各パターンに
対して該当する前記信号名データを付与するパターン設
計手段と、前記各パターンのうちの隣接する２つのパタ
ーンに対応する各信号名データを比較し、前記各信号名
データが特徴の異なる信号を表す場合にクロストークの
発生を判定するクロストーク発生判定手段と、前記各パ
ターンのうちの前記クロストークが発生する箇所に所定
のマークを表示する表示手段とを備えてなることを特徴
としている。
装置に係り、回路の配線情報に対応した回路図を入力す
ると共に、前記回路図中の各配線に流れる信号の特徴を
表す信号名データを該当する配線にそれぞれ付与する回
路図入力手段と、前記回路図に基づいて前記各配線に対
応する各パターンを設計すると共に、前記各パターンに
対して該当する前記信号名データを付与するパターン設
計手段と、前記各パターンのうちの隣接する２つのパタ
ーンに対応する各信号名データを比較し、前記各信号名
データが特徴の異なる信号を表す場合にクロストークの
発生を判定するクロストーク発生判定手段と、前記各パ
ターンのうちの前記クロストークが発生する箇所に所定
のマークを表示する表示手段とを備えてなることを特徴
としている。
【００１０】請求項４記載の発明は、プリント基板設計
装置に係り、回路の配線情報に対応した回路図を入力す
ると共に、前記回路図中の各配線に流れる信号の電圧、
種類及び周波数を表す信号名データを該当する配線にそ
れぞれ付与する回路図入力手段と、前記回路図に基づい
て前記各配線に対応する各パターンを設計すると共に、
前記各パターンに対して該当する前記信号名データを付
与するパターン設計手段と、前記各パターンのうちの隣
接する２つのパターンに流れる各信号の電圧、種類及び
周波数を比較し、これらの電圧、種類及び周波数のうち
の少なくとも一つの要素が異なる場合にクロストークの
発生を判定するクロストーク発生判定手段と、前記設計
された各パターン及び前記信号名データを表示すると共
に、前記各パターンのうちの前記クロストークが発生す
る箇所に所定のマークを表示する表示手段とを備えてな
ることを特徴としている。
装置に係り、回路の配線情報に対応した回路図を入力す
ると共に、前記回路図中の各配線に流れる信号の電圧、
種類及び周波数を表す信号名データを該当する配線にそ
れぞれ付与する回路図入力手段と、前記回路図に基づい
て前記各配線に対応する各パターンを設計すると共に、
前記各パターンに対して該当する前記信号名データを付
与するパターン設計手段と、前記各パターンのうちの隣
接する２つのパターンに流れる各信号の電圧、種類及び
周波数を比較し、これらの電圧、種類及び周波数のうち
の少なくとも一つの要素が異なる場合にクロストークの
発生を判定するクロストーク発生判定手段と、前記設計
された各パターン及び前記信号名データを表示すると共
に、前記各パターンのうちの前記クロストークが発生す
る箇所に所定のマークを表示する表示手段とを備えてな
ることを特徴としている。
【００１１】請求項５記載の発明は、回路の配線情報に
対応した回路図を入力して該回路図の各配線に対応する
各パターンを設計するプリント基板設計方法に係り、前
記各パターンに流れる信号の特徴を比較して該特徴が異
なる場合にクロストークの発生を判定し、該クロストー
クが発生する箇所に所定のマークを表示することを特徴
としている。
対応した回路図を入力して該回路図の各配線に対応する
各パターンを設計するプリント基板設計方法に係り、前
記各パターンに流れる信号の特徴を比較して該特徴が異
なる場合にクロストークの発生を判定し、該クロストー
クが発生する箇所に所定のマークを表示することを特徴
としている。
【００１２】請求項６記載の発明は、回路の配線情報に
対応した回路図を入力して該回路図の各配線に対応する
各パターンを設計するプリント基板設計方法に係り、前
記各パターンのうちの隣接する２つのパターンに流れる
各信号の電圧、種類及び周波数を比較し、これらの電
圧、種類及び周波数のうちの少なくとも一つの要素が異
なる場合に前記クロストークの発生を判定し、該クロス
トークが発生する箇所に所定のマークを表示することを
特徴としている。
対応した回路図を入力して該回路図の各配線に対応する
各パターンを設計するプリント基板設計方法に係り、前
記各パターンのうちの隣接する２つのパターンに流れる
各信号の電圧、種類及び周波数を比較し、これらの電
圧、種類及び周波数のうちの少なくとも一つの要素が異
なる場合に前記クロストークの発生を判定し、該クロス
トークが発生する箇所に所定のマークを表示することを
特徴としている。
【００１３】請求項７記載の発明は、プリント基板設計
方法に係り、前記回路の配線情報に対応した回路図を入
力すると共に、前記回路図中の各配線に流れる信号の特
徴を表す信号名データを該当する配線にそれぞれ付与す
る回路図入力処理と、前記回路図に基づいて前記各配線
に対応するパターンを設計すると共に、前記各パターン
に対して該当する前記信号名データを付与するパターン
設計処理と、前記各パターンのうちの隣接する２つのパ
ターンに対応する各信号名データを比較し、前記各信号
名データが特徴の異なる信号を表す場合にクロストーク
の発生を判定するクロストーク発生判定処理と、前記各
パターンのうちの前記クロストークが発生する箇所に所
定のマークを表示する問題箇所表示処理とを行うことを
特徴としている。
方法に係り、前記回路の配線情報に対応した回路図を入
力すると共に、前記回路図中の各配線に流れる信号の特
徴を表す信号名データを該当する配線にそれぞれ付与す
る回路図入力処理と、前記回路図に基づいて前記各配線
に対応するパターンを設計すると共に、前記各パターン
に対して該当する前記信号名データを付与するパターン
設計処理と、前記各パターンのうちの隣接する２つのパ
ターンに対応する各信号名データを比較し、前記各信号
名データが特徴の異なる信号を表す場合にクロストーク
の発生を判定するクロストーク発生判定処理と、前記各
パターンのうちの前記クロストークが発生する箇所に所
定のマークを表示する問題箇所表示処理とを行うことを
特徴としている。
【００１４】請求項８記載の発明は、プリント基板設計
方法に係り、前記回路の配線情報に対応した回路図を入
力すると共に、前記回路図中の各配線に流れる信号の電
圧、種類及び周波数を表す信号名データを該当する配線
にそれぞれ付与する回路図入力処理と、前記回路図に基
づいて前記各配線に対応するパターンを設計すると共
に、前記各パターンに対して該当する前記信号名データ
を付与するパターン設計処理と、前記各パターンのうち
の隣接する２つのパターンに流れる各信号の電圧、種類
及び周波数を比較し、これらの電圧、種類及び周波数の
うちの少なくとも一つの要素が異なる場合に前記クロス
トークの発生を判定するクロストーク発生判定処理と、
前記設計された各パターン及び前記信号名データを表示
すると共に、前記各パターンのうちの前記クロストーク
が発生する箇所に所定のマークを表示する問題箇所表示
処理とを行うことを特徴としている。
方法に係り、前記回路の配線情報に対応した回路図を入
力すると共に、前記回路図中の各配線に流れる信号の電
圧、種類及び周波数を表す信号名データを該当する配線
にそれぞれ付与する回路図入力処理と、前記回路図に基
づいて前記各配線に対応するパターンを設計すると共
に、前記各パターンに対して該当する前記信号名データ
を付与するパターン設計処理と、前記各パターンのうち
の隣接する２つのパターンに流れる各信号の電圧、種類
及び周波数を比較し、これらの電圧、種類及び周波数の
うちの少なくとも一つの要素が異なる場合に前記クロス
トークの発生を判定するクロストーク発生判定処理と、
前記設計された各パターン及び前記信号名データを表示
すると共に、前記各パターンのうちの前記クロストーク
が発生する箇所に所定のマークを表示する問題箇所表示
処理とを行うことを特徴としている。
【００１５】請求項９記載の発明は、制御プログラムに
係り、コンピュータに請求項１、２、３又は４記載のプ
リント基板設計装置の機能を実現させることを特徴とし
ている。
係り、コンピュータに請求項１、２、３又は４記載のプ
リント基板設計装置の機能を実現させることを特徴とし
ている。
【００１６】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。図１は、この発明の実
施形態であるプリント基板設計装置の構成を示すブロッ
ク図である。この形態のプリント基板設計装置は、例え
ばＣＡＤ（Computer Aided Design）装置などで構成さ
れ、同図に示すように、入力手段（例えば、入力部）１
１と、パターン設計手段（例えば、パターン設計部）１
２と、クロストーク発生判定手段（例えば、クロストー
ク発生判定部）１３と、表示手段（例えば、表示部）１
４とを備えている。
の実施の形態について説明する。図１は、この発明の実
施形態であるプリント基板設計装置の構成を示すブロッ
ク図である。この形態のプリント基板設計装置は、例え
ばＣＡＤ（Computer Aided Design）装置などで構成さ
れ、同図に示すように、入力手段（例えば、入力部）１
１と、パターン設計手段（例えば、パターン設計部）１
２と、クロストーク発生判定手段（例えば、クロストー
ク発生判定部）１３と、表示手段（例えば、表示部）１
４とを備えている。
【００１７】入力部１１は、例えば、キーボードやマウ
スなどで構成され、オペレータの操作に基づき、回路の
配線情報に対応した回路図を入力すると共に、同回路図
中の各配線に流れる信号の電圧、種類及び周波数を表す
信号名データを該当する配線にそれぞれ付与して回路図
データＬを出力する。パターン設計部１２は、同パター
ン設計部１２全体を制御する中央処理装置（以下、「Ｃ
ＰＵ」という）１２ａ及び同ＣＰＵ１２ａを動作させる
ための制御プログラムが記録された記録媒体（例えば、
リード・オンリ・メモリ、以下、「ＲＯＭ」という）１
２ｂを有している。パターン設計部１２は、回路図デー
タＬを入力し、不要なインダクタンスや抵抗成分などが
生じないように回路図中の各配線に対応する各パターン
を設計すると共に、各パターンに対して該当する信号名
データを付与してパターン設計データＭを出力する。
スなどで構成され、オペレータの操作に基づき、回路の
配線情報に対応した回路図を入力すると共に、同回路図
中の各配線に流れる信号の電圧、種類及び周波数を表す
信号名データを該当する配線にそれぞれ付与して回路図
データＬを出力する。パターン設計部１２は、同パター
ン設計部１２全体を制御する中央処理装置（以下、「Ｃ
ＰＵ」という）１２ａ及び同ＣＰＵ１２ａを動作させる
ための制御プログラムが記録された記録媒体（例えば、
リード・オンリ・メモリ、以下、「ＲＯＭ」という）１
２ｂを有している。パターン設計部１２は、回路図デー
タＬを入力し、不要なインダクタンスや抵抗成分などが
生じないように回路図中の各配線に対応する各パターン
を設計すると共に、各パターンに対して該当する信号名
データを付与してパターン設計データＭを出力する。
【００１８】クロストーク発生判定部１３は、同クロス
トーク発生判定部１３全体を制御するＣＰＵ１３ａ及び
同ＣＰＵ１３ａを動作させるための制御プログラムが記
録されたＲＯＭ１３ｂを有している。クロストーク発生
判定部１３は、パターン設計データＭを入力し、各パタ
ーンのうちの隣接する２つのパターンに流れる各信号の
電圧、種類及び周波数を比較し、これらの電圧、種類及
び周波数のうちの少なくとも一つの要素が異なる場合に
クロストークの発生を判定してクロストークデータＮと
共にパターン設計データＭを出力する。表示部１４は、
例えば液晶表示装置などで構成され、クロストークデー
タＮ及びパターン設計データＭを入力し、設計された各
パターン及び信号名データを表示すると共に、各パター
ンのうちのクロストークが発生する箇所に所定のマーク
を表示する。
トーク発生判定部１３全体を制御するＣＰＵ１３ａ及び
同ＣＰＵ１３ａを動作させるための制御プログラムが記
録されたＲＯＭ１３ｂを有している。クロストーク発生
判定部１３は、パターン設計データＭを入力し、各パタ
ーンのうちの隣接する２つのパターンに流れる各信号の
電圧、種類及び周波数を比較し、これらの電圧、種類及
び周波数のうちの少なくとも一つの要素が異なる場合に
クロストークの発生を判定してクロストークデータＮと
共にパターン設計データＭを出力する。表示部１４は、
例えば液晶表示装置などで構成され、クロストークデー
タＮ及びパターン設計データＭを入力し、設計された各
パターン及び信号名データを表示すると共に、各パター
ンのうちのクロストークが発生する箇所に所定のマーク
を表示する。
【００１９】図２は、図１のプリント基板設計装置にお
けるプリント基板設計方法を説明するためのフローチャ
ート、図３が配線に付与された信号名データを示す図、
図４が設計された各パターン及び信号名データを示す
図、図５がクロストークの発生を判定するための判定基
準を示す図、及び図６はクロストークが発生する箇所に
表示されたマークを示す図である。これらの図を参照し
て、この形態のプリント基板設計装置におけるプリント
基板設計方法について説明する。図２に示すように、オ
ペレータの操作に基づき、回路の配線情報に対応した回
路図が入力部１１に入力されると共に、同回路図中の各
配線に流れる信号の電圧、種類及び周波数を表す信号名
データが該当する配線にそれぞれ付与されて回路図デー
タＬが出力される（ステップＡ１，Ａ２、回路図入力処
理）。
けるプリント基板設計方法を説明するためのフローチャ
ート、図３が配線に付与された信号名データを示す図、
図４が設計された各パターン及び信号名データを示す
図、図５がクロストークの発生を判定するための判定基
準を示す図、及び図６はクロストークが発生する箇所に
表示されたマークを示す図である。これらの図を参照し
て、この形態のプリント基板設計装置におけるプリント
基板設計方法について説明する。図２に示すように、オ
ペレータの操作に基づき、回路の配線情報に対応した回
路図が入力部１１に入力されると共に、同回路図中の各
配線に流れる信号の電圧、種類及び周波数を表す信号名
データが該当する配線にそれぞれ付与されて回路図デー
タＬが出力される（ステップＡ１，Ａ２、回路図入力処
理）。
【００２０】信号名データは、Ｘ；電圧レベル、Ｙ；信
号種類、Ｚ；周波数、及びＮ；信号番号とすると、表示
部１４で［ＸＹ−ＺＮ］の形式で表示される。例えば、
図３に示すように、論理部品２１から論理部品２２へ信
号ａ，ｂ，ｃが送出される場合、例えば、同信号ａの電
圧レベルが５．０Ｖ、種類がＰＣＩ（Peripheral Compo
nent Interconnect ）、及び周波数が３３ＭＨｚとする
と、信号名データは、［050PCI-0331 ］で表示される。
また、信号ｂの電圧レベルが１．５Ｖ、種類がＣＬＫ
（クロック）、及び周波数が１００ＭＨｚとすると、信
号名データは、［015CLK-1001 ］で表示される。信号ｃ
の電圧レベルが５．０Ｖ、種類がＰＣＩ、及び周波数が
３３ＭＨｚとすると、信号名データは、［050PCI-0332
］で表示される。
号種類、Ｚ；周波数、及びＮ；信号番号とすると、表示
部１４で［ＸＹ−ＺＮ］の形式で表示される。例えば、
図３に示すように、論理部品２１から論理部品２２へ信
号ａ，ｂ，ｃが送出される場合、例えば、同信号ａの電
圧レベルが５．０Ｖ、種類がＰＣＩ（Peripheral Compo
nent Interconnect ）、及び周波数が３３ＭＨｚとする
と、信号名データは、［050PCI-0331 ］で表示される。
また、信号ｂの電圧レベルが１．５Ｖ、種類がＣＬＫ
（クロック）、及び周波数が１００ＭＨｚとすると、信
号名データは、［015CLK-1001 ］で表示される。信号ｃ
の電圧レベルが５．０Ｖ、種類がＰＣＩ、及び周波数が
３３ＭＨｚとすると、信号名データは、［050PCI-0332
］で表示される。
【００２１】パターン設計部１２では、回路図データＬ
が入力され、入力された回路図に基づき、不要なインダ
クタンスや抵抗成分などが生じないように同回路図中の
各配線に対応する各パターンが設計され、図４に示すよ
うに、各パターンに対して該当する信号名データが付与
されてパターン設計データＭが生成され、同パターン設
計データＭがクロストーク発生判定部１３を経て表示部
１４で表示される（ステップＡ３，Ａ４、パターン設計
処理）。
が入力され、入力された回路図に基づき、不要なインダ
クタンスや抵抗成分などが生じないように同回路図中の
各配線に対応する各パターンが設計され、図４に示すよ
うに、各パターンに対して該当する信号名データが付与
されてパターン設計データＭが生成され、同パターン設
計データＭがクロストーク発生判定部１３を経て表示部
１４で表示される（ステップＡ３，Ａ４、パターン設計
処理）。
【００２２】クロストーク発生判定部１３では、図５に
示す判定基準に基づいて各パターンのうちの隣接する２
つのパターンに流れる各信号の電圧、種類及び周波数が
比較され、これらの電圧、種類及び周波数のうちの少な
くとも一つの要素が異なる場合にクロストークの発生が
判定される（ステップＡ５、クロストーク発生判定処
理）。そして、図４中のパターン３１とパターン３２と
が隣接する領域でクロストークが発生すると判定されて
クロストークデータＮが生成され、図６に示すように、
表示部１４でクロストーク危険マーク３３が表示される
（ステップＡ６、問題箇所表示処理）。その後、オペレ
ータは、パターン３１，３２のクロストークが発生する
領域に対し、例えば間隙を調整することにより、クロス
トークを防止する処理を行う。
示す判定基準に基づいて各パターンのうちの隣接する２
つのパターンに流れる各信号の電圧、種類及び周波数が
比較され、これらの電圧、種類及び周波数のうちの少な
くとも一つの要素が異なる場合にクロストークの発生が
判定される（ステップＡ５、クロストーク発生判定処
理）。そして、図４中のパターン３１とパターン３２と
が隣接する領域でクロストークが発生すると判定されて
クロストークデータＮが生成され、図６に示すように、
表示部１４でクロストーク危険マーク３３が表示される
（ステップＡ６、問題箇所表示処理）。その後、オペレ
ータは、パターン３１，３２のクロストークが発生する
領域に対し、例えば間隙を調整することにより、クロス
トークを防止する処理を行う。
【００２３】以上のように、この実施形態では、クロス
トーク発生判定部１３で各パターンのうちの隣接する２
つのパターンに流れる各信号の電圧、種類及び周波数を
比較し、これらの電圧、種類及び周波数のうちの少なく
とも一つの要素が異なる場合にクロストークの発生を判
定するようにしたので、高周波で多種の信号が流れる回
路におけるクロストークの発生を未然に防止したプリン
ト基板が設計できる。
トーク発生判定部１３で各パターンのうちの隣接する２
つのパターンに流れる各信号の電圧、種類及び周波数を
比較し、これらの電圧、種類及び周波数のうちの少なく
とも一つの要素が異なる場合にクロストークの発生を判
定するようにしたので、高周波で多種の信号が流れる回
路におけるクロストークの発生を未然に防止したプリン
ト基板が設計できる。
【００２４】以上、この発明の実施形態を図面により詳
述してきたが、具体的な構成はこの実施形態に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更などがあってもこの発明に含まれる。例えば、実
施形態では、プリント基板の表面におけるクロストーク
の発生について説明したが、この発明は、多層基板の縦
層間におけるクロストークの発生箇所についても適用で
きる。また、この発明は、図３に示すような論理部品２
１，２２が実装されたプリント基板に限らず、例えば、
アナログ回路のプリント基板や半導体の内部のプリント
基板などにも適用できる。
述してきたが、具体的な構成はこの実施形態に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更などがあってもこの発明に含まれる。例えば、実
施形態では、プリント基板の表面におけるクロストーク
の発生について説明したが、この発明は、多層基板の縦
層間におけるクロストークの発生箇所についても適用で
きる。また、この発明は、図３に示すような論理部品２
１，２２が実装されたプリント基板に限らず、例えば、
アナログ回路のプリント基板や半導体の内部のプリント
基板などにも適用できる。
【００２５】
【発明の効果】以上説明したように、この発明の構成に
よれば、クロストーク発生判定手段で各パターンのうち
の隣接する２つのパターンに流れる各信号の電圧、種類
及び周波数を比較し、これらの電圧、種類及び周波数の
うちの少なくとも一つの要素が異なる場合にクロストー
クの発生を判定して表示手段で表示するようにしたの
で、高周波で多種の信号が流れる回路におけるクロスト
ークの発生を未然に防止したプリント基板を設計でき
る。
よれば、クロストーク発生判定手段で各パターンのうち
の隣接する２つのパターンに流れる各信号の電圧、種類
及び周波数を比較し、これらの電圧、種類及び周波数の
うちの少なくとも一つの要素が異なる場合にクロストー
クの発生を判定して表示手段で表示するようにしたの
で、高周波で多種の信号が流れる回路におけるクロスト
ークの発生を未然に防止したプリント基板を設計でき
る。
【図１】この発明の実施形態であるプリント基板設計装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】図１のプリント基板設計装置におけるプリント
基板設計方法を説明するためのフローチャートである。
基板設計方法を説明するためのフローチャートである。
【図３】配線に付与された信号名データを示す図であ
る。
る。
【図４】設計された各パターン及び信号名データを示す
図である。
図である。
【図５】クロストークの発生を判定するための判定基準
を示す図である。
を示す図である。
【図６】クロストークが発生する箇所に表示されたマー
クを示す図である。
クを示す図である。
【図７】従来のプリント基板設計装置で用いられる回路
図の配線情報を示す図である。
図の配線情報を示す図である。
【図８】図７の配線情報に基づいて作成されたプリント
基板のパターンを示す図である。
基板のパターンを示す図である。
１１ 入力部（入力手段） １２ パターン設計部（パターン設計手段） １２ｂ，１３ｂ ＲＯＭ（記録媒体） １３ クロストーク発生判定部（クロストーク発生
判定手段） １４ 表示部（表示手段）
判定手段） １４ 表示部（表示手段）
Claims (9)
- 【請求項１】 回路の配線情報に対応した回路図を入力
して該回路図の各配線に対応する各パターンを設計する
プリント基板設計装置であって、 前記各パターンに流れる信号の特徴を比較して該特徴が
異なる場合にクロストークの発生を判定し、該クロスト
ークが発生する箇所に所定のマークを表示する構成にさ
れていることを特徴とするプリント基板設計装置。 - 【請求項２】 回路の配線情報に対応した回路図を入力
して該回路図の各配線に対応する各パターンを設計する
プリント基板設計装置であって、 前記各パターンのうちの隣接する２つのパターンに流れ
る各信号の電圧、種類及び周波数を比較し、これらの電
圧、種類及び周波数のうちの少なくとも一つの要素が異
なる場合に前記クロストークの発生を判定し、該クロス
トークが発生する箇所に所定のマークを表示する構成に
されていることを特徴とするプリント基板設計装置。 - 【請求項３】 回路の配線情報に対応した回路図を入力
すると共に、前記回路図中の各配線に流れる信号の特徴
を表す信号名データを該当する配線にそれぞれ付与する
回路図入力手段と、 前記回路図に基づいて前記各配線に対応する各パターン
を設計すると共に、前記各パターンに対して該当する前
記信号名データを付与するパターン設計手段と、 前記
各パターンのうちの隣接する２つのパターンに対応する
各信号名データを比較し、前記各信号名データが特徴の
異なる信号を表す場合にクロストークの発生を判定する
クロストーク発生判定手段と、 前記各パターンのうちの前記クロストークが発生する箇
所に所定のマークを表示する表示手段とを備えてなるこ
とを特徴とするプリント基板設計装置。 - 【請求項４】 回路の配線情報に対応した回路図を入力
すると共に、前記回路図中の各配線に流れる信号の電
圧、種類及び周波数を表す信号名データを該当する配線
にそれぞれ付与する回路図入力手段と、 前記回路図に基づいて前記各配線に対応する各パターン
を設計すると共に、前記各パターンに対して該当する前
記信号名データを付与するパターン設計手段と、 前記
各パターンのうちの隣接する２つのパターンに流れる各
信号の電圧、種類及び周波数を比較し、これらの電圧、
種類及び周波数のうちの少なくとも一つの要素が異なる
場合にクロストークの発生を判定するクロストーク発生
判定手段と、 前記設計された各パターン及び前記信号
名データを表示すると共に、前記各パターンのうちの前
記クロストークが発生する箇所に所定のマークを表示す
る表示手段とを備えてなることを特徴とするプリント基
板設計装置。 - 【請求項５】 回路の配線情報に対応した回路図を入力
して該回路図の各配線に対応する各パターンを設計する
プリント基板設計方法であって、 前記各パターンに流れる信号の特徴を比較して該特徴が
異なる場合にクロストークの発生を判定し、該クロスト
ークが発生する箇所に所定のマークを表示することを特
徴とするプリント基板設計方法。 - 【請求項６】 回路の配線情報に対応した回路図を入力
して該回路図の各配線に対応する各パターンを設計する
プリント基板設計方法であって、 前記各パターンのうちの隣接する２つのパターンに流れ
る各信号の電圧、種類及び周波数を比較し、これらの電
圧、種類及び周波数のうちの少なくとも一つの要素が異
なる場合に前記クロストークの発生を判定し、該クロス
トークが発生する箇所に所定のマークを表示することを
特徴とするプリント基板設計方法。 - 【請求項７】 前記回路の配線情報に対応した回路図を
入力すると共に、前記回路図中の各配線に流れる信号の
特徴を表す信号名データを該当する配線にそれぞれ付与
する回路図入力処理と、 前記回路図に基づいて前記各配線に対応するパターンを
設計すると共に、前記各パターンに対して該当する前記
信号名データを付与するパターン設計処理と、 前記各パターンのうちの隣接する２つのパターンに対応
する各信号名データを比較し、前記各信号名データが特
徴の異なる信号を表す場合にクロストークの発生を判定
するクロストーク発生判定処理と、 前記各パターンのうちの前記クロストークが発生する箇
所に所定のマークを表示する問題箇所表示処理とを行う
ことを特徴とするプリント基板設計方法。 - 【請求項８】 前記回路の配線情報に対応した回路図を
入力すると共に、前記回路図中の各配線に流れる信号の
電圧、種類及び周波数を表す信号名データを該当する配
線にそれぞれ付与する回路図入力処理と、 前記回路図に基づいて前記各配線に対応するパターンを
設計すると共に、前記各パターンに対して該当する前記
信号名データを付与するパターン設計処理と、 前記各パターンのうちの隣接する２つのパターンに流れ
る各信号の電圧、種類及び周波数を比較し、これらの電
圧、種類及び周波数のうちの少なくとも一つの要素が異
なる場合に前記クロストークの発生を判定するクロスト
ーク発生判定処理と、 前記設計された各パターン及び前記信号名データを表示
すると共に、前記各パターンのうちの前記クロストーク
が発生する箇所に所定のマークを表示する問題箇所表示
処理とを行うことを特徴とするプリント基板設計方法。 - 【請求項９】 コンピュータに請求項１、２、３又は４
記載のプリント基板設計装置の機能を実現させるための
制御プログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111947A JP3770100B2 (ja) | 2001-04-10 | 2001-04-10 | プリント基板設計装置、プリント基板設計方法、及びその制御プログラム |
| US10/114,255 US6789247B2 (en) | 2001-04-10 | 2002-04-03 | Printed board designing apparatus, printed board designing method, and recording medium on which control program for printed board design is recorded |
| TW091107095A TW522770B (en) | 2001-04-10 | 2002-04-09 | Printed board designing apparatus, printed board designing method, and recording medium on which control program for printed board design is recorded |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111947A JP3770100B2 (ja) | 2001-04-10 | 2001-04-10 | プリント基板設計装置、プリント基板設計方法、及びその制御プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002312418A true JP2002312418A (ja) | 2002-10-25 |
| JP3770100B2 JP3770100B2 (ja) | 2006-04-26 |
Family
ID=18963442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111947A Expired - Fee Related JP3770100B2 (ja) | 2001-04-10 | 2001-04-10 | プリント基板設計装置、プリント基板設計方法、及びその制御プログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6789247B2 (ja) |
| JP (1) | JP3770100B2 (ja) |
| TW (1) | TW522770B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123068A (ja) * | 2007-11-16 | 2009-06-04 | Sharp Corp | 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体 |
| JP2021117623A (ja) * | 2020-01-23 | 2021-08-10 | 日立Astemo株式会社 | クロストークチェック装置 |
| CN115828832A (zh) * | 2023-02-16 | 2023-03-21 | 苏州浪潮智能科技有限公司 | 电路板的串扰预测方法、装置、电子设备及存储介质 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004185374A (ja) * | 2002-12-04 | 2004-07-02 | Matsushita Electric Ind Co Ltd | クロストークチェック方法 |
| JP3975841B2 (ja) * | 2002-06-28 | 2007-09-12 | ソニー株式会社 | 回路基板の検証方法および検証装置 |
| US7353480B1 (en) | 2004-12-07 | 2008-04-01 | Nvidia Corporation | Apparatus, system, and method for designing via pads having extended contours |
| US11042681B1 (en) * | 2017-03-24 | 2021-06-22 | Ansys, Inc. | Integrated circuit composite test generation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04312176A (ja) | 1991-04-10 | 1992-11-04 | Nec Corp | 印刷配線板ｃａｄシステム |
| JP2932781B2 (ja) * | 1991-09-10 | 1999-08-09 | 松下電器産業株式会社 | 配線板用ｃａｄの自動配線方法 |
| JPH07262241A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント板実装設計システム及び方法 |
| JP3204842B2 (ja) * | 1994-06-07 | 2001-09-04 | 富士通株式会社 | Ｃａｄシステムにおける編集装置および編集方法 |
| JP2964989B2 (ja) * | 1997-04-18 | 1999-10-18 | 日本電気株式会社 | プリント回路基板設計システム |
-
2001
- 2001-04-10 JP JP2001111947A patent/JP3770100B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-03 US US10/114,255 patent/US6789247B2/en not_active Expired - Fee Related
- 2002-04-09 TW TW091107095A patent/TW522770B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123068A (ja) * | 2007-11-16 | 2009-06-04 | Sharp Corp | 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体 |
| JP2021117623A (ja) * | 2020-01-23 | 2021-08-10 | 日立Astemo株式会社 | クロストークチェック装置 |
| JP7278981B2 (ja) | 2020-01-23 | 2023-05-22 | 日立Astemo株式会社 | クロストークチェック装置 |
| CN115828832A (zh) * | 2023-02-16 | 2023-03-21 | 苏州浪潮智能科技有限公司 | 电路板的串扰预测方法、装置、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW522770B (en) | 2003-03-01 |
| JP3770100B2 (ja) | 2006-04-26 |
| US6789247B2 (en) | 2004-09-07 |
| US20020157077A1 (en) | 2002-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007041867A (ja) | インダクタンス解析システムと方法並びにプログラム | |
| US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
| US8436636B2 (en) | Methods and apparatuses for testing circuit boards | |
| JP5204420B2 (ja) | システマティック欠陥に対応したルータにおける歩留まりの最適化 | |
| JP2009258730A (ja) | 電子モジュール、電気コネクタ、及びその配置方法 | |
| CN100429664C (zh) | 用于在集成电路芯片内的电压岛上执行电源布线的方法和设备 | |
| JP2002312418A (ja) | プリント基板設計装置、プリント基板設計方法、及びその制御プログラム | |
| JP2001175702A (ja) | 回路設計方法 | |
| JP2008071204A (ja) | 半導体チップを含む装置の設計方法、設計支援システム及びプログラム | |
| JP4283647B2 (ja) | レイアウトチェックシステム | |
| JP2000020573A (ja) | プリント基板配線処理システム及び方法 | |
| US7694245B2 (en) | Method for designing semiconductor package, system for aiding to design semiconductor package, and computer program product therefor | |
| JP2004252743A (ja) | 多層配線基板の設計装置、その設計方法及び記録媒体 | |
| JP2008251571A (ja) | 半導体集積回路の設計方法および設計用プログラム | |
| US20240126963A1 (en) | Methods and systems for printed circuit board component placement and approval | |
| JP4240553B2 (ja) | プリント基板製造用ｃａｄ装置による電源回路の設計方法 | |
| JP2011008524A (ja) | 設計支援装置および設計支援方法 | |
| US7313509B2 (en) | Simulation method and apparatus, and computer-readable storage medium | |
| WO2023131814A1 (en) | Determining an assembling risk for an electronic component to be mounted to a printed circuit board | |
| JP2008052499A (ja) | 熱伝導率算出装置、熱伝導率算出方法および熱伝導率算出プログラム | |
| JPH11251717A (ja) | プリント回路基板における部品配置方法 | |
| JPH10242282A (ja) | 信号配線の配線構造 | |
| JP2008004068A (ja) | ノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法 | |
| JP2003216680A (ja) | プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム | |
| JP2006039909A (ja) | 電気配線板設計支援装置及びデザインルールチェック装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |