JP5204420B2 - システマティック欠陥に対応したルータにおける歩留まりの最適化 - Google Patents
システマティック欠陥に対応したルータにおける歩留まりの最適化 Download PDFInfo
- Publication number
- JP5204420B2 JP5204420B2 JP2007101249A JP2007101249A JP5204420B2 JP 5204420 B2 JP5204420 B2 JP 5204420B2 JP 2007101249 A JP2007101249 A JP 2007101249A JP 2007101249 A JP2007101249 A JP 2007101249A JP 5204420 B2 JP5204420 B2 JP 5204420B2
- Authority
- JP
- Japan
- Prior art keywords
- router
- weighting factor
- yield
- establishing
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明の実施形態、並びにそれについての様々な特徴及び利点の詳細は、添付の図面で示され、以下の記載で詳述される限定的でない実施形態を参照して、より完全に説明される。図面に表された特徴は、必ずしも縮尺に合わせて描かれていないことに留意すべきである。公知のコンポーネント及び処理技術の記載は、本発明の実施形態を不必要に分かりにくくしないように省略されている。ここで用いられる例は、単に本発明を実施できる方法の理解を容易にし、当業者がさらに本発明を実施できるようにすることを目的としている。したがって、これらの例は、本発明の範囲を限定するものとして解釈すべきでない。
Claims (7)
- 集積回路の製造ラインの歩留まりを向上させるためにルータの設定を最適化する方法であって、
前記集合回路の製造ラインの歩留まりデータに基づいて、前記集積回路の歩留まりに影響を与える複数の構造特有の機構を識別すること、
前記複数の構造特有の機構の各々の構造特有の機構についての構造識別子及び重み係数を確立することと、
システマティック欠陥を最小限にするように、前記構造識別子及び前記重み係数に基づいて前記ルータの設定を修正することと、
ランダム欠陥を最小にするように、前記ルータの設定を調整することであって、
低いレベルの配線輻輳を有するチップ、中レベルの配線輻輳を有するチップ、または高レベルの配線輻輳を有するチップの少なくとも1つを含む複数の代表的なチップを選択することと、
前記複数の代表的なチップの各々を配線することによって、ルータ・テストケースを実行することと、
前記ルータ・テストケースの各々についてクリティカル・エリア解析を行うことと、
前記クリティカル・エリア解析の結果に基づいて、前記ルータの設定の前記調整のために、ルータ・テストケースを選択することと、
を含む、前記ルータの設定を調整することと、
を含む前記方法。 - 前記構造識別子を確立することが、前記構造特有の機構の各々について、ワイヤコード、タグ及び固有識別子の少なくとも1つを確立することを含む、請求項1に記載の方法。
- 前記構造識別子を確立することが、異なる幅を有するワイヤについて異なる構造識別子を確立することを含む、請求項1に記載の方法。
- 前記重み係数を確立することが、多数の太いワイヤに最も近い太いワイヤを有する前記構造特有の機構についてより高い重み係数を確立することを含む、請求項1に記載の方法。
- 前記構造特有の機構の各々について前記構造識別子及び前記重み係数を確立することが、シングル幅ライン、ダブル幅ライン及びトリプル幅ラインの間に生じた間隔についての構造識別子及び重み係数を確立することを含む、請求項1に記載の方法。
- 前記構造特有の機構の各々について前記構造識別子及び前記重み係数を確立することが、大きい金属ランドの上に配置されたワイヤについての構造識別子及び重み係数を確立することを含む、請求項1に記載の方法。
- 集積回路の製造ラインの歩留まりを向上させるためにルータの設定を最適化するためのプログラムであって、コンピュータに、
前記集合回路の製造ラインの歩留まりデータに基づいて、前記集積回路の歩留まりに影響を与える複数の構造特有の機構を識別すること、
前記複数の構造特有の機構の各々の構造特有の機構についての構造識別子及び重み係数を確立することと、
システマティック欠陥を最小限にするように、前記構造識別子及び前記重み係数に基づいて前記ルータの設定を修正することと、
ランダム欠陥を最小にするように、前記ルータの設定を調整することであって、
低いレベルの配線輻輳を有するチップ、中レベルの配線輻輳を有するチップ、または高レベルの配線輻輳を有するチップの少なくとも1つを含む複数の代表的なチップを選択することと、
前記複数の代表的なチップの各々を配線することによって、ルータ・テストケースを実行することと、
前記ルータ・テストケースの各々についてクリティカル・エリア解析を行うことと、
前記クリティカル・エリア解析の結果に基づいて、前記ルータの設定の前記調整のために、ルータ・テストケースを選択することと、
を含む、前記ルータの設定を調整することと、
を実行させる、前記コンピュータ・プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/279,262 US7398485B2 (en) | 2006-04-11 | 2006-04-11 | Yield optimization in router for systematic defects |
US11/279262 | 2006-04-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311773A JP2007311773A (ja) | 2007-11-29 |
JP5204420B2 true JP5204420B2 (ja) | 2013-06-05 |
Family
ID=38577021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007101249A Expired - Fee Related JP5204420B2 (ja) | 2006-04-11 | 2007-04-09 | システマティック欠陥に対応したルータにおける歩留まりの最適化 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7398485B2 (ja) |
JP (1) | JP5204420B2 (ja) |
CN (1) | CN101055607B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8042070B2 (en) | 2007-10-23 | 2011-10-18 | International Business Machines Corporation | Methods and system for analysis and management of parametric yield |
US7689964B2 (en) * | 2007-12-19 | 2010-03-30 | Suvolta, Inc. | System and method for routing connections |
US8169726B2 (en) * | 2010-07-19 | 2012-05-01 | Lsi Corporation | Disk file preamplifier frequency-response and time delay compensation |
CN102540995B (zh) * | 2010-12-29 | 2016-01-27 | 富泰华工业(深圳)有限公司 | 产线流程管控系统及方法 |
US9081919B2 (en) * | 2013-03-15 | 2015-07-14 | Globalfoundries Singapore Pte. Ltd. | Design-for-manufacturing—design-enabled-manufacturing (DFM-DEM) proactive integrated manufacturing flow |
CN105335536A (zh) * | 2014-07-09 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 用于集成电路设计优化和良率改进的方法 |
CN104765691B (zh) * | 2015-04-23 | 2017-05-24 | 武汉精测电子技术股份有限公司 | 液晶模组的修正代码判断方法 |
US10670394B2 (en) * | 2017-06-27 | 2020-06-02 | The Boeing Company | System and method for determining the direction and spacing of fiber paths for a composite ply |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4024958B2 (ja) * | 1999-03-15 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置および半導体実装構造体 |
US6574780B2 (en) * | 1999-10-29 | 2003-06-03 | International Business Machines Corporation | Method and system for electronically modeling and estimating characteristics of a multi-layer integrated circuit chip carrier |
US6769103B2 (en) * | 2002-07-19 | 2004-07-27 | Micron Technology, Inc. | Line width check in layout database |
JP4059067B2 (ja) * | 2002-11-15 | 2008-03-12 | 富士通株式会社 | 設計ルール決定方法 |
WO2004061898A2 (en) * | 2003-01-02 | 2004-07-22 | Pdf Solutions, Inc. | Yield improvement |
JP2005093563A (ja) * | 2003-09-12 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその設計方法 |
JP2005183907A (ja) * | 2003-11-26 | 2005-07-07 | Matsushita Electric Ind Co Ltd | パターン解析方法及びパターン解析装置 |
JP2005302913A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体装置の導体のレイアウト方法 |
-
2006
- 2006-04-11 US US11/279,262 patent/US7398485B2/en not_active Expired - Fee Related
-
2007
- 2007-04-03 CN CN2007100916268A patent/CN101055607B/zh not_active Expired - Fee Related
- 2007-04-09 JP JP2007101249A patent/JP5204420B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101055607A (zh) | 2007-10-17 |
US7398485B2 (en) | 2008-07-08 |
US20070240090A1 (en) | 2007-10-11 |
CN101055607B (zh) | 2010-05-26 |
JP2007311773A (ja) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5204420B2 (ja) | システマティック欠陥に対応したルータにおける歩留まりの最適化 | |
US9990458B2 (en) | Generic design rule checking (DRC) test case extraction | |
JP2011204272A (ja) | 製造を容易にする設計 | |
TW202107328A (zh) | 分析積體電路中電遷移的方法 | |
US9208277B1 (en) | Automated adjustment of wire connections in computer-assisted design of circuits | |
JP2007147503A (ja) | 故障検出率算出装置、故障検出率算出方法及び故障検出方法 | |
JP2005183907A (ja) | パターン解析方法及びパターン解析装置 | |
JP2008134845A (ja) | 半導体集積回路のレイアウトデータ作成装置及びレイアウトデータ作成方法、半導体装置の製造方法 | |
JP2008262014A (ja) | マスクパターン設計方法および半導体製造方法ならびに半導体設計プログラム | |
JP4746432B2 (ja) | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 | |
US20170308639A1 (en) | Method for analyzing ir drop and electromigration of ic | |
JP4545798B2 (ja) | 集積回路の製造容易性を改善するための方法及びシステム | |
CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
US8136066B2 (en) | Apparatus and computer program product for semiconductor yield estimation | |
JP5151712B2 (ja) | ノイズ解析装置 | |
JP2010033493A (ja) | レイアウト配線混雑予測装置およびその方法、並びにプログラム | |
US11941340B2 (en) | Cross-hierarchy antenna condition verification | |
TW201924013A (zh) | 孔柱結構及其製造的方法 | |
JP2010177436A (ja) | 半導体装置の診断装置及び診断方法 | |
WO2012127784A1 (ja) | 半導体集積回路の電源配線レイアウト方法及び電源配線レイアウト装置 | |
US20080147373A1 (en) | Method for analyzing the design of an integrated circuit | |
JP2008102666A (ja) | 半導体回路設計装置、半導体回路設計方法および半導体装置 | |
JPWO2007066411A1 (ja) | 半導体装置などの回路の設計装置、その設計方法、及びプログラム | |
JP2013217750A (ja) | 故障箇所診断装置、故障箇所診断方法及びプログラム | |
WO2023131814A1 (en) | Determining an assembling risk for an electronic component to be mounted to a printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100126 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees | ||
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |